JPH0523530B2 - - Google Patents

Info

Publication number
JPH0523530B2
JPH0523530B2 JP59503839A JP50383984A JPH0523530B2 JP H0523530 B2 JPH0523530 B2 JP H0523530B2 JP 59503839 A JP59503839 A JP 59503839A JP 50383984 A JP50383984 A JP 50383984A JP H0523530 B2 JPH0523530 B2 JP H0523530B2
Authority
JP
Japan
Prior art keywords
identifier
bus
signal source
signal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59503839A
Other languages
English (en)
Other versions
JPS61500581A (ja
Inventor
Denisu Shomeru
Mitsusheru Dooruto
Buri Herube Ru
Iuon Ruoodo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPS61500581A publication Critical patent/JPS61500581A/ja
Publication of JPH0523530B2 publication Critical patent/JPH0523530B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は分散化バスを有する非同期デジタル時
分割多重処理方式に関するものである。
先行技術の説明 非同期デイジタル時分割多重処理方式における
多重処理モードは、パケツトモードと回線モード
の中間にある。非同期時分割方式においては、
種々の信号源からのデイジタル径路が、従来のパ
ケツモード手法のように、パケツトに組立てられ
た後時間的に多重処理される。各パケツトは、デ
イジタル信号源を識別する識別子と、信号源から
送られる情報パツケージとからなる。なお回線モ
ード多重処理技法により、各パケツトは一定数の
ビツトを運び、パケツトはフレームの時間スロツ
ト内で多重処理され、エラーチエツク又はフロー
チエツクは行われない。非同期分割多重処理手法
は特に総合サービスデイジタル回路網（ISDN）
の設計のために考えられている。この回路網に関
しては「非同期時分割回路網：データからイメー
ジまで」「Les ｒｅ′seaux temporels
asynechrones：du transfert de donnｅ′es ａ′
l′image animｅ′ｅ）と題して、エコーデリサー
チ（Echo des RECHERCHES），No.112，1983
年第２四半期の33頁からら48頁に公刊された、ジ
ヤン−ピエール・クードルースの論文を引用する
ことができる。
更に特別には、本発明は、異なるビツト速度を
有するデイジタル信号を集中したり、多重処理し
たりする非同期時分割多重処理方式を取扱う。こ
れら信号源は先に揚げた論文の47頁と48頁、「緒
言：実験回路網の基本」（PRELUDE：les bases
ｄｕ′un ｒｅ′seau expｅ′rimental）のタイトル
の
下に概略述べられているように、相互接続バスに
沿つて結合されている。
発明の目的 本発明の目的は、分散化したバス（母線）を有
する非同期デジタル時分割多重処理方式を提供す
ることにあり、特に、活性の信号源からのパケツ
トの導入に際し、各パケツト伝送毎のパケツト集
信機と信号源の間の信号交換は不要であり、バス
を伝わる高速パケツト動作が可能な方式を提供す
ることにある。本発明のパケツト多重処理モード
は、多数のパケツトを多重処理するのに、信号源
の不活性時間を利用することがない。
発明の要約 本発明の特徴は、ｅビツトの識別子Eiとｂビツ
トのパツケージをふくむパケツトを伝送するため
の予め定められるビツトレートＤをもつ第１の単
方向バス１と、最小ビツトレートdnと第１のバ
スにおけるビツトレートＤより小さな最大ビツト
レートdMの間で、異なるビツトレートdiのデイジ
タル信号７iを送出する複数の信号源２iと、該信
号源２iに結合し信号源から第１のバスにパケツ
トを送出する複数のアクセス手段４iとを有する
非同期デジタル時分割多重処理方式において、第
１バス１の受信端３にもうけられ、信号源２iを
識別するための識別子Eiフレームを構成する割付
け回路５を有し、各フレームはｂ／dnに等しい
時間長Ｔを有し、Ｎ個（＝dM／dn）に等しいタ
イムスロツト（IT）に分割され、各タイムスロ
ツトはｂ／dMに等しい時間長θを有し、信号源
の識別子を含み、ビツトレートdiの信号線の識別
子は、フレームＴの中で、di／dnが整数ならばni
＝di／dn回、di／dnが整数でないならばni＝１＋
（di／dnの整数部）回だけ、繰り返して現れ、識
別子フレームは割付け回路５から、全てのアクセ
ス手段４iに結合する単方向の第２のバス６に送
出され、信号源２iのアクセス手段４iは、信号源
からのｂビツトのパツケージが受信され、パツケ
ージの受信後信号源２iの自己の識別子Eiが検出
されると、パケツトを第１バス１に送出する非同
期デジタル時分割多重処理方式にある。
実施例 図１に関して、非同期デジタル時分割多重処理
方式は、非同期時間スイツチ回路網に接続された
データ集信装置３の方へ、２1から２Iまでのデー
タ源からデータパケツトを分散化して伝送するた
めの単向性バス１を含む。各信号データ源はパツ
ケト化マルチプレクサ４1ないし４Iを介してバス
１に接続されている。４1から４Iまでの各パケツ
ト化マルチプレクサは、その各々にまたがつて分
布された単向性バス６を介して、データ集信装置
３に含まれている割付け回路５の制御の下に、バ
ス１にデータパケツトを伝送する機能が与えられ
ている。
データ信号源２1〜２Iは、それぞれビツト速度
d1〜dIを有するデイジタル線路７1〜７Iを通つて、
パケツト化マルチプレクサ４1〜４Iにデータを伝
送する。ビツト速度d1〜dIは一般的に言つて互い
に異なり、最小速度dnと最大速度dMとの間にあ
る。データ信号源２1〜２Iはそれぞれ制御プロセ
ツサ８1〜８Iと連動しており、これらプロセツサ
は信号源が始動されたときデータ集信装置３に含
まれている中央プロセツサ９と通信することがで
きる。中央プロセツサ９は双方向性のリンク９０
１〜９０Iの星形構造を介してプロセツサ８1〜８I
に接続されている。
信号源２iと結合するプロセツサ８iと中央プロ
セツサ９との間では双方向バス９０iを介して
種々の通知信号が交換される。例えば、信号源２
ｉがバス１へのアクセスを欲するときつまりバス
１により中央プロセツサにデータを送りたいとき
は、プロセツサ８iは中央プロセツサ９との間の
信号交換により、通信の始めに信号源２iによる
プロセツサ９へのアクセスの要求をして信号源の
活性化を行う。信号源２iがバス１へのデータの
送出を終了したときは、プロセツサ８iと中央プ
ロセツサ９との間の別の通知信号の交換によりバ
ス１を信号源２iから解放し信号線２iを非同期化
する。通知信号は、例えば星形構造を介してハイ
レバルデータリンク制御手順（HDLC）のよう
な、既知のパケツト交換プロトコル（通信処理制
御手順）に従つて伝送される。続いて起こること
として、通信開始時に通知信号の交換後、活性の
信号源の動作に考慮を払う必要がある。ある時刻
には、幾つかの信号源は活性であり、幾つかの信
号源は非活性である。
動作している（活性の）信号源２1〜２Iに接続
されたパケツト化マルチプレクサ４1〜４Iの各々
は、パケツトP1〜PIの形でそれぞれの動作してい
る信号源２1〜２Iからデジタル径路７1〜７Iによ
つて伝送されるデイジタル信号を組立てる。バス
１に伝送される各パケツトP1〜PIは、Ｋを整数と
するとき所定のビツト数ｂ＝ｋ・ｅのデータパツ
ケージと、パツケージに先だつてｅビツトを有す
る信号源識別子E1〜EIから出来ている。ある識別
子Eiは、ｉが１とＩの間で変化する整数であると
き、信号源Siの番号ｉを表す二進数の語である。
バス１は、割付けバス６を介して割付け回路５か
ら伝送する権利を受取つた数個の同時に動作して
いる信号源と関連するパケツト化マルチプレクサ
から出された、時分割多重処理パケツトを非同期
モードで伝送する。
図２に描かれているように、バス６は長さＴ
で、IT1〜ITNのＮ個のタイムスロツトに分けら
れた周期的フレームを伝送する。各タイムスロツ
トITは長さθであつて、識別子Ｅを伝送する。
識別子Ｅは、動作している信号源ビツト速度d1〜
dIによつて、割付け回路５内でフレームＴの間に
多重化される。
信号源の最小及び最大のビツト速度dn及びdM
は、時間フレームパラメータθ及びＴと共に、パ
ケツト伝送バス１の伝送特性とビツト数ｅ並びに
ｂによつて決定される。バス１の特性は次のとお
りである。
・データ集信装置３に最も近いパケツト化マルチ
プレクサ４1と、最も遠いパケツト化マルチプレ
クサ４Iとの間のバス１及び６の長さＬ。
・バス１が最大ビツト速度dMを有する少なくと
も一つの信号源からのパケツトを伝送することが
できるために、最大ビツト速度dMよりも高いバ
ス１の実際のビツト速度Ｄ。
・バス１及び６における単位長当たりの伝播時間
τ。
図３は、割付け回路５によつて形成される識別
子フレームに示され、図２に示される順序でバス
１にパケツトを挿入する権利を与えられた、四つ
のパケツト化マルチプレクサ４i，４i+3，４I及び
４Lからのパケツトに関する、伝播チヤートを示
す。権利の順序は…ｉ，ｉ＋３，Ｉ，１である。
割付け回路５とパケツト化マルチプレクサ４iの
間の距離をxiと記すことにすると、パケツト化マ
ルチプレクサ４iからのパケツトPiに対する伝送
手順は、識別子の時間長及び伝播時間τxiの間だ
けバス６に識別子Eiを伝送することで始まり、パ
ケツトの時間長ｅ＋ｂ／Ｄ及び伝播時間τxiの間だけ バス１にパケツト化マルチプレクサ４iが発した
パケツトPiを伝送することで終わる。
割付け回路５がパケツトの重なりを起こさない
ように任意のパケツト化マルチプレクサからのパ
ケツトの伝送を引き続いて起こさせるためには、
パケツトの割付け及び伝送期間θを、データ集信
装置３から最も遠い（距離xI）パケツト化マルチ
プレクサ４IからのパケツトPIの伝送に続いて、
データ集信装置３から最も近い（距離x1）パケツ
ト化マルチプレクサ４1からのパケツトP1の伝送
が行われるという、最も好ましくない場合に対し
て選択する。パケツトの不感時間又は重なりなく
パケツトP1とパケツトP1を引き続いて受信する
ためには、次の関係が満足されなければならな
い。
θ＝2τxI＋（ｅ＋ｂ）／Ｄ−2τx1 上記の関係は図３のチヤートの右側の解析から
明らかである。上記の関係は又次のようにも表す
ことができる。
θ＝2τ（xI−x1）＋（ｅ＋ｂ）／Ｄ 従つて時間θはバス１及び６の全長によるので
はなく、むしろ両端のパケツト化マルチプレクサ
４1と４Iの間の距離Ｌ＝xI−x1によるのである。
最遠のパケツト化マルチプレクサ４Iに割付け
られる割付け時間θに含まれる不感時間2τL＝2τ
（xI−x1）、又は一般に、パケツト化マルチプレク
サ４iに割付けられる割付け時間θに含まれる不
感時間2τ（xi−x1）の間は、パケツト化マルチプ
レクサはデイジタル信号を伝送しないが、この不
感時間はバス１における真のビツト速度Ｄとは無
関係である。分散化したパケツト化マルチプレク
サは非常に高いビツト速度により、また短いパケ
ツトを使用する。パケツトが短いことは低容量の
バツフアメモリの使用を可能とする。
丁度一つのパケツトがスロツトθ内に伝送する
ことが許されたと仮定すると、信号源の最大ビツ
ト速度dMは従つてｂ／θに等しくなる。一方、
パケツト化マルチプレクサが丁度一つのパケツト
をフレーム時間Ｔ内に発信するには、対応する信
号源の最小ビツト速度dnはｂ／Ｔ＝ｂ／（Nθ）
に等しくならなければならない。ある信号源が最
小ビツト速度dnと最大ビツト速度dMとの間のdiと
いうビツト速度を有するときは、対応する識別子
ラベルEiが周期的に繰り返される。津まり、フレ
ームＴにおいて同じ識別子の繰り返し回数niは、 ni＝di／dn となる。但し比di／dnは整数とする。あるいは ni＝（（di／dn）の整数部）プラス１但し比di／
dnは整数でない場合。
比di／dnが整数でないとすると、対応するパケ
ツト化マルチプレクサからバス１のフレームＴ内
に伝送されるよう指令されるパケツトの最後のも
のはｐ＝ｅ＋ｂ未満のビツト数から成り、既知の
方法でビツトを満たして伝送することができ、あ
るいはパケツト化マルチプレクサの説明からわか
るように、後に続くフレームの開始時に、引き続
くパツケージの一部と共に伝送することができ
る。
図４を参照すれば、割付け回路５はランダムア
クセスメモリRAM５０を有する。メモリ５０は
Ｎ個のセルを内蔵し、各セルはｅビツトを有し、
フレームＴに含まれるＮ個の識別子語を記憶す
る。割付け回路５はまたタイムベース５１と、パ
ケツトをバス１に伝送する権利を有する。パケツ
ト化マルチプレクサと関連する識別子をメモリ５
０に書くための中央プロセツサ９の制御下にある
バツフアレジスタ５５により実現される手段と、
割付けバス６に識別子のフレームを構成し伝送す
るため、メモリ５０に書かれた識別子を読むため
のタイムベースの制御下にあるカウンタ５２によ
り実現される手段とを有する。バス６は三つのデ
イジタル回線６０，６１，６２から出来ている。
回線６０は識別子のフレームを伝送する。回線６
１は識別子のフレームと同期した割付け存在信号
を、また回線６２は回線６０における識別子ビツ
ト速度に対応するクロツク信号を、伝送する。
タイムベース５１はクロツク５１０、２ｅ分割
の分周器５１１、及び論理回路５１２を含む。
クロツク５１０の出力５１３は、識別子のビツ
ト周波数2e／θを有するクロツク信号を伝送回路
６０に供給する。クロツク出力５１３は分周器５
１１の入力及び論理回路５１２の入力に接続され
る。分周器５１１からの出力５１４は割付け周波
数１／θで信号を送出する。出力５１３と５１４
における信号は、それぞれ図５の最初の二つのタ
イムチヤートに示されている。出力５１４におけ
る各信号周期θの最初の半周期では、系統的にメ
モリ５０のアドレスを読み、最初の半周期の終わ
りに出力レジスタ５４に得られている情報を伝送
する。各信号周期θのあとの半周期は、必要に応
じて、メモリ５０の識別子のアドレスを書いたり
読んだりするのに当てられる。メモリ５０へのア
クセスは、この目的のため、分周器５１１の出力
５１４の信号によつて読取り、書込み毎に交互に
同期される。
分周期５１１の出力５１４は、カウンタ５２の
計数入力、二入力マルチプレクサ５３の入力選択
用入力、及び論理回路５１２の入力に接続されて
いる。カウンタ５２はフレームＴのタイムスロツ
トITの数Ｎに等しいサイクルを有する。ここに
Ｎは２のべき乗に等しく選ばれる。ｎ＝log2Nの
リード線を有する出力カウンタバス５２０は、フ
レームＴの引き続く識別子を含むセルの読取アド
レスを、フレーム内の周期θの最初の半周期の
間、メモリ５０のアドレス入力５００に識別子を
通過させる、マルチプレクサ５３の二つの入力の
中の一つに与える。図５に描かれた三番目のタイ
ムチヤートに示すロードパルスは、各周期θの最
初と次の半周期の間の遷移を示す。各ロードパル
スはθ／（2e）に等しい長さを有する。ロードパ
ルスは論理回路５１２の出力５１５によつて出力
レジスタ５４の入力に与えられ、メモリ５０から
のアドレスされた識別子の読取りと読取り信号の
ｅリード線の出力バス５０１を介した、出力レジ
スタ５４へのローデイングを指令する。
論理回路５１２はまた割付け信号を回線６１
に、出力５１６のクロツク信号を線路６２に送出
し、レジスタ５４から線路６０へ直列下識別子ビ
ツトを転送する。出力５１６上及び回線６０，６
１及び６２上にある信号は、それぞれ図５におけ
る四番目、五番目、六番目、及び一番目のタイム
チヤートに示されている。出力５１６及び回線６
２上の信号は、クロツク出力５１３上のクロツク
信号から得られる。線路６１の割付け信号は長さ
θ／２のブランクから成り、線路60の識別子と組
合わさる。
メモリ５０の一つの識別子に対する書込み動作
は、それぞれの星形構造のリンク９０1〜９０Iを
介して、対応する信号源から接続したり、それを
切離したりする要求を受信したとき、中央プロセ
ツサ９によつて決定される。
ビツト速度diで動作している信号源８iと接続す
る、中央プロセツサ９に対する要求は、メモリ５
０のni個の空セルに、信号源８iの識別子Eiをni回
書込むことから成る。これはフレームＴ内の空タ
イムスロツトITに対応する。プロセツサ９が十
分な使用可能の空の語数を見出せない場合は、接
続要求を拒絶することになる。
信号源８iからの切離し要求に対してはメモリ
５０内の信号源に基づく語を消去する。消去は予
め定められた語と交換することにより行われ、例
えば全ての識別子の語E1〜EIと異なるゼロビツト
だけしか含まない語で識別子を交換する。
プロセツサ９がメモリ５０の読取り中にメモリ
５０にアクセスすることを防ぐには、接続のため
の空語又は、切離しのための消去可能な語の探索
がメモリ５０と類似のメモリ内で行われ、そのメ
モリはプロセツサ９内にあるようにする。上記類
似メモリの変更はメモリ５０に転送される。ある
時刻には、フレームＴのタイムスロツトITは、
パケツト化マルチプレクサがプログラムされてい
ないことを示す所定の語を内蔵する。
メモリ５０内のセル書込みアドレスは、バツフ
アレジスタ５５、マルチプレクサ５３の第二の入
力バス５５０及びマルチプレクサ５３を介する、
プロセツサ９からのｎリード線の出力９１によつ
て、選択的にメモリ５０のアドレス用入力５００
に供給される。プロセツサ９は、分周器５１１の
出力５１４から出される同期信号を受信する。周
期θの最初の半周期の間、書込みサイクルが準備
されていれば、プロセツサは書込みアドレスをレ
ジスタ５５にロードする。周期θのあとの半周期
の間は、書込みアドレスはマルチプレクサ５３を
経由してメモリ５０に供給される。書込もうとし
ている識別子は、ｅリード線のバス９２を介して
中央プロセツサ９からメモリ５０へ供給される。
メモリ５０に対する書込み信号は、周期θの後半
周期の真中でリンク９３によつて与えられる。リ
ンク９３における信号は図５の最後のタイムチヤ
ートにおいて示されている。
デイジタル径路７iを経由して信号源２iに接続
されるパケツト化マルチプレクサ４iは図６に詳
しく示してある。デイジタル径路７iは、ビツト
速度diを有するデータ信号を伝送するデイジタル
回線７０と、周波数diを有するクロツク信号を伝
送するデイジタル回線７１とから成る。
パケツト化マルチプレクサ４iは、回線７０か
ら伝送されてくるビツトをｋ・ｅ＝ｂビツトを有
するパツケージにパケツト化する、パケツト化開
路４０を構成回路の一つとして持つている。この
回路には、待ち行列のフアーストインフアースト
アウトFIFOバツフア４００が含まれ、このバツ
フアが径路７iに接続されたバツフアレレジスタ
４０１によつて並列にされたビツトを有するｅ−
ビツト語を受信する。バツフア４００に書込むこ
とは、回線７１に接続され、ｅ分割分周器４０２
から供給される、周波数di／ｅの書込み信号によ
つてタイミングがとられる。
識別子のバス６の側では、パケツト化マルチプ
レクサ４iは、信号源２iに基づく識別子Eiを検出
するための識別子検出回路４１と、パツケージ検
出回路４２とを有する。
識別子、即ち、ラベルの検出回路４１には、バ
ス６中の回線６０から伝送されるフレームの中の
識別子を連続的にメモリするｅ段の入力レジスタ
４１０が含まれる。二入力のANDゲート４１１
によつて回線６１の割付け信号にて供給される割
付け時間θ／２の間に、識別子が回線６２のクロ
ツク信号で丁度その時間に書き込まれる。回線６
０の識別子はレジスタ４１０のｅリード線の出力
バス４１２から出力されて、デイジタル比較器４
１３の第一の入力に供給される。比較器４１３の
第二の入力は、識別子Eiを記憶した読出し専用メ
モリREPROMによるレジスタ４１５のｅリード
線の出力バス４１４に接続されている。レジスタ
４１０と４１５の内容が等しいときは、比較器４
１３の出力４１６は“１”の状態に在り、ｐ＝ｂ
＋ｅビツトを有するパケツトがバス１に入ること
ができることを示している。
パツケージ検出回路４２は、Keビツト語がメ
モリされたとき、従つて、バツフア４００にｂビ
ツトのパツケージが形成されたとき、検出を行な
う。回路４２は、このようなパツケージが、バス
６の識別子Eiの検出に反応してバス１に伝送され
ることを示している。回路４２は三つのフリツプ
フロツプ４２０，４２１，４２２を有し、これら
はクロツク入力に加えられた立上り全部の影響の
下に状態を変える。
第一のフリツプフロツプ４２０のデータ入口Ｄ
とクロツク入力Ｈとはそれぞれ、比較器４１３の
出力４１６、及びインバータ４２３を介して回線
６１につながつている。第二のフリツプフロツプ
４２１の入力Ｄとクロツク入力Ｈとはそれぞれ、
バツフア４００の所定の出力端子４０３とフリツ
プフロツプ４２０の出力Ｑにつながつている。バ
ツフア４００が少なくともｂビツトを含んでいる
とき、端子４０３は状態“１”にある。第三のフ
リツプフロツプ４２２の入力Ｄとクロツク入力Ｈ
とはそれぞれ、フリツプフロツプ４２１の出力Ｑ
と、パツケト化マルチプレクサ４iに含まれるク
ロツク４３の出力４３０につながつている。出力
４３０からのクロツク信号は、バス１の実際のビ
ツト速度に等しい周波数Ｄを伝送する。
バツフア４００の出力４０３、回線６１、フリ
ツプフロツプ４２０の出力Ｑ、クロツク４３の出
力４３０、フリツプフロツプ４２２の出力４２
４、以上からの諸信号は、ｂビツトのパツケージ
がバツフア４００にメモリされた後識別子Eiが検
出されるとき、図７の最初の五つのタイムチヤー
トに示されている。フリツプフロツプ４２２の出
力４２４からの信号は、ｂビツトを有するパツケ
ージを入れるため、バツフア４００に少なくとも
ｂビツトが存在すること、及びバス１のタイムス
ロツトθの割付けを示す。パツケージは、シーケ
ンスタイマ４４がフリツプフロツプ４２２からの
出力４２４の信号でトリガされると直ぐ、パケツ
ト化マルチプレクサ４iに含まれる多重処理回路
４５を経由して、タイマ４４の制御の下にバス１
へ伝送される。
多重処理回路４５は、二つの入力ｅリード線バ
スを有するマルチプレクサ４５０と、これらのｅ
リード線出力バス４５２に接続されたｅ段の出力
レジスタ４５１から成る。第三のフリツプフロツ
プ４２２の出力４２４上のトリガ信号に応じて、
タイマ４４は状態“０”にある線４４０を介し
て、線４４１の最初のロードパルスの影響によつ
て、識別子Eiのレジスタ４１５の出力４１４に接
続されたマルチプレクサ４５０の第一の入力バス
の選択を制御する。FIFOバツフア４００の底部
に集つたｋ個のｅビツト語は、タイマ４４によつ
て順次読みとられる。このタイマは、状態“１”
にある線４４０を介して、バツフア４００のｅリ
ード線出力バス４０４に接続されている、マルチ
プレクサ４５０の第二の入力バスの選択を制御し
て、線４４１のｋ個のロードパルスの制御に従つ
て、出力レジスタ４５１にｋ個のｅビツト語を順
次ロードする。ロードパルスは長さが１／Ｄに等
しく、ｅ／Ｄに等しい周期で送出される。このよ
うにして読まれた（ｋ＋１）個のｅビツト語は、
線４４２に送出されたクロツク信号でタイミング
をとられ、レジスタ４５１の出力からバス１のデ
イジタル回線に順次直列に伝送される。ここでレ
ジスタ４５１は、クロツク信号４３の周波数と同
じ周波数を有する（ｋ＋１）ｅ個のパルスを含
み、フリツプフロツプ４２２の出力４２４の信号
の立上がり後１クロツク周期経つてからスタート
する線４４１のクロツク信号によりタイミングが
とられる。線４４２のシフトクロツク信号は、遅
延回路４５３で、レジスタ４５１内の一段の位置
決め時間の値δだけ遅らせられ、回線１０に伝送
された（ｋ＋１）ｅビツトのパケツトと同期し
て、バス１のデイジタル回線１０に伝送される。
４４１，４４０及び４４２の各線、並びに回線１
０における各信号は図７の最後の四つの線図示し
てある。
比較器４１３が回線６０の識別子Eiを検出し、
待ち記憶装置４００の底部がｋ個未満ではあるが
多くのｅビツト語を包含しているときは、タイマ
４４のトリガとなる信号は第三のフリツプフロツ
プ４２２の出力４２４から出力されない。この状
態は、例えば、信号源２iから回線７０へデータ
の伝送が行なわれない時間の為であり、一般的に
言えば、回線６０の識別子Eiの伝送と、バツフア
４００におけるkeビツトの出現との間の非同期
による。タイマをトリガしない一つ前の識別子Ei
の検出と、回線６０の次の識別子Eiの検出との間
で、バツフア４００のkeビツトの容量を超える
可能性がある。従つてFIFOバツフアの容量はke
＝ｂビツトよりも大きくなければならない。
バス１へのアクセスの承認、すなわち識別子Ei
が厳密に周期的にバス６に伝送されるならば、そ
してフレームＴ当りの識別子Eiの数が厳格にdi／
dnに等しいとしても、図２のフレーム内の識別
子Eiが示すように、比較器４１３における比較
と、バツフア４００におけるkeビツトの記憶と
の間には一定の位相ずれが存在する。最悪の場
合、この位相ずれは長さにして１パツケージ分に
等しくなり得る。従つてFIFOバツフア４００の
容量は、少なくとも2b＝2keビツトに等しいこと
が必要である。実際には、待ち記憶装置４００の
容量は、フレームの編成に余裕をもたせ、特に図
２のフレームの識別子Ei+3で示すように、フレー
ム内に非周期的識別子の分布が可能なように、
2bビツトよりも大きく選ぶ。
本発明のように分散化バスを有する、非同期デ
イジタル時分割多重処理方式は、企業の地方通信
網や、集信装置３を介して総合サービスデイジタ
ル通信網（ISDN）向けに特に考えられている。
各信号源は、地方通信網端末に含まれるデータ伝
送手段から成る。各信号源のビツト速度は次のと
おりとすることができる。
・ 例えばフアクシミリデータに対しては、数キ
ロビツト／秒に等しいか、 ・ 中程度及び高周波のオーデイオデイジタル伝
送に対しては64kビツト／秒と1Mビツト／秒
の間。又は ・ 動画の伝送に対しては100Mビツト／秒の桁。
ある特別の実施例によれば、今迄の説明で定義
されたたパラメータの値は次のとおりである。
・ 長さＬ＝xI−x1＝50m ・ バス１中の実際のビツト速度Ｄ＝250M／秒 ・ バス１及びバス６内単位長当りの伝播時間τ
＝5ns／ｍ ・ 識別子当りのビツト数ｅ＝８ビツト ・ パツケージ当りのビツト数ke ｂ＝ke＝15×８＝120ビツト ・ パケツト当りのビツト数ｐ＝ｅ＋ke＝128ビ
ツト ・ 割付け時間θ＝1μs ・ 一フレーム中のタイムスロツトITの数Ｎ 2n＝213＝8192 ・ 信号源の最大ビツト速度dM＝ｂ／θ＝120M
ビツト／ｓ ・ 信号源の最小ビツト速度dn＝ｂ／（Nθ）＝
14.6kビツト／ｓ。
発明の効果 以上のごとく、本発明によると、異なるビツト
レートを有する複数のデイジタル信号を非同期時
分割に多重化し、同一のフレームで複数の信号源
からの信号を同時に伝送する。各信号源は、信号
の送出に際し、中央コンピユータから１度送出許
可をうければ十分で、パケツト毎の送出許可は不
要である。
【図面の簡単な説明】
図１は本発明による分散化バスを有する、非同
期デイジタル時分割多重処理方式を示すブロツク
図である。図２は識別子のフレーム構造を示す。
図３は第一のパケツト伝送バスに関するパケツト
伝播チヤートである。図４はシステムの割付け回
路のブロツク図である。図５は割付け回路で発生
する種々の信号のタイムチヤートである。図６は
信号源を二つのバスに結合するパケツト化マルチ
プレクサのブロツク図である。図７はパケツト化
マルチプレクサで発生する種々の信号のタイムチ
ヤートである。

Claims (1)

  1. 【特許請求の範囲】 １ ｅビツトの識別子Eiとｂビツトのパツケージ
    を含むパケツトを伝送するための予め定められる
    ビツトレートＤをもつ第１の単方向バス１と、 最小ビツトレートdnと第１のバスにおけるビ
    ツトレートＤより小さな最小ビツトレートdMの
    間で、異なるビツトレートdiのデイジタル信号７i
    を送出する複数の信号源２iと、 該信号線２iに結合し信号源から第１のバスに
    パケツトを送出する複数のアクセス手段４iとを
    有する非同期デイジタル時分割多重処理方式にお
    いて、 第１バス１の受信端３にもうけられ、信号源２
    ｉを識別するための識別子Eiフレームを構成する
    割付け回路５を有し、 各フレームはｂ／dnに等しい時間長Ｔを有し、
    Ｎ個（＝dM／dn）に等しいタイムスロツト（IT）
    に分割され、 各タイムスロツトはｂ／dMに等しい時間長θ
    を有し、信号源の識別子を含み、 ビツトレートdiの信号源の識別子は、フレーム
    Ｔの中で、di／dnが整数ならばni＝di／dn回、
    di／dnが整数でないならばni＝１＋（di／dnの整数
    部）回だけ、繰り返して現れ、 識別子フレームは割付け回路５から、全てのア
    クセス手段４iに結合する単方向の第２のバス６
    に送出され、 信号源２iのアクセス手段４iは、信号源からの
    ｂビツトのパツケージが受信され、パツケージの
    受信後信号線２iの自己の識別子Eiが検出される
    と、パケツトを第１バス１に送出することを特徴
    とする非同期デイジタル時分割多重処理方式。 ２ フレームＴのタイムスロツトITの時間θが
    割付け回路５に最も近いアクセス手段と最も遠い
    アクセス手段の間の、第１及び第２のバス１，６
    の伝播時間τLの２倍とｅ＋ｂ／Ｄの和に等しいこと を特徴とする特許請求の範囲第１項記載の非同期
    デイジタル時分割多重処理方式。 ３ 信号源２iのアクセス手段４iが、第２バス６
    における信号源２iの識別子を検出する識別子検
    出手段４１と、信号源２iから送られるビツトを
    ｂビツトのパケツトに構成するパケツト化手段４
    ０と、パツケージｂの集合体を検出して信号源の
    識別子Eiの検出に応答してトリガ信号４２４を送
    出するパツケージ検出手段４２と、トリガ信号４
    ２４に応答して信号源の識別子と検出されたパツ
    ケージによるパケツトを第１バス１に送出する手
    段４４，４５とを有することを特徴とする特許請
    求の範囲第１項又は第２項のいずれかに記載の非
    同期デイジタル時分割多重処理方式。 ４ パケツト化手段４０が、少なくとも2bビツ
    トの容量のFIFOバツフア４００を有することを
    特徴とする特許請求の範囲第３項記載の非同期デ
    イジタル時分割多重処理方式。 ５ 割付け手段３が、フレームＴを構成する識別
    子EiをＮ個のアドレスに、蓄積するメモリ５０
    と、フレームの周期θの第１半周期で蓄積された
    識別子のＮ個の読出しアドレスを与え、第２半周
    期で読出した識別子Eiを第２バス６に導入する手
    段５１，５２，５３と、第２半周期で選択的に識
    別子書込みアドレスを与え後続の周期θの第２半
    周期で識別子をメモリ５０に書込む手段９，５
    ３，５５とを有することを特徴とする特許請求の
    範囲第１項から第４項のいずれかに記載の非同期
    デイジタル時分割多重処理方式。 ６ 第２バス６が、フレームＴの識別子Eiに同期
    したパルスで、周期θの第２半周期に送られ、Ｎ
    個に読出しアドレス供給手段５１，５２，５３か
    ら送られるパルスを伝送するデイジタルライン６
    １を有することを特徴とする特許請求の範囲第５
    項記載の非同期デイジタル時分割多重処理方式。
JP59503839A 1983-10-14 1984-10-15 非同期ディジタル時分割多重処理方式 Granted JPS61500581A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR83/16365 1983-10-14
FR8316365A FR2553609B1 (fr) 1983-10-14 1983-10-14 Systeme de multiplexage numerique temporel asynchrone a bus distribue

Publications (2)

Publication Number Publication Date
JPS61500581A JPS61500581A (ja) 1986-03-27
JPH0523530B2 true JPH0523530B2 (ja) 1993-04-05

Family

ID=9293130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59503839A Granted JPS61500581A (ja) 1983-10-14 1984-10-15 非同期ディジタル時分割多重処理方式

Country Status (7)

Country Link
US (1) US4849965A (ja)
EP (1) EP0138717B1 (ja)
JP (1) JPS61500581A (ja)
CA (1) CA1219386A (ja)
DE (1) DE3469333D1 (ja)
FR (1) FR2553609B1 (ja)
WO (1) WO1985001849A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845894A (ja) * 1994-07-29 1996-02-16 Nec Yamagata Ltd ウェーハ乾燥装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU591645B2 (en) * 1984-12-03 1989-12-14 John Leslie Hullett Queueing protocol
GB8515347D0 (en) * 1985-06-18 1985-07-17 Plessey Co Plc Telecommunications exchanges
FR2587861B1 (fr) * 1985-09-23 1987-11-13 Devault Michel Allocateur pour bus distribue a des sources de donnees asynchrones
FR2587860B1 (fr) * 1985-09-23 1990-12-28 Chomel Denis Dispositif pour allouer des periodes dans une trame a des mots a frequence de repetition differentes a transmettre notamment dans un bus distribue a des sources de donnees asynchrones
IL79842A (en) * 1985-12-17 1990-02-09 Gen Electric Data switching for combined bus and star data network
DE68916231T2 (de) * 1989-03-23 1995-02-02 Ibm Verfahren und Vorrichtung zum Vielfachzugriff mit verteilten Warteschlangen in einem Kommunikationssystem.
DE68926740D1 (de) * 1989-04-25 1996-08-01 Ibm Verbindungssystem für den Anschluss von Benutzergeräten an eine Kommunikationsverarbeitungseinheit
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
CA2051029C (en) * 1990-11-30 1996-11-05 Pradeep S. Sindhu Arbitration of packet switched busses, including busses for shared memory multiprocessors
EP0519563A3 (en) * 1991-06-21 1997-08-27 Koninkl Philips Electronics Nv System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets
FR2703540A1 (fr) * 1993-03-31 1994-10-07 Trt Telecom Radio Electr Dispositif de multiplexage d'informations pour réseau A.T.M..
EP0618748A1 (fr) * 1993-03-31 1994-10-05 Philips Communication D'entreprise Dispositif et système de multiplexage d'informations pour réseau ATM
DE4401410C2 (de) * 1994-01-19 1999-12-23 Temic Semiconductor Gmbh Schaltungsanordnung einer mit Busleitungen zweier unterschiedlicher Bussysteme verbundenen Buslogik
FR2721777A1 (fr) * 1994-06-22 1995-12-29 Trt Telecom Radio Electr Système de communication comportant un réseau et un dispositif de multiplexage et dispositif de multiplexage convenant à un tel systéme.
JP2015170203A (ja) * 2014-03-07 2015-09-28 富士通株式会社 検証方法、検証プログラムおよび検証装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755782A (en) * 1972-08-28 1973-08-28 Ibm Communication system polling method
US3851104A (en) * 1973-04-11 1974-11-26 Mitre Corp Digital communications system
US4000378A (en) * 1974-02-04 1976-12-28 Burroughs Corporation Data communication system having a large number of terminals
US4016369A (en) * 1976-03-09 1977-04-05 Bell Telephone Laboratories, Incorporated Addressing arrangements for communications networks
FR2406916A1 (fr) * 1977-10-18 1979-05-18 Ibm France Systeme de transmission de donnees decentralise
US4426697A (en) * 1980-06-26 1984-01-17 Diehl Gmbh & Co. Bus system with address and status conductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0845894A (ja) * 1994-07-29 1996-02-16 Nec Yamagata Ltd ウェーハ乾燥装置

Also Published As

Publication number Publication date
WO1985001849A1 (fr) 1985-04-25
EP0138717A2 (fr) 1985-04-24
JPS61500581A (ja) 1986-03-27
US4849965A (en) 1989-07-18
EP0138717B1 (fr) 1988-02-10
DE3469333D1 (en) 1988-03-17
FR2553609A1 (fr) 1985-04-19
EP0138717A3 (ja) 1985-06-12
FR2553609B1 (fr) 1985-12-27
CA1219386A (fr) 1987-03-17

Similar Documents

Publication Publication Date Title
US5351043A (en) Queueing protocol
US6035360A (en) Multi-port SRAM access control using time division multiplexed arbitration
US4849965A (en) Asynchronous digital time-division multiplexing system with distributed bus
US6212197B1 (en) Apparatus and method for accessing memory in a TDM network
US7940666B2 (en) Communication node architecture in a globally asynchronous network on chip system
JPH0761077B2 (ja) 通信システムのアクセスを調整する方法及び装置
US6347097B1 (en) Method and apparatus for buffering received data from a serial bus
EP0188828A2 (en) Image processing apparatus and intercommunication bus therefor
JPH0748739B2 (ja) 多重アクセス制御方法および該方法を実施する多重アクセス制御システム
US5566177A (en) Priority-based arbitrator on a token-based communication medium
US5625796A (en) Method and apparatus for concurrently accessing multiple memories with different timing requirements
JPH0225319B2 (ja)
CA1147865A (en) Message interchange system among microprocessors connected by a synchronous transmitting means
JPS6262697A (ja) デ−タ送信制御方式
WO1998038760A2 (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
US5708850A (en) Parallel processing system for time division multiplex data transfer including read/write dual port memory accessible to bus and digital signal processor during opposite phases of clock
US4701755A (en) Data switching system
US4811339A (en) Non-coded information and companion data switching mechanism
US5748917A (en) Line data architecture and bus interface circuits and methods for dual-edge clocking of data to bus-linked limited capacity devices
US6256313B1 (en) Triplet architecture in a multi-port bridge for a local area network
EP0431588B1 (en) Token level judging device comprising a small amount of hardware
US5539738A (en) Information multiplexing device for transmitting cells via a communication network
JPH0618373B2 (ja) データ伝送方法及び装置
KR100335371B1 (ko) 로컬 메모리 중재 및 인터페이스 장치
JP2598020B2 (ja) ループ通信システムのタイムスロット割り当て方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term