JPH0523549B2 - - Google Patents
Info
- Publication number
- JPH0523549B2 JPH0523549B2 JP59273959A JP27395984A JPH0523549B2 JP H0523549 B2 JPH0523549 B2 JP H0523549B2 JP 59273959 A JP59273959 A JP 59273959A JP 27395984 A JP27395984 A JP 27395984A JP H0523549 B2 JPH0523549 B2 JP H0523549B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- emitter
- photoelectric conversion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入射光の強度に比例した出力信号を
得るよう企図された光電変換装置に関する。
得るよう企図された光電変換装置に関する。
近年、半導体集積回路の製造技術の発展に伴
い、CCD型およびMOS型の光電変換素子を用い
た撮像装置等の研究、開発が行われており、一部
で実用化が始つている。
い、CCD型およびMOS型の光電変換素子を用い
た撮像装置等の研究、開発が行われており、一部
で実用化が始つている。
しかしながら、pn接合を有する光電変換素子
（pn接合フオトダイオード、バイポーラ型フオト
トランジスタ等）を用いた撮像装置では、pn接
合部の空乏層中で熱的に電子−正孔対が発生し、
入射光がない時であつても出力が現われるという
問題点を有していた。このいわゆる暗電流は、読
出し動作時に光情報信号として読出されるため
に、SN比を低下させてしまう。
（pn接合フオトダイオード、バイポーラ型フオト
トランジスタ等）を用いた撮像装置では、pn接
合部の空乏層中で熱的に電子−正孔対が発生し、
入射光がない時であつても出力が現われるという
問題点を有していた。このいわゆる暗電流は、読
出し動作時に光情報信号として読出されるため
に、SN比を低下させてしまう。
本発明は、上記従来の問題点であつた暗電流を
消去して、SN比を向上させようとするものであ
る。
消去して、SN比を向上させようとするものであ
る。
本発明による光電変換装置は、光エパルギーを
受けることにより生成されるキヤリアをベースに
蓄積可能なトランジスタの複数と、 浮遊状態にある前記トランジスタのエミツタに
接続された出力線に信号を読み出した後、該出力
線に読み出された信号を順次走査して読み出す読
出し手段と、 前記トランジスタのエミツタを基準電位に保持
し、ベースに蓄積されたキヤリアを除く為の手段
であつて、前記ベースに前記トランジスタのエミ
ツタ及びコレクタに対して独立的に電位を与え、
前記基準電位に保持された状態の前記エミツタと
前記ベースとの接合を順方向にバイアスするリフ
レツシユ手段と、 を有し、蓄積動作、読出し動作及びリフレツシユ
動作を行う光電変換装置であつて、 前記トランジスタと同じ構造を有し遮光された
素子を前記トランジスタと同一の基板に設け、前
記トランジスタからの信号と前記素子からの信号
との差をとる演算手段を有することを特徴とす
る。
受けることにより生成されるキヤリアをベースに
蓄積可能なトランジスタの複数と、 浮遊状態にある前記トランジスタのエミツタに
接続された出力線に信号を読み出した後、該出力
線に読み出された信号を順次走査して読み出す読
出し手段と、 前記トランジスタのエミツタを基準電位に保持
し、ベースに蓄積されたキヤリアを除く為の手段
であつて、前記ベースに前記トランジスタのエミ
ツタ及びコレクタに対して独立的に電位を与え、
前記基準電位に保持された状態の前記エミツタと
前記ベースとの接合を順方向にバイアスするリフ
レツシユ手段と、 を有し、蓄積動作、読出し動作及びリフレツシユ
動作を行う光電変換装置であつて、 前記トランジスタと同じ構造を有し遮光された
素子を前記トランジスタと同一の基板に設け、前
記トランジスタからの信号と前記素子からの信号
との差をとる演算手段を有することを特徴とす
る。
本発明によれば、バイポーラトランジスタ構成
の光電変換素子を用いた非破壊読出しが可能とな
り、エミツタ及びコレクタの電位が固定され、ベ
ースとエミツタの接合が順バイアスされてリフレ
ツシユ動作が行われるので、固定パターンノイズ
が低減され、ベース電位の高速リセツトが可能で
ある。
の光電変換素子を用いた非破壊読出しが可能とな
り、エミツタ及びコレクタの電位が固定され、ベ
ースとエミツタの接合が順バイアスされてリフレ
ツシユ動作が行われるので、固定パターンノイズ
が低減され、ベース電位の高速リセツトが可能で
ある。
また、上記光電変換素子の出力信号のうち暗信
号成分が除去されるために、出力される光情報信
号は入射光に強度に比例したものとなり、SN比
も向上する。更に、この暗電流成分補償効果と上
記固定パターンノイズの低減効果とがあいまつて
ノイズ低減効果が良好なものとなる。
号成分が除去されるために、出力される光情報信
号は入射光に強度に比例したものとなり、SN比
も向上する。更に、この暗電流成分補償効果と上
記固定パターンノイズの低減効果とがあいまつて
ノイズ低減効果が良好なものとなる。
以下、本発明の実施例を図面を用いて詳細に説
明する。
明する。
先ず、本実施例の説明に先立つて、本発明に係
る先行技術について説明する。
る先行技術について説明する。
第１図は、本発明の光電変換装置に係る先行技
術となる構成例のブロツク図である。
術となる構成例のブロツク図である。
同図において、センサ部１０１にはMOS型又
はCCD型等に代表される光電変換素子（以下、
光センサセルとする。）が１個又は複数個設けら
れている。複数個の光センサセルで構成されてい
る場合は、周知の走査回路により各光センサセル
の出力信号が順次シリアルに出力される。このセ
ンサ部１０１の出力端子は差動増幅器１０２の＋
端子に接続されている。
はCCD型等に代表される光電変換素子（以下、
光センサセルとする。）が１個又は複数個設けら
れている。複数個の光センサセルで構成されてい
る場合は、周知の走査回路により各光センサセル
の出力信号が順次シリアルに出力される。このセ
ンサ部１０１の出力端子は差動増幅器１０２の＋
端子に接続されている。
電流源１０３は、たとえば定電圧源と可変抵抗
とで構成され、光センサセルの暗電流に相当する
電流値が出力されるように可変抵抗が調節されて
いる。電流源１０３の出力端子は差動増幅器１０
２の−端子に接続されている。
とで構成され、光センサセルの暗電流に相当する
電流値が出力されるように可変抵抗が調節されて
いる。電流源１０３の出力端子は差動増幅器１０
２の−端子に接続されている。
差動増幅器１０２は、センサ部１０１からの出
力から電流源１０３の出力を減じた信号を出力す
る。すでに述べたように、センサ部１０１の光セ
ンサセルの出力信号には熱的な励起による暗電流
成分が含まれている。したがつて差動増幅器１０
２で、その暗電流成分を減算除去することで、入
射光の強度に比例し、かつSN比の大きい光情報
信号を得ることができる。
力から電流源１０３の出力を減じた信号を出力す
る。すでに述べたように、センサ部１０１の光セ
ンサセルの出力信号には熱的な励起による暗電流
成分が含まれている。したがつて差動増幅器１０
２で、その暗電流成分を減算除去することで、入
射光の強度に比例し、かつSN比の大きい光情報
信号を得ることができる。
第２図は、本発明の第一実施例のブロツク図で
ある。本実施例では、受光面をAl等の金属で覆
つて遮光した第２の光センサセル１０４を設け、
センサ部１０１の読出し動作タイミングにあわせ
て第２の光センサセル１０４の暗電流信号を読出
して保持回路１０５に格納する。続いて、第一実
施例と同様に、センサ部１０１の出力信号と、保
持回路１０５に格納された暗電流信号とを差動増
幅器１０２によつて減算して光情報信号を得る。
ある。本実施例では、受光面をAl等の金属で覆
つて遮光した第２の光センサセル１０４を設け、
センサ部１０１の読出し動作タイミングにあわせ
て第２の光センサセル１０４の暗電流信号を読出
して保持回路１０５に格納する。続いて、第一実
施例と同様に、センサ部１０１の出力信号と、保
持回路１０５に格納された暗電流信号とを差動増
幅器１０２によつて減算して光情報信号を得る。
本実施例では、センサ部１０１に用いられる光
センサセルと同一のものが遮光された第２の光セ
ンサセル１０４に用いられ、かつ第２の光センサ
セル１０４はセンサ部１０１と同一基板に設けら
れる。これによつて、センサ部１０１の温度変化
による暗電流の変化を、近似的に第２の光センサ
セル１０４の温度変化による暗電流の変化として
検出することができる。したがつて差動増幅器１
０２の出力は、入射光の強度に比例し、SN比が
大きく、かつ温度変化に影響されない光情報信号
となる。
センサセルと同一のものが遮光された第２の光セ
ンサセル１０４に用いられ、かつ第２の光センサ
セル１０４はセンサ部１０１と同一基板に設けら
れる。これによつて、センサ部１０１の温度変化
による暗電流の変化を、近似的に第２の光センサ
セル１０４の温度変化による暗電流の変化として
検出することができる。したがつて差動増幅器１
０２の出力は、入射光の強度に比例し、SN比が
大きく、かつ温度変化に影響されない光情報信号
となる。
第３図は、本発明の第二実施例のブロツク図で
ある。
ある。
同図において、センサ部１０６は光センサセル
が一次元、又は二次元に配列され、周知の走査回
路によつて出力信号を順次シリアルに出力する。
が一次元、又は二次元に配列され、周知の走査回
路によつて出力信号を順次シリアルに出力する。
第２センサ部１０７は、センサ部１０６の光セ
ンサセルと同一のものを第二実施例と同様に遮光
して、センサ部１０６の１ラインに対応するよう
に配列したものである。勿論、センサ部１０６と
第２センサ部１０７とは、両者の光センサセルが
ほぼ同じ温度変化を受けるように、同一基板上
に、又は十分近傍に配置されている。
ンサセルと同一のものを第二実施例と同様に遮光
して、センサ部１０６の１ラインに対応するよう
に配列したものである。勿論、センサ部１０６と
第２センサ部１０７とは、両者の光センサセルが
ほぼ同じ温度変化を受けるように、同一基板上
に、又は十分近傍に配置されている。
第２センサ部１０７の暗電流信号は、センサ部
１０６の駆動タイミングによつて順次保持回路１
０５へ出力される。ただし、保持回路１０５は、
第２センサ部１０７の各光センサセルの暗電流信
号を一括して保持し、センサ部１０６の駆動タイ
ミングに合せて順次差動増幅器１０２に出力する
ものであつてもよい。あるいは保持回路１０５を
用いずに、第２センサ部１０７の読出し動作をセ
ンサ部１０６の読出し動作と同期させ、第２セン
サ部１０７の暗電流信号を直接差動増幅器１０２
へ出力し、センサ部１０６の任意のラインにおけ
る光センサセルの出力信号との差を算出してもよ
い。
１０６の駆動タイミングによつて順次保持回路１
０５へ出力される。ただし、保持回路１０５は、
第２センサ部１０７の各光センサセルの暗電流信
号を一括して保持し、センサ部１０６の駆動タイ
ミングに合せて順次差動増幅器１０２に出力する
ものであつてもよい。あるいは保持回路１０５を
用いずに、第２センサ部１０７の読出し動作をセ
ンサ部１０６の読出し動作と同期させ、第２セン
サ部１０７の暗電流信号を直接差動増幅器１０２
へ出力し、センサ部１０６の任意のラインにおけ
る光センサセルの出力信号との差を算出してもよ
い。
このようにして、センサ部１０６の光センサセ
ルの場所による温度変化のバラツキ等をある程度
抑制することができる。
ルの場所による温度変化のバラツキ等をある程度
抑制することができる。
次に、本発明の実施例の実施態様について第４
図〜第６図を用いて説明するが、説明の簡易化の
ため、先行技術として説明した第１図の構成例を
例にとつて説明する。以下に説明する光電変換装
置を、本発明の第一実施例及び第二実施例に適用
すれば、本発明の実施態様となることは勿論であ
る。ここでは、光センサセルとして特願昭58−
120755号に記載されているものを用いた場合を示
す。
図〜第６図を用いて説明するが、説明の簡易化の
ため、先行技術として説明した第１図の構成例を
例にとつて説明する。以下に説明する光電変換装
置を、本発明の第一実施例及び第二実施例に適用
すれば、本発明の実施態様となることは勿論であ
る。ここでは、光センサセルとして特願昭58−
120755号に記載されているものを用いた場合を示
す。
第４図Ａは、特願昭58−120755号に記載されて
いる光電変換装置の平面図、第４図Ｂは、その
−線断面図、第４図ｃは、その等価回路図であ
る。
いる光電変換装置の平面図、第４図Ｂは、その
−線断面図、第４図ｃは、その等価回路図であ
る。
各図において、n+シリコン基板１上に光セン
サセルが形成され配列されており、各光センサセ
ルはSiO2，Si3N4，又はポリシリコン等より成る
素子分離領域２によつて隣接する光センサセルか
ら電気的に絶縁されている。
サセルが形成され配列されており、各光センサセ
ルはSiO2，Si3N4，又はポリシリコン等より成る
素子分離領域２によつて隣接する光センサセルか
ら電気的に絶縁されている。
各光センサセルは次のような構成を有する。
エピタキシヤル技術等で形成される不純物濃度
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
の低いn-領域３上にはｐタイプの不純物をドー
ピングすることでｐ領域４が形成され、ｐ領域４
には不純物拡散技術又はイオン注入技術等によつ
てn+領域５が形成されている。ｐ領域４および
n+領域５は、各々バイポーラトランジスタのベ
ースおよびエミツタである。
このように各領域が形成されたn-領域３上に
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挾んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
は酸化膜６が形成され、酸化膜６上に所定の面積
を有するキヤパシタ電極７が形成されている。キ
ヤパシタ電極７は酸化膜６を挾んでｐ領域４と対
向し、キヤパシタ電極７にパルス電圧を印加する
ことで浮遊状態にされたｐ領域４の電位を制御す
る。
その他に、n+領域５に接続されたエミツタ電
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域１１、
およびバイポーラトランジスタのコレクタに電位
を与えるための電極１２がそれぞれ形成されてい
る。
極８、エミツタ電極８から信号を外部へ読出す配
線９、キヤパシタ電極７に接続された配線１０、
基板１の裏面に不純物濃度の高いn+領域１１、
およびバイポーラトランジスタのコレクタに電位
を与えるための電極１２がそれぞれ形成されてい
る。
次に、基本的な動作を説明する。光１３はバイ
ポーラトランジスタのベースであるｐ領域４へ入
射し、光量に対応した電荷がｐ領域４に蓄積され
る（蓄積動作）。蓄積された電荷によつてベース
電位は変化し、キヤパシタ電極７に読出し用正電
圧Vrを印加し、ベースの電位変化を浮遊状態に
したエミツタ電極８から読出すことで、入射光量
に対応した電気信号を得ることができる（読出し
動作）。また、ｐ領域４に蓄積された電荷を除去
するには、エミツタ電極８を接地し、キヤパシタ
電極７に正電圧Vrhのパルスを印加する（リフレ
ツシユ動作）。この正電圧を印加することでｐ領
域４はn+領域５に対して順方向にバイアスされ、
蓄積された電荷が除去される。以後上記の蓄積、
読出し、リフレツシユという各動作が繰り返され
る。
ポーラトランジスタのベースであるｐ領域４へ入
射し、光量に対応した電荷がｐ領域４に蓄積され
る（蓄積動作）。蓄積された電荷によつてベース
電位は変化し、キヤパシタ電極７に読出し用正電
圧Vrを印加し、ベースの電位変化を浮遊状態に
したエミツタ電極８から読出すことで、入射光量
に対応した電気信号を得ることができる（読出し
動作）。また、ｐ領域４に蓄積された電荷を除去
するには、エミツタ電極８を接地し、キヤパシタ
電極７に正電圧Vrhのパルスを印加する（リフレ
ツシユ動作）。この正電圧を印加することでｐ領
域４はn+領域５に対して順方向にバイアスされ、
蓄積された電荷が除去される。以後上記の蓄積、
読出し、リフレツシユという各動作が繰り返され
る。
第４図ｃにおいて、光センサセル３０のキヤパ
シタ３０１は、ｐ領域４、酸化膜６およびキヤパ
シタ電極７より構成され、バイポーラトランジス
タ３０２は、ベースとしてｐ領域４、エミツタと
してn+領域５と、コレクタとしてn-領域３およ
びｎ基板１とから構成されている。
シタ３０１は、ｐ領域４、酸化膜６およびキヤパ
シタ電極７より構成され、バイポーラトランジス
タ３０２は、ベースとしてｐ領域４、エミツタと
してn+領域５と、コレクタとしてn-領域３およ
びｎ基板１とから構成されている。
要するに、ここで提案されている方式は、光入
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてエミツタ電極
８からコレクタ電極１２に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
射により発生した電荷を、ベースであるｐ領域４
に蓄積し、その蓄積電荷量によつてエミツタ電極
８からコレクタ電極１２に流れる電流をコントロ
ールするものである。したがつて、蓄積された電
荷を、各セルの増幅機能により電荷増幅してから
読出すわけである。この方式は、高出力、高感
度、しかも低雑音であり、将来の高解像度化に対
しても有利なものであると言える。
このような構造と基本動作を有する光センサセ
ルを二次元的に配列して構成した撮像装置の一例
を図面を用いて説明する。
ルを二次元的に配列して構成した撮像装置の一例
を図面を用いて説明する。
第５図は、上記光センサセルを３×３に配列し
た場合の撮像装置の回路図である。
た場合の撮像装置の回路図である。
同図において、光センサセル３０は、３×３に
配列され、各コレクタ電極１２は共通に接続され
ている。各光センサセル３０のキヤパシタ電極７
は、行毎に読出しパルスおよびリフレツシユパル
スを印加するための水平ライン３１，３１′，３
１″に接続され、各水平ラインは、バツフアMOS
トランジスタ３３，３３′，３３″を介して、読出
しパルスを発生させるための垂直走査回路３２の
並列出力端子L1〜L3に接続されている。バツフ
アMOSトランジスタ３３，３３′，３３″のゲー
ト電極は端子３４に共通に接続されている。ま
た、水平ライン３１，３１′，３１″は、バツフア
MOSトランジスタ３５，３５′，３５″を介して、
リフレツシユパルス又は一定の電圧を印加するた
めの端子３７に接続され、バツフアMOSトラン
ジスタ３５，３５′，３５″のゲート電極は端子３
６に共通に接続されている。
配列され、各コレクタ電極１２は共通に接続され
ている。各光センサセル３０のキヤパシタ電極７
は、行毎に読出しパルスおよびリフレツシユパル
スを印加するための水平ライン３１，３１′，３
１″に接続され、各水平ラインは、バツフアMOS
トランジスタ３３，３３′，３３″を介して、読出
しパルスを発生させるための垂直走査回路３２の
並列出力端子L1〜L3に接続されている。バツフ
アMOSトランジスタ３３，３３′，３３″のゲー
ト電極は端子３４に共通に接続されている。ま
た、水平ライン３１，３１′，３１″は、バツフア
MOSトランジスタ３５，３５′，３５″を介して、
リフレツシユパルス又は一定の電圧を印加するた
めの端子３７に接続され、バツフアMOSトラン
ジスタ３５，３５′，３５″のゲート電極は端子３
６に共通に接続されている。
各光センサセル３０のエミツタ電極８は、列毎
に信号を読出すための垂直ライン３８，３８′，
３８″に接続され、各垂直ラインはゲート用MOS
トランジスタ４０，４０′，４０″を介して出力信
号線４１に共通接続されている。ゲート用MOS
トランジスタ４０，４０′，４０″の各ゲート電極
は、垂直ラインを順次開閉するためのパルスを発
生する水平シフトレジスタ３９の並列出力端子
R1〜R3に接続されている。
に信号を読出すための垂直ライン３８，３８′，
３８″に接続され、各垂直ラインはゲート用MOS
トランジスタ４０，４０′，４０″を介して出力信
号線４１に共通接続されている。ゲート用MOS
トランジスタ４０，４０′，４０″の各ゲート電極
は、垂直ラインを順次開閉するためのパルスを発
生する水平シフトレジスタ３９の並列出力端子
R1〜R3に接続されている。
出力信号線４１は、出力信号線４１をリフレツ
シユするためのトランジスタ４２を介して接地さ
れ、トランジスタ４２のゲート電極は端子４３に
接続されている。さらに、出力信号線４１は、上
述したように差動増幅器１０２の＋端子に接続さ
れている。また、差動増幅器１０２の−端子に
は、電流源１０３から光センサセル３０の暗電流
に相当する暗電流信号が入力する。
シユするためのトランジスタ４２を介して接地さ
れ、トランジスタ４２のゲート電極は端子４３に
接続されている。さらに、出力信号線４１は、上
述したように差動増幅器１０２の＋端子に接続さ
れている。また、差動増幅器１０２の−端子に
は、電流源１０３から光センサセル３０の暗電流
に相当する暗電流信号が入力する。
また、垂直ライン３８，３８′，３８″は、垂直
ラインをリフレツシユするためのMOSトランジ
スタ４８，４８′，４８″を介して接地され、
MOSトランジスタ４８，４８′，４８″の各ゲー
ト電極は、端子４９に共通接続されている。
ラインをリフレツシユするためのMOSトランジ
スタ４８，４８′，４８″を介して接地され、
MOSトランジスタ４８，４８′，４８″の各ゲー
ト電極は、端子４９に共通接続されている。
次に、このような構成を有する撮像装置の動作
を第６図に示すタイミング波形図を参照しながら
説明する。
を第６図に示すタイミング波形図を参照しながら
説明する。
まず、リフレツシユ期間において、各光センサ
セル３０のコレクタ電極１２には電圧Vcが印加
され、エミツタ電極８は、端子４９にハイレベル
が印加されたMOSトランジスタ４８，４８′，４
８″を介して接地される。この状態で、端子３６
にハイレベルが印加され、端子３７にリフレツシ
ユ用の正電圧VrhがバツフアMOSトランジスタ
３５，３５′，３５″を介して各光センサセル３０
のキヤパシタ電極７に印加される。これによつ
て、すでに述べたように、ベース領域４に蓄積さ
れたホールが除去され、リフレツシユ用電圧Vrh
が接地電位に戻り、リフレツシユ動作が終了す
る。
セル３０のコレクタ電極１２には電圧Vcが印加
され、エミツタ電極８は、端子４９にハイレベル
が印加されたMOSトランジスタ４８，４８′，４
８″を介して接地される。この状態で、端子３６
にハイレベルが印加され、端子３７にリフレツシ
ユ用の正電圧VrhがバツフアMOSトランジスタ
３５，３５′，３５″を介して各光センサセル３０
のキヤパシタ電極７に印加される。これによつ
て、すでに述べたように、ベース領域４に蓄積さ
れたホールが除去され、リフレツシユ用電圧Vrh
が接地電位に戻り、リフレツシユ動作が終了す
る。
次に、蓄積期間において、端子４９に引き続き
ハイレベルが印加されることでエミツタ電極８は
接地されている。また、端子３６にも引き続きハ
イレベルが印加され、バツフアMOSトランジス
タ３５，３５′，３５″は導通状態を維持する。
ハイレベルが印加されることでエミツタ電極８は
接地されている。また、端子３６にも引き続きハ
イレベルが印加され、バツフアMOSトランジス
タ３５，３５′，３５″は導通状態を維持する。
この状態で光が入射し、各光センサセル３０の
ベース領域４に各々入射光量に対応したホールが
蓄積される。
ベース領域４に各々入射光量に対応したホールが
蓄積される。
次に、読出し期間において、端子４９はローレ
ベルとなりMOSトランジスタ４８，４８′，４
８″はオフ状態になる。続いて、端子３４にハイ
レベルが印加され、バツフアMOSトランジスタ
３３，３３′，３３″が導通状態となり、垂直走査
回路３２の端子L1〜L3から順次読出し用正電圧
Vrのパルスが出力される。
ベルとなりMOSトランジスタ４８，４８′，４
８″はオフ状態になる。続いて、端子３４にハイ
レベルが印加され、バツフアMOSトランジスタ
３３，３３′，３３″が導通状態となり、垂直走査
回路３２の端子L1〜L3から順次読出し用正電圧
Vrのパルスが出力される。
まず、垂直走査回路３２の端子L1から水平ラ
イン３１に電圧Vrのパルスが印加されると、第
１行の光センサセル３０の信号がエミツタ側に読
出される。続いて、水平シフトレジスタ３９の端
子R1〜R3から順次ハイレベルが出力される。今、
端子R1からハイレベルが出力されたとすると、
第１行第１列の光センサセル３０の信号が垂直ラ
イン３８およびMOSトランジスタ４０を通して
信号線４１に読出され、差動増幅器１０２に入力
する。そして、すでに述べたように暗電流成分が
除去された光情報信号が差動増幅器１０２から出
力される。第１行第１列の光センサセル３０の光
情報信号が出力されると、端子４３にハイレベル
が印加され、出力信号線４１の残留電荷が除去さ
れる。
イン３１に電圧Vrのパルスが印加されると、第
１行の光センサセル３０の信号がエミツタ側に読
出される。続いて、水平シフトレジスタ３９の端
子R1〜R3から順次ハイレベルが出力される。今、
端子R1からハイレベルが出力されたとすると、
第１行第１列の光センサセル３０の信号が垂直ラ
イン３８およびMOSトランジスタ４０を通して
信号線４１に読出され、差動増幅器１０２に入力
する。そして、すでに述べたように暗電流成分が
除去された光情報信号が差動増幅器１０２から出
力される。第１行第１列の光センサセル３０の光
情報信号が出力されると、端子４３にハイレベル
が印加され、出力信号線４１の残留電荷が除去さ
れる。
以上の動作を同行第２列、第３列の光センサセ
ル３０の場合も同様に順次行う。すなわち、ゲー
ト用MOSトランジスタ４０，４０′，４０″を順
次導通状態とし、第１行第１列〜同行第３列まで
の光センサセル３０から順次光情報信号を読出す
とともに、読出す毎に信号線４１をリフレツシユ
する。そして、第１行の光センサセル３０の読出
しが終了すると、端子４９にハイレベルが印加さ
れ、MOSトランジスタ４８，４８′，４８″が導
通状態になつて垂直ライン３８，３８′，３８″が
リフレツシユされる。
ル３０の場合も同様に順次行う。すなわち、ゲー
ト用MOSトランジスタ４０，４０′，４０″を順
次導通状態とし、第１行第１列〜同行第３列まで
の光センサセル３０から順次光情報信号を読出す
とともに、読出す毎に信号線４１をリフレツシユ
する。そして、第１行の光センサセル３０の読出
しが終了すると、端子４９にハイレベルが印加さ
れ、MOSトランジスタ４８，４８′，４８″が導
通状態になつて垂直ライン３８，３８′，３８″が
リフレツシユされる。
このような第１行の動作を、垂直走査回路３２
の端子L2，L3から順次読出し用電圧Vrのパルス
を出力することで、第２行、第３行でも行い、全
ての光センサセル３０の光情報信号をシリアルに
差動増幅器１０２から出力することができる。以
下、同様の動作が繰り返される。
の端子L2，L3から順次読出し用電圧Vrのパルス
を出力することで、第２行、第３行でも行い、全
ての光センサセル３０の光情報信号をシリアルに
差動増幅器１０２から出力することができる。以
下、同様の動作が繰り返される。
なお、本実施態様で示された撮像回路は、第一
および第二実施例におけるセンサ部１０１及び１
０６にも容易に用いることができることは既に述
べた通りである。
および第二実施例におけるセンサ部１０１及び１
０６にも容易に用いることができることは既に述
べた通りである。
また、上記実施例では、センサ部１０１および
１０６の出力信号をアナログ信号のままで処理を
行つたが、勿論デジタル変換し、暗電流成分の除
去をデジタル減算回路により実行してもよい。
１０６の出力信号をアナログ信号のままで処理を
行つたが、勿論デジタル変換し、暗電流成分の除
去をデジタル減算回路により実行してもよい。
以上詳細に説明したように、本発明による光電
変換装置は、簡単な構成で暗電流成分を除去する
ことができ、入射光の強度に比例し、かつSN比
が向上した光情報信号を得ることができるととも
に、非破壊読み出しができ、ベース電位の高速リ
セツトができる。
変換装置は、簡単な構成で暗電流成分を除去する
ことができ、入射光の強度に比例し、かつSN比
が向上した光情報信号を得ることができるととも
に、非破壊読み出しができ、ベース電位の高速リ
セツトができる。
また、遮光した第２の光センサセルから前記暗
電流成分を抽出することで、光センサセルの温度
変化の影響を除去することができる。
電流成分を抽出することで、光センサセルの温度
変化の影響を除去することができる。
第１図は、本発明の光電変換装置に係る先行技
術となる構成例のブロツク図、第２図は、本発明
の第一実施例のブロツク図、第３図は、本発明の
第二実施例のブロツク図、第４図Ａは、特願昭58
−120755号に記載されている光電変換装置の平面
図、第４図Ｂは、その−線断面図、第４図Ｃ
は、その等価回路図、第５図は、第４図における
光センサセルを３×３に配列した場合の撮像装置
の回路図、第６図は、上記撮像装置の動作を説明
するためのタイミング波形図である。 １０１，１０６…センサ部、１０２…差動増幅
器、１０３…電流源、１０４…遮光された第２の
光センサセル、１０５…保持回路、１０７…遮光
された第２のセンサ部。
術となる構成例のブロツク図、第２図は、本発明
の第一実施例のブロツク図、第３図は、本発明の
第二実施例のブロツク図、第４図Ａは、特願昭58
−120755号に記載されている光電変換装置の平面
図、第４図Ｂは、その−線断面図、第４図Ｃ
は、その等価回路図、第５図は、第４図における
光センサセルを３×３に配列した場合の撮像装置
の回路図、第６図は、上記撮像装置の動作を説明
するためのタイミング波形図である。 １０１，１０６…センサ部、１０２…差動増幅
器、１０３…電流源、１０４…遮光された第２の
光センサセル、１０５…保持回路、１０７…遮光
された第２のセンサ部。
Claims (1)
- 【特許請求の範囲】 １ 光エネルギーを受けることにより生成される
キヤリアをベースに蓄積可能なトランジスタの複
数と、 浮遊状態にある前記トランジスタのエミツタに
接続された出力線に信号を読み出した後、該出力
線に読み出された信号を順次走査して読み出す読
出し手段と、 前記トランジスタのエミツタを基準電位に保持
し、ベースに蓄積されたキヤリアを除く為の手段
であつて、前記ベースに前記トランジスタのエミ
ツタ及びコレクタに対して独立的に電位を与え、
前記基準電位に保持された状態の前記エミツタと
前記ベースとの接合を順方向にバイアスするリフ
レツシユ手段と、 を有し、蓄積動作、読出し動作及びリフレツシユ
動作を行う光電変換装置であつて、 前記トランジスタと同じ構造を有し遮光された
素子を前記トランジスタと同一の基板に設け、前
記トランジスタからの信号と前記素子からの信号
との差をとる演算手段を有する光電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273959A JPS61154373A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273959A JPS61154373A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154373A JPS61154373A (ja) | 1986-07-14 |
| JPH0523549B2 true JPH0523549B2 (ja) | 1993-04-05 |
Family
ID=17534955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273959A Granted JPS61154373A (ja) | 1984-12-27 | 1984-12-27 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61154373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227960A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置用リードフレーム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010048140A1 (en) | 1997-04-10 | 2001-12-06 | Inao Toyoda | Photo sensing integrated circuit device and related circuit adjustment |
| JP7196005B2 (ja) * | 2019-04-09 | 2022-12-26 | 富士フイルム株式会社 | 劣化診断装置及び方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839669A (en) * | 1973-07-27 | 1974-10-01 | Tektronix Inc | Dark current temperature compensation via dc restoration circuit |
| JPS55151867A (en) * | 1979-05-16 | 1980-11-26 | Matsushita Electric Ind Co Ltd | Solid state pickup device |
-
1984
- 1984-12-27 JP JP59273959A patent/JPS61154373A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227960A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置用リードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61154373A (ja) | 1986-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260858B1 (en) | Photoelectric conversion apparatus | |
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| US4751559A (en) | Photoelectric conversion device | |
| JP2977060B2 (ja) | 固体撮像装置及びその制御方法 | |
| CA1289242C (en) | Device and method of photoelectrically converting light into electrical signal | |
| US6163023A (en) | Amplified photoelectric transducer amplified solid-state image sensor and method for driving amplified photoelectric transducer | |
| JPH0435106B2 (ja) | ||
| JPH0312510B2 (ja) | ||
| US4589003A (en) | Solid state image sensor comprising photoelectric converting film and reading-out transistor | |
| JP3905139B2 (ja) | 電荷結合素子型イメージセンサ | |
| US5235197A (en) | High photosensitivity and high speed wide dynamic range ccd image sensor | |
| US4712138A (en) | Low-noise apparatus for image pickup and combination of light and electric signals | |
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US12068353B2 (en) | Imaging device | |
| JPS6153765A (ja) | 固体撮像デバイス | |
| US20030107066A1 (en) | Image sensor method and apparatus having addressable pixels and non-destructive readout | |
| JPS61154373A (ja) | 光電変換装置 | |
| JPH084131B2 (ja) | 光電変換装置 | |
| JP2741703B2 (ja) | 光電変換装置 | |
| JP3167150B2 (ja) | 半導体光検出装置 | |
| JP2519208B2 (ja) | カラ−固体撮像装置 | |
| JPH10267752A (ja) | 熱型赤外線センサ | |
| JP2501207B2 (ja) | 光電変換装置 | |
| JPH0542828B2 (ja) | ||
| JPH0562868B2 (ja) |