JPH084131B2

JPH084131B2 - 光電変換装置

Info

Publication number: JPH084131B2
Application number: JP62017150A
Authority: JP
Inventors: 真人篠原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-01-29
Filing date: 1987-01-29
Publication date: 1996-01-17
Anticipated expiration: 2011-01-17
Also published as: JPS63186466A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、光励起により発生したキャリアを蓄積する
方式の光電変換装置に関する。

［従来技術］第６図（Ａ）は、特開昭60−12759号公報〜特開昭60
−12765号公報に記載されている光電変換装置の概略的
断面図、第６図（Ｂ）は、その１個の光電変換セルの等
価回路図である。

両図において、ｎシリコン基板１上に光電変換セルが
形成され配列されており、各光電変換セルはSiO₂、Si₃N
₄、又はポリシリコン等より成る素子分離領域２によっ
て隣接する光電変換セルから電気的に絶縁されている。

各光電変換セルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低い
n^-領域３上にはｐタイプの不純物をドーピングすること
でｐ領域４が形成され、ｐ領域４には不純物拡散技術又
はイオン注入技術等によってn⁺領域５が形成されてい
る。ｐ領域４およびn⁺領域５は、各々バイポーラトラン
ジスタのベースおよびエミッタである。

このように各領域が形成されたn^-領域３上には酸化膜
６が形成され、酸化膜６上に所定の面積を有するキャパ
シタ電極７が形成されている。キャパシタ電極７は酸化
膜６を挟んでｐベース領域４と対向し、キャパシタ電極
７にパルス電圧を印加することで浮遊状態にされたｐベ
ース領域４の電位を制御する。

その他に、n⁺エミッタ領域５に接続されたエミッタ電
極８、基板１の裏面に不純物濃度の高いn⁺領域11、およ
びバイポーラトランジスタのコレクタに電位を与えるた
めのコレクタ電極12がそれぞれ形成されている。

次に、基本的な動作を説明する。まず、バイポーラト
ランジスタのｐベース領域４は負電位の初期状態にある
とする。このｐベース領域４側から光13が入射し、入射
光によって発生した電子・正孔対のうちの正孔がｐベー
ス領域４に蓄積され、蓄積された正孔によってｐベース
領域４の電位が正方向に上昇する（蓄積動作）。

続いて、キャパシタ電極７に読出し用の正電圧パルス
が印加され、蓄積動作時のベース電位変化分に対応した
読出し信号が浮遊状態にしたエミッタ電極８から出力さ
れる（読出し動作）。ただし、ｐベース領域４の蓄積電
荷量はほとんど減少しないために、読出し動作の繰返し
が可能である。

また、ｐベース領域４に蓄積された正孔を除去するに
は、エミッタ電極８を接地し、キャパシタ電極７に正電
圧のリフレッシュパルスを印加する。このパルスを印加
することでｐ領域４はn⁺エミッタ領域５に対して順方向
にバイアスされ、蓄積された正孔が除去される。そし
て、リフレッシュパルスが立下がった時点でｐベース領
域４は初期状態に復帰する（リフレッシュ動作）。以
後、同様に蓄積、読出し、リフレッシュという各動作が
繰り返される。

要するに、ここで提案されている方式は、光入射によ
り発生したキャリアを、ｐベース領域４に蓄積し、その
蓄積電荷量によってエミッタ電極８とコレクタ電極12と
の間に流れる電流をコントロールするものである。した
がって、蓄積されたキャリアを、各セルの増幅機能によ
り増幅してから読出すわけであり、高出力、高感度、さ
らに低雑音を達成できる。

また、光励起によってベースに蓄積されたキャリア
（ここではホール）によりベースに発生する電位Vpは、
Q/Cで与えられる。ここでＱはベースに蓄積されたホー
ルの電荷量、Ｃはベースに接続されている容量である。
この式により明白な様に、高集積化された場合、セル・
サイズの縮小と共にＱもＣも小さくなることになり、光
励起により発生する電位Vpは、ほぼ一定に保たれること
がわかる。したがって、ここで提案されている方式は、
将来の高解像度化に対しても有利なものであると言え
る。

［発明が解決しようとする問題点］しかしながら、上記従来の光電変換装置では、ベース
に蓄積されたキャリアを消滅させるリフレッシュ動作が
エミッタ・ベース間の順方向電流に頼っているために、
短時間のリフレッシュパルスでは、リフレッシュ後のベ
ース電位がリフレッシュ前のベース電位に依存し、この
ことが残像の問題および光電変換特性の非直線性の原因
となっていた。

［問題点を解決するための手段］本発明による光電変換装置は、光励起により発生したキャリアを蓄積する半導体領域
を有する光電変換セルが複数個配列され、かつ、隣接す
る光電変換セルの前記半導体領域を各々主電極領域とし
て絶縁ゲート型トランジスタが構成されており、該絶縁
ゲート型トランジスタのゲートに第１の電位を印加する
ことにより該絶縁ゲート型トランジスタをオンさせて前
記複数の光電変換セルの半導体領域の信号をリセット
し、前記絶縁ゲート型トランジスタのゲート第２の電位
を印加することにより該絶縁ゲート型トランジスタをオ
フさせて前記複数の光電変換セルの半導体領域を分離す
るように制御することを特徴とする。

［作用］上記絶縁ゲート型トランジスタをON状態とすれば、各
セルの半導体領域の電位を蓄積キャリア量に関係なく一
定電位に設定することができる。また、絶縁ゲート型ト
ランジスタをOFF状態とすれば、上記光電変換セルを各
々電気的に分離することができる。

［実施例］以下、本発明の実施例を図面を用いて詳細に説明す
る。

第１図は、本発明による光電変換装置の一実施例の概
略的断面図である。ただし、第６図と同一機能を有する
部分には同一番号を付してある。

同図において、コレクタ領域であるn^-領域３には光電
変換セルのｐベース領域４が一定の間隔で形成されてい
る。各ｐベース領域４にはn⁺エミッタ領域５が形成され
ている。

さらに、酸化膜６を挟んで、各ｐベース領域４および
それぞれ隣接するｐベース領域４間にまたがって電極10
1が形成されている。ｐベース領域４上の電極101は、ｐ
ベース領域４と対向してベース電位を制御するためのキ
ャパシタCoxを構成し、隣接するベース間の電極101は、
その隣接するｐベース領域４を各々ソース・ドレイン領
域とするMOSトランジスタTrのゲート電極となってい
る。本実施例では、キャパシタ電極とMOSトランジスタT
rのゲート電極とが接続された構成となっている。

MOSトランジスタTrは本実施例ではｐチャネル型かつ
ノーマリオフ型であり、電極101の電位が接地電位又は
正電位であればOFF状態である。したがって、隣接セル
間のｐベース領域４は電気的に分離された状態となり、
従来のような素子分離領域を形成する必要がない。それ
だけ素子の微細化に有利となる。

逆に、電極101がしきい値電位Vthを超える負電位であ
ると、MOSトランジスタTrはON状態となり、各セルのｐ
ベース領域４が相互に導通した状態となる。

第２図は、本実施例の部分的な等価回路図である。図
中の破線で囲まれた部分が１個の光電変換セルの等価回
路に相当する。

同図において、上記光電変換セルS₁〜Snがライン状に
配列され結線されている。

各セルの電極101は端子102に共通接続され、端子102
にはパルスφｄが入力する。

また、各セルのMOSトランジスタTrは直列接続された
状態となり、末端セルS₁およびSnのｐベース領域４には
更に一定距離をおいて各々ｐ領域（図示せず。）が形成
され、セルSnの側にはｐチャネル型かつノーマリオフ型
のMOSトランジスタQxが形成されている。

MOSトランジスタQxのゲート電極には電極101と同様の
パルスφｄが入力し、その図示されていないｐ領域は一
定電位Vcに固定されている。また、セルS₁のMOSトラン
ジスタTrの図示されていないｐ領域も一定電位Vcに固定
されている。

したがって、すべてのMOSトランジスタTrおよびQxがO
N状態になることで、各セルのｐベース領域４の電位を
一定電位Vcに設定することができる。また、OFF状態で
あれば、各セルは電気的に分離された状態となる。

各セルのエミッタ電極８はリセット用トランジスタQb
₁〜Qbnを介して接地され、トランジスタQb₁〜Qbnのゲー
ト電極には共通にパルスφｒが入力する。

なお、コレクタ電極12には正電圧Vccが印加されてい
る。

次に、本実施例の動作を説明する。

第３図（Ａ）〜（Ｃ）は、各々本実施例の駆動例を示
すタイミングチャートである。

第３図（Ａ）に示す駆動例について説明する。

同図において、一定電位Vcを接地電位とし、各セルの
ｐベース領域４には蓄積動作によってキャリアが蓄積さ
れているものとする。

まず、パルスφｄが立上がり、各セルの電極101に正
電圧を印加する（期間T₁）。この時、パルスφｒはロー
レベルであるからトランジスタQb₁〜QbnはOFFであり各
セルのエミッタ電極８は浮遊状態にある。また電極101
が正電位であるからMOSトランジスタTrはOFFである。し
たがって、キャパシタCoxを介してｐベース領域４の電
位が上昇し、既に述べた読出し動作が行われる。

次に、パルスφｒをハイレベルにしてトランジスタQb
₁〜QbnをON状態とし、各セルのエミッタ電極８を接地す
る。

続いて、パルスφｄが負電位へ立下がることによっ
て、各セルのMOSトランジスタTrおよびQxがON状態とな
り、すべてのｐベース領域４にわたって導通状態とな
る。これによって、期間T₂においてベース電位は蓄積電
位に関係なく均一に接地電位Vcに設定される。

期間T₂が経過してパルスφｄが接地電位へ立上がる
と、ベース電位は容量分割された電位だけ上昇し正電位
となる。

このために、期間T₃においてｐベース領域４に蓄積さ
れたキャリアが消滅していくが、このリフレッシュ動作
ではベース電位が負電位の初期状態（ベース・エミッタ
間の逆バイアス状態）とはならない。続いて、パルスφ
ｄが正電位に立上がることによってリフレッシュ動作が
行われる。そして期間T₄が経過してパルスφｄが立下が
った時に、ベース電位は負電位の初期状態に復帰する。
以下、蓄積動作が開始され、上記各動作が繰り返され
る。

このように、パルスφｄによってMOSトランジスタTr
をON状態としベース電位を一定電位Vcに設定し、それか
ら期間T₃およびT₄でのリフレッシュ動作を行うために、
リフレッシュ後のベース電位は、リフレッシュ前の電位
に関係なく確実に一定レベルすることができる。

また、期間T₂以外では、各セルのMOSトランジスタTr
はOFF状態であるから、各セルの電気的分離が実現され
ている。すなわち、従来のように素子分離領域を形成す
ることなく、セルの電気的分離を達成でき、セルの微細
化を促進できる。

第３図（Ｂ）に示す駆動例では、Vcを負電圧に固定
し、リフレッシュパルスを印加しない駆動方式を示す。
すなわち、期間T₂においてパルスφｄを負電位にするこ
とで、MOSトランジスタTrを導通させ、ベース電位を負
電位Vcの初期状態に設定する。このためにリフレッシュ
パルスを印加することなく、蓄積動作を開始することが
できる。

第３図（Ｃ）に示す駆動例は、フォトトランジスタ動
作によって出力を得る方式であり、ラインセンサに好適
なものである。

まず、Vcを接地電位に固定しておき、パルスφｄを負
電位にすることでMOSトランジスタTrを導通させ、ベー
ス電位を接地電位とする。そしてパルスφｄが接地電位
に立上がることで、ベース電位は正電位に上昇する。そ
して、パルスφｒによってエミッタ電極８が接地されて
いる間にリフレッシュ動作を行ない、パルスφｒの立下
がりによりエミッタ電極８が浮遊状態にされると同時
に、蓄積および読出し動作が開始される。

第４図は、本発明の第２実施例の概略的回路図であ
る。

本実施例は、第２図に示すラインセンサをｍライン重
ねた構成を有するｍ×ｎエリアセンサである。ただし、
各ラインは第１図に示す構造を有するが、ライン間は通
常の素子分離領域を形成して電気的に分離している。

各ラインにおけるセルの電極101は共通接続され、そ
れぞれスイッチSW₁〜SWmを介して端子102に接続されて
いる。端子102にはパルスφｄが入力する。

スイッチSW₁〜SWmはアナログスイッチであり、その制
御端子は垂直走査回路103の出力端子に接続され、その
出力φv₁〜φvmによってON/OFFが制御される。

各セルのエミッタ電極８は列ごとに垂直ラインL₁〜Ln
に接続されている。垂直ラインL₁〜Lnはリセット用トラ
ンジスタQb₁〜Qbnを介して接地され、トランジスタQb₁
〜Qbnのゲート電極にはパルスφｒが入力する。

また垂直ラインL₁〜Lnは、トランジスタQa₁〜Qanを介
して各々蓄積用キャパシタC₁〜Cnに接続され、更にキャ
パシタC₁〜CnはトランジスタQ₁〜Qnを介して出力ライン
104に接続されている。

トランジスタQa₁〜Qanのゲート電極にはパルスφｔが
共通に入力し、トランジスタQ₁〜Qnのゲート電極には水
平走査回路105からパルスφh₁〜φhnが各々入力する。

出力ライン104はトランジスタQrhを介して接地される
と共に、アンプ106の入力端子に接続されている。トラ
ンジスタQrhのゲート電極にはパルスφrhが入力する。

なお、上記各パルスφは制御部107から供給される。

また、各セルのベース電位を設定するための一定電位
Vcは、本電位Vcは、本実施例では接地電位である。

次に、本実施例の動作を簡単に説明する。

第５図は、本実施例の駆動例を示す部分的なタイミン
グチャートである。ただし、ここでは第３図（Ａ）に示
す駆動方式を使用する。

まず、垂直走査回路103のパルスφv₁のみをハイルベ
ルにしてスイッチSW₁をON状態とする。また、パルスφ
ｔをハイレベルにしてトランジスタQa₁〜QanをON状態と
する。

次に、パルスφｄを期間T₁だけ正電位にすると、スイ
ッチSW₁を通して第１ラインのセルS₁₁〜S₁nの電極101に
正電圧が印加する。これにより第１ラインの読出し動作
が行われ、第１ラインの読出し信号が垂直ラインL₁〜Ln
およびトランジタQa₁〜Qanを通してキャパシタC₁〜Cnに
各々蓄積される。

次に、パルスφｔがローレベルとなりトランジスタQa
₁〜QanがOFF状態となる。そして、水平走査回路105から
パルスφh₁〜φhnが順次出力され、それに従ってキャパ
シタC₁〜Cnに蓄積された読出し信号が順次出力ライン10
4へ取り出され、アンプ106を通して出力信号Voutとして
外部へシリアルに出力される。なお、各読出し信号が出
力されるごとに、パルスφrhが立上がり、トランジスタ
QrhをONとして出力ライン104のキャリアを除去する。

この信号出力動作と並行して、パルスφｒをハイレベ
ルにしてトランジスタQb₁〜QbnをONとし、垂直ラインL₁
〜Lnを接地する。またパルスφｄを期間T₂で負電位とし
て、第１ラインのMOSトランジスタTrをON状態とする。

これによって、既に述べたようにセルS₁₁〜S_1nのｐベ
ース領域４の電位は、接地電位Vcに均一に設定され、更
に期間T₃およびT₄のリフレッシュ動作により初期の負電
位に復帰し、蓄積動作を開始する。

こうして第１ラインの動作が終了すると、パルスφv₁
が立下がり、スイッチSW₁をOFF状態とする。続いて、パ
ルスφｔが立上がりトランジスタQa₁〜QanをON状態とす
る。これによって、キャパシタC₁〜Cnに残留しているキ
ャリアを垂直ラインL₁〜LnおよびトランジスタQa₁〜Qan
を通して除去する。

以下同様の動作をラインごとに行い、第２〜第ｍライ
ンの読出し信号を順次出力する。

本実施例においても、期間T₂において各ラインのセル
のベース電位が一定電位に設定され、その後、期間T₃お
よびT₄においてリフレッシュ動作が行われるために、残
像特性が良好で、光電変換特性の線形性の良い撮像装置
を得ることができる。しかも、ここではライン方向に素
子分離領域を必要としないために、セルの微細化に適
し、高解像度化に容易に対応することができる。

［発明の効果］以上詳細に説明したように本発明による光電変換装置
は、隣接する光電変換セルの半導体領域を各々主電極領
域とした絶縁ゲート型トランジスタを有するために、こ
の絶縁ゲート型トランジスタをON状態とすれば、各セル
の半導体領域の電位を蓄積キャリア量に関係なく容易に
一定電位に設定することができる。このために、残像問
題が解消され、また光電変換特性の線形性が改善され
る。

さらに、絶縁ゲート型トランジスタをOFF状態とすれ
ば、上記光電変換セルを各々電気的に分離することがで
き、従来のような素子分離領域を形成する必要がなく、
製造プロセスが簡略化され、また素子の微細化にも適し
たものとなる。

【図面の簡単な説明】

第１図は、本発明による光電変換装置の一実施例の概略
的断面図、第２図は、本実施例の部分的な等価回路図、第３図（Ａ）〜（Ｃ）は、各々本実施例の駆動例を示す
タイミングチャート、第４図は、本発明の第２実施例の概略的回路図、第５図は、本実施例の駆動例を示す部分的なタイミング
チャート、第６図（Ａ）は、特開昭60−12759号公報〜特開昭60−1
2765号公報に記載されている光電変換装置の概略的断面
図、第６図（Ｂ）は、その１個の光電変換セルの等価回
路図である。１……ｎ型基板３……n^-エピタキシャル層（コレクタ領域）４……ｐベース領域５……n⁺エミッタ領域６……酸化膜７……キャパシタ電極８……エミッタ電極 12……コレクタ電極 101……電極

Claims

【特許請求の範囲】

【請求項１】光励起により発生したキャリアを蓄積する
半導体領域を有する光電変換セルが複数個配列され、か
つ、隣接する光電変換セルの前記半導体領域を各々主電
極領域として絶縁ゲート型トランジスタが構成されてお
り、該絶縁ゲート型トランジスタのゲートに第１の電位
を印加することにより該絶縁ゲート型トランジスタをオ
ンさせて前記複数の光電変換セルの半導体領域の信号を
リセットし、前記絶縁ゲート型トランジスタのゲートに
第２の電位を印加することにより該絶縁ゲート型トラン
ジスタをオフさせて前記複数の光電変換セルの半導体領
域を分離するように制御することを特徴とする光電変換
装置。