JPH052412A - プログラマブル・コントローラにおける制御プログラム実行方式 - Google Patents
プログラマブル・コントローラにおける制御プログラム実行方式Info
- Publication number
- JPH052412A JPH052412A JP3181790A JP18179091A JPH052412A JP H052412 A JPH052412 A JP H052412A JP 3181790 A JP3181790 A JP 3181790A JP 18179091 A JP18179091 A JP 18179091A JP H052412 A JPH052412 A JP H052412A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- execution
- cycle
- control program
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】ＰＣのスキャン処理実行周期の定周期性を確保
する。 【構成】優先順位毎に予め設定されたスキャン周期を持
つ第一の起動手段の他に、スキャン周期毎に当該優先順
位の実行状態を保持する手段と、定周期で動作する複数
の制御プログラムに共通の第二の起動手段とを備え、前
記第一の起動手段から起動指令を受けたとき当該制御プ
ログラムの実行が未完のときは、そのプログラムの起動
指令を第一の起動手段から受信せず、第二の起動手段か
ら受信する。
する。 【構成】優先順位毎に予め設定されたスキャン周期を持
つ第一の起動手段の他に、スキャン周期毎に当該優先順
位の実行状態を保持する手段と、定周期で動作する複数
の制御プログラムに共通の第二の起動手段とを備え、前
記第一の起動手段から起動指令を受けたとき当該制御プ
ログラムの実行が未完のときは、そのプログラムの起動
指令を第一の起動手段から受信せず、第二の起動手段か
ら受信する。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブル・コン
トローラにおける制御プログラム実行方式に関する。
トローラにおける制御プログラム実行方式に関する。
【０００２】
【従来の技術】近年、産業用設備の制御システムにおい
て、システムの高速化、高性能化が進み、プログラマブ
ル・コントローラ（以下、ＰＣと呼ぶ）の制御内容も複
雑化してきたため、ＰＣによる制御内容は、それぞれの
制御対象に対する応答時間毎に分割して実行されてい
る。ＰＣによる動作は、外部からの入力データを入力部
を通して取り込み、データ・メモリに記憶し、制御プロ
グラムに従って各種演算処理を行い、演算処理終了後、
データ・メモリに置かれた内容で外部に出力すべきデー
タを出力部を通して外部に出力する。以上の動作シーケ
ンスを１スキャンと呼び、応答時間毎に分割された制御
プログラムは、それぞれ独立に予め定められたスキャン
周期で繰り返し実行される。
て、システムの高速化、高性能化が進み、プログラマブ
ル・コントローラ（以下、ＰＣと呼ぶ）の制御内容も複
雑化してきたため、ＰＣによる制御内容は、それぞれの
制御対象に対する応答時間毎に分割して実行されてい
る。ＰＣによる動作は、外部からの入力データを入力部
を通して取り込み、データ・メモリに記憶し、制御プロ
グラムに従って各種演算処理を行い、演算処理終了後、
データ・メモリに置かれた内容で外部に出力すべきデー
タを出力部を通して外部に出力する。以上の動作シーケ
ンスを１スキャンと呼び、応答時間毎に分割された制御
プログラムは、それぞれ独立に予め定められたスキャン
周期で繰り返し実行される。
【０００３】各スキャンは、ＰＣ内部の制御機構によ
り、ＰＣ内部の中央処理装置（以下、ＣＰＵと呼ぶ）に
対する割り込みによって駆動され、その優先順位は、よ
り高速な応答を必要とするものほど高く設定されてい
る。従って、優先順位が上位のスキャン（以下、上位ス
キャンと呼ぶ）はそれより優先順位が下位のスキャン
（以下、下位スキャンと呼ぶ）に割り込んで実行され
る。当然のことながら下位スキャンは上位スキャンの実
行中には割り込めず待機状態となる。一般的に各スキャ
ンに予め設定されたスキャン周期は、そのスキャン処理
実行時間より長く設定される。しかし、制御対象の一時
的な変動や外部入出力機器の故障などにより、各スキャ
ンの処理実行時間が予め設定されたスキャン周期を超過
してしまうことがある。このような場合、各スキャンは
前述したごとくＣＰＵへの割り込み要求によって起動さ
れることから、同一優先順位をもつスキャンの割り込み
要求が発生しても、当然ながらその優先順位をもつスキ
ャンの処理が終了するまでは受け付けられない。
り、ＰＣ内部の中央処理装置（以下、ＣＰＵと呼ぶ）に
対する割り込みによって駆動され、その優先順位は、よ
り高速な応答を必要とするものほど高く設定されてい
る。従って、優先順位が上位のスキャン（以下、上位ス
キャンと呼ぶ）はそれより優先順位が下位のスキャン
（以下、下位スキャンと呼ぶ）に割り込んで実行され
る。当然のことながら下位スキャンは上位スキャンの実
行中には割り込めず待機状態となる。一般的に各スキャ
ンに予め設定されたスキャン周期は、そのスキャン処理
実行時間より長く設定される。しかし、制御対象の一時
的な変動や外部入出力機器の故障などにより、各スキャ
ンの処理実行時間が予め設定されたスキャン周期を超過
してしまうことがある。このような場合、各スキャンは
前述したごとくＣＰＵへの割り込み要求によって起動さ
れることから、同一優先順位をもつスキャンの割り込み
要求が発生しても、当然ながらその優先順位をもつスキ
ャンの処理が終了するまでは受け付けられない。
【０００４】
【発明が解決しようとする課題】このように同一優先順
位をもつスキャン処理を実行中に発生した割り込み要求
は無視されることになり、次の起動要求の割り込み発生
まで実行が停滞することになる（図４）。そのため、Ｐ
Ｃを用いたモータ制御における直線加速指令やＰＩ制御
など、時間要素を含んだ演算処理においては、安定した
制御性能を得ることができず、さらに、外部入出力機器
に対しての応答周期のバラツキも大きくなるなどの欠点
がある。また、予め定められたスキャン周期を超過した
場合、定周期性を確保するための手段として、各スキャ
ン処理の実行終了時に当該スキャンの起動要求が発生し
ていれば、直ちに当該スキャンを始動する方式を用いて
いるＰＣもあるが、この場合上位スキャンで連続してス
キャン周期の超過が起こると下位スキャンの実行渋滞が
発生してしまうという欠点がある。そこで本発明の解決
すべき課題は、このような従来技術の欠点を解消し、Ｐ
Ｃのスキャン周期の定周期性を確保する制御プログラム
の実行方式を提供することである。
位をもつスキャン処理を実行中に発生した割り込み要求
は無視されることになり、次の起動要求の割り込み発生
まで実行が停滞することになる（図４）。そのため、Ｐ
Ｃを用いたモータ制御における直線加速指令やＰＩ制御
など、時間要素を含んだ演算処理においては、安定した
制御性能を得ることができず、さらに、外部入出力機器
に対しての応答周期のバラツキも大きくなるなどの欠点
がある。また、予め定められたスキャン周期を超過した
場合、定周期性を確保するための手段として、各スキャ
ン処理の実行終了時に当該スキャンの起動要求が発生し
ていれば、直ちに当該スキャンを始動する方式を用いて
いるＰＣもあるが、この場合上位スキャンで連続してス
キャン周期の超過が起こると下位スキャンの実行渋滞が
発生してしまうという欠点がある。そこで本発明の解決
すべき課題は、このような従来技術の欠点を解消し、Ｐ
Ｃのスキャン周期の定周期性を確保する制御プログラム
の実行方式を提供することである。
【０００５】
【課題を解決するための手段】この課題を解決するため
に、本発明のプログラマブル・コントローラにおける制
御プログラムの実行方式は、外部の信号を取り込むため
の入力部と、外部へ信号を出力するための出力部と、デ
ータ・メモリ部と、制御プログラムを記憶しているプロ
グラム・メモリ部と、各々が予め設定された優先順位を
持ち、前記優先順位毎に予め設定されたスキャン周期を
持つ第一の起動手段により制御される複数の制御プログ
ラムを実行する演算部とを有するプログラマグル・コン
トローラにおいて、前記スキャン周期毎に当該優先順位
の実行状態を保持する手段と、定周期で動作する複数の
制御プログラムに共通の第二の起動手段とを備え、前記
第一の起動手段から起動指令を受けたとき当該制御プロ
グラムの実行が未完のときは、そのプログラムの起動指
令を第一の起動手段から受信せず、第二の起動手段から
受信するようにしたものである。
に、本発明のプログラマブル・コントローラにおける制
御プログラムの実行方式は、外部の信号を取り込むため
の入力部と、外部へ信号を出力するための出力部と、デ
ータ・メモリ部と、制御プログラムを記憶しているプロ
グラム・メモリ部と、各々が予め設定された優先順位を
持ち、前記優先順位毎に予め設定されたスキャン周期を
持つ第一の起動手段により制御される複数の制御プログ
ラムを実行する演算部とを有するプログラマグル・コン
トローラにおいて、前記スキャン周期毎に当該優先順位
の実行状態を保持する手段と、定周期で動作する複数の
制御プログラムに共通の第二の起動手段とを備え、前記
第一の起動手段から起動指令を受けたとき当該制御プロ
グラムの実行が未完のときは、そのプログラムの起動指
令を第一の起動手段から受信せず、第二の起動手段から
受信するようにしたものである。
【０００６】
【作用】このような手段を用いることにより、ＰＣのス
キャン処理実行の定周期性が確保され、時間要素を含む
演算処理において安定した制御性能を得ることができ
る。
キャン処理実行の定周期性が確保され、時間要素を含む
演算処理において安定した制御性能を得ることができ
る。
【０００７】
【実施例】以下、本発明の実施例について図を参照して
説明する。図１は、優先順位の実行状態を保持する手段
の動作について説明したフローチャートである。予め定
められた各スキャン周期毎に割り込みが発生したときに
処理が行われ、まず、現在実行中のスキャン処理は同一
優先順位か否かを調べる（ステップ1a）。同一優先順位
のスキャン処理で実行していれば各スキャン状態フラグ
にスキャン超過フラグをセットして（ステップ1b）終了
する。同一優先順位のスキャン処理を実行中でなけれ
ば、現在実行中のスキャン処理の優先順位は自分より高
いか否かを調べ（ステップ1c）、高ければスキャン処理
起動要求フラグをセットする（ステップ1d）。低ければ
当該スキャン処理の実行を開始する（ステップ1e）。ス
キャン処理起動要求フラグは、上位スキャン処理終了し
て下位スキャン処理に移行するときに用いられる。
説明する。図１は、優先順位の実行状態を保持する手段
の動作について説明したフローチャートである。予め定
められた各スキャン周期毎に割り込みが発生したときに
処理が行われ、まず、現在実行中のスキャン処理は同一
優先順位か否かを調べる（ステップ1a）。同一優先順位
のスキャン処理で実行していれば各スキャン状態フラグ
にスキャン超過フラグをセットして（ステップ1b）終了
する。同一優先順位のスキャン処理を実行中でなけれ
ば、現在実行中のスキャン処理の優先順位は自分より高
いか否かを調べ（ステップ1c）、高ければスキャン処理
起動要求フラグをセットする（ステップ1d）。低ければ
当該スキャン処理の実行を開始する（ステップ1e）。ス
キャン処理起動要求フラグは、上位スキャン処理終了し
て下位スキャン処理に移行するときに用いられる。
【０００８】次に、優先順位実行状態保持手段で当該ス
キャン処理起動要求時にセットされたスキャン状態フラ
グを定周期で起動指令を発生する第二の起動手段の動作
を図２のフローチャートで説明する。定周期の時間設定
は、各優先順位に予め設定されたスキャン周期よりも十
分短い値とすることが、各スキャンの定周期性を確保す
ることから望ましい。また、時間設定はシステム的に固
定とすることも可変とすることも可能である。まず、上
位スキャン状態フラグがスキャン超過であるか調べ（ス
テップ2a）上位スキャン処理が上位スキャン周期を超過
していれば、現在のスキャン処理は上位スキャン処理か
を調べ（ステップ2b）上位スキャン処理を実行中であれ
ば、引続き処理を継続するため第二の起動手段の動作を
終了する。上位スキャン処理が上位スキャン周期を超過
して、かつ、現在実行中の処理が上位スキャン処理でな
ければ、上位スキャン状態フラグをリセットして（ステ
ップ2c）直ちに上位スキャン処理の起動に移る（ステッ
プ2d）。上位スキャン状態フラグを調べ、上位スキャン
処理がそのスキャン周期を超過していなければ、下位ス
キャン状態フラグが、スキャン超過であるか調べる（ス
テップ2e）。下位スキャン処理がそのスキャン周期を超
過していれば、現在実行中の処理は、上位スキャン処理
かを調べ（ステップ2f）上位スキャン処理実行中であれ
ば、第二の起動手段の動作は終了する。すなわち、優先
順位の低い下位スキャン処理は、次の定周期割り込み
で、第二の起動手段が起動要求信号を発生するまで待つ
ことになる。現在実行中の処理が上位スキャンでなけれ
ば、下位スキャン処理実行中であるか調べ（ステップ2
g）、下位スキャン処理を実行中であれば第二の起動手
段の動作は終了する。現在実行中の処理が下位スキャン
処理でなければ、下位スキャン状態フラグをリセットし
（ステップ2h）、直ちに下位スキャン処理の起動に移
る。（ステップ2i）。上位スキャン状態フラグと下位ス
キャン状態フラグが共に、スキャン周期の超過がセット
されていなければ、第二の起動手段の動作は終了する。
キャン処理起動要求時にセットされたスキャン状態フラ
グを定周期で起動指令を発生する第二の起動手段の動作
を図２のフローチャートで説明する。定周期の時間設定
は、各優先順位に予め設定されたスキャン周期よりも十
分短い値とすることが、各スキャンの定周期性を確保す
ることから望ましい。また、時間設定はシステム的に固
定とすることも可変とすることも可能である。まず、上
位スキャン状態フラグがスキャン超過であるか調べ（ス
テップ2a）上位スキャン処理が上位スキャン周期を超過
していれば、現在のスキャン処理は上位スキャン処理か
を調べ（ステップ2b）上位スキャン処理を実行中であれ
ば、引続き処理を継続するため第二の起動手段の動作を
終了する。上位スキャン処理が上位スキャン周期を超過
して、かつ、現在実行中の処理が上位スキャン処理でな
ければ、上位スキャン状態フラグをリセットして（ステ
ップ2c）直ちに上位スキャン処理の起動に移る（ステッ
プ2d）。上位スキャン状態フラグを調べ、上位スキャン
処理がそのスキャン周期を超過していなければ、下位ス
キャン状態フラグが、スキャン超過であるか調べる（ス
テップ2e）。下位スキャン処理がそのスキャン周期を超
過していれば、現在実行中の処理は、上位スキャン処理
かを調べ（ステップ2f）上位スキャン処理実行中であれ
ば、第二の起動手段の動作は終了する。すなわち、優先
順位の低い下位スキャン処理は、次の定周期割り込み
で、第二の起動手段が起動要求信号を発生するまで待つ
ことになる。現在実行中の処理が上位スキャンでなけれ
ば、下位スキャン処理実行中であるか調べ（ステップ2
g）、下位スキャン処理を実行中であれば第二の起動手
段の動作は終了する。現在実行中の処理が下位スキャン
処理でなければ、下位スキャン状態フラグをリセットし
（ステップ2h）、直ちに下位スキャン処理の起動に移
る。（ステップ2i）。上位スキャン状態フラグと下位ス
キャン状態フラグが共に、スキャン周期の超過がセット
されていなければ、第二の起動手段の動作は終了する。
【０００９】図３は、本発明の実施例に基づいたスキャ
ン処理の動作タイム・チャートの１例を示している。予
め定められた実行周期で上位スキャン処理起動要求の割
り込みが発生すると、その時点で発生した要求の受付が
可能かどうか、前述の優先順位の実行状態を保持する動
作フローチャートのステップ1a、ステップ1cで調べ、実
行可能であるため、直ちに上位スキャン処理の実行に移
る（3a）。上位スキャン処理実行中に、再度当該上位ス
キャン処理起動要求の割り込みが発生すると（3b）、前
述ステップ1aのごとく上位スキャン状態フラグにスキャ
ン超過をセットし、そのまま当該上位スキャン処理を継
続する。その後、上位スキャン処理の実行が終了し、下
位スキャン処理に実行が遷移したのち、定周期信号によ
る割り込みが発生し、第二の起動手段が動作すると、前
述の第二の起動手段の動作フローチャートのステップ2
a，で上位スキャン状態フラグにスキャン超過がセット
されているため、以下、ステップ2b，2c，2dと進み、直
ちに下位スキャンの実行を中断し、上位スキャンの実行
に移る（3c）。
ン処理の動作タイム・チャートの１例を示している。予
め定められた実行周期で上位スキャン処理起動要求の割
り込みが発生すると、その時点で発生した要求の受付が
可能かどうか、前述の優先順位の実行状態を保持する動
作フローチャートのステップ1a、ステップ1cで調べ、実
行可能であるため、直ちに上位スキャン処理の実行に移
る（3a）。上位スキャン処理実行中に、再度当該上位ス
キャン処理起動要求の割り込みが発生すると（3b）、前
述ステップ1aのごとく上位スキャン状態フラグにスキャ
ン超過をセットし、そのまま当該上位スキャン処理を継
続する。その後、上位スキャン処理の実行が終了し、下
位スキャン処理に実行が遷移したのち、定周期信号によ
る割り込みが発生し、第二の起動手段が動作すると、前
述の第二の起動手段の動作フローチャートのステップ2
a，で上位スキャン状態フラグにスキャン超過がセット
されているため、以下、ステップ2b，2c，2dと進み、直
ちに下位スキャンの実行を中断し、上位スキャンの実行
に移る（3c）。
【００１０】
【発明の効果】以上述べたように、本発明によれば、各
スキャン処理実行時間の超過による周期の乱れを最小限
におさえ、ＰＣのスキャン動作において定周期性を確保
することができ、ＰＣのあらゆる応用分野において安定
した制御性能が得られる。
スキャン処理実行時間の超過による周期の乱れを最小限
におさえ、ＰＣのスキャン動作において定周期性を確保
することができ、ＰＣのあらゆる応用分野において安定
した制御性能が得られる。
【図１】本発明の優先順位の実行状態を保持する手段の
動作フローチャート
動作フローチャート
【図２】第２の起動手段の動作フローチャート
【図３】本発明の実施例に基づいたスキャン処理実行の
タイム・チャート
タイム・チャート
【図４】従来技術のスキャン処理実行のタイム・チャー
ト
ト
Claims (1)
- 【特許請求の範囲】 【請求項１】 外部の信号を取り込むための入力部と、
外部へ信号を出力するための出力部と、データ・メモリ
部と、制御プログラムを記憶しているプログラム・メモ
リ部と、各々が予め設定された優先順位を持ち、前記優
先順位毎に予め設定されたスキャン周期を持つ第一の起
動手段により制御される複数の制御プログラムを実行す
る演算部とを有するプログラマグル・コントローラにお
いて、前記スキャン周期毎に当該優先順位の実行状態を
保持する手段と、定周期で動作する複数の制御プログラ
ムに共通の第二の起動手段とを備え、前記第一の起動手
段から起動指令を受けたとき当該制御プログラムの実行
が未完のときは、そのプログラムの起動指令を第一の起
動手段から受信せず、第二の起動手段から受信するよう
にしたことを特徴とするプログラマブル・コントローラ
における制御プログラム実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03181790A JP3085318B2 (ja) | 1991-06-25 | 1991-06-25 | プログラマブル・コントローラにおける制御プログラム実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03181790A JP3085318B2 (ja) | 1991-06-25 | 1991-06-25 | プログラマブル・コントローラにおける制御プログラム実行方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH052412A true JPH052412A (ja) | 1993-01-08 |
| JP3085318B2 JP3085318B2 (ja) | 2000-09-04 |
Family
ID=16106919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03181790A Expired - Fee Related JP3085318B2 (ja) | 1991-06-25 | 1991-06-25 | プログラマブル・コントローラにおける制御プログラム実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3085318B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018063691A (ja) * | 2016-10-14 | 2018-04-19 | エルエス産電株式会社Lsis Co., Ltd. | パルス信号認識装置 |
-
1991
- 1991-06-25 JP JP03181790A patent/JP3085318B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018063691A (ja) * | 2016-10-14 | 2018-04-19 | エルエス産電株式会社Lsis Co., Ltd. | パルス信号認識装置 |
| US10110236B2 (en) | 2016-10-14 | 2018-10-23 | Lsis Co., Ltd. | Apparatus for recognizing pulse signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3085318B2 (ja) | 2000-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970016979A (ko) | 다중 처리 시스템에서 타스크의 큐잉 시스템 및 방법 | |
| JP2009163658A (ja) | 入出力制御装置およびそのファームウェア更新方法 | |
| JP2001265412A (ja) | プログラマブルコントローラ | |
| JPH052412A (ja) | プログラマブル・コントローラにおける制御プログラム実行方式 | |
| JP3371349B2 (ja) | 制御処理装置 | |
| US20100180279A1 (en) | Field control device and field control method | |
| JP2636722B2 (ja) | マルチタスク実行管理方式 | |
| JP2656325B2 (ja) | 入出力制御方式 | |
| EP0738969B1 (en) | System starter unit and method | |
| JPH06259115A (ja) | プログラマブルコントローラ | |
| JP2901714B2 (ja) | プログラマブルコントローラ | |
| JP2665520B2 (ja) | プログラマブルコントローラ | |
| JPH0744276A (ja) | 情報処理装置 | |
| JPH04257954A (ja) | タイムアウト監視処理装置 | |
| JPH0934514A (ja) | プログラマブルコントローラのマルチタスク制御方式およびマルチタスク式プログラマブルコントローラ | |
| JPH0364885B2 (ja) | ||
| JPH01119804A (ja) | プログラマブルコントローラのスキャンタイム一定化方式 | |
| JPH05197593A (ja) | アプリケーションプログラムのループ／ストール監視装置 | |
| JPH1195825A (ja) | 数値制御プログラムの実行方法 | |
| JPH0553997A (ja) | マイクロコンピユータ | |
| JPH11184711A (ja) | 割込み処理システム及び割込み処理装置及び割込み処理記録媒体 | |
| JPH1124944A (ja) | プロセス同期方法 | |
| JPH04305755A (ja) | コンピュータシステムのバッチ処理方式 | |
| JPS61204704A (ja) | シ−ケンス制御及びサ−ボ制御に適したコンピユ−タシステム | |
| JPS6065350A (ja) | Ｃｐｕの実効実行速度調節方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |