JPH05243178A - 半導体集積回路用相互接続体形成方法 - Google Patents

半導体集積回路用相互接続体形成方法

Info

Publication number
JPH05243178A
JPH05243178A JP4289328A JP28932892A JPH05243178A JP H05243178 A JPH05243178 A JP H05243178A JP 4289328 A JP4289328 A JP 4289328A JP 28932892 A JP28932892 A JP 28932892A JP H05243178 A JPH05243178 A JP H05243178A
Authority
JP
Japan
Prior art keywords
titanium
interconnect
tungsten
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4289328A
Other languages
English (en)
Inventor
Jung Lin
ジュン・リン
John E Turner
ジョン・イー・ターナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05243178A publication Critical patent/JPH05243178A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698Local interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】酸化に関して安定で、表面抵抗が低く、再現性
があり、処理工程のパラメタによって決定的に左右され
ず、新たなツールや技術を必要としない相互接続体の形
成方法に関する。 【構成】酸化に対するチタン・タングステン(34)の
固有の不安定さは、高温度で、窒素を含む(NH3 )雰
囲気に相互接続体を露出することを含む窒化プロセスに
より解消される。特に、そのプロセスは急速アニールで
ある。相互接続体(38)が形成され、その後、物質の
抵抗率に悪影響を与える相互接続体内部での酸化を起こ
すことなしに、高温度で絶縁層(42)が形成される。
窒化処理によって、相互接続体の抵抗率に不利な影響を
及ぼすことなく図6に示す誘電層42を被着することが
可能となる。さらに、従来のチタン・タングステン層も
シリコンとアルミニウムとの相互拡散の障壁として機能
すると共に、拡散抑止特性はより向上される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般に半導体集積回路の
相互接続体を提供する方法に関し、特に半導体集積回路
の素子領域に相互接続体を提供する方法に関する。
【0002】
【従来技術とその問題点】集積回路製造の基本は、回路
内部における電気信号のやり取り、並びに外部回路との
電気信号のやり取りを可能にするためのメタライゼーシ
ョン層の形成にある。「チップレベル」相互接続体は、
例えばソース、ドレイン、ゲート、ベース、エミッタま
たはコレクタ等のデバイス電極を電気的に接続するため
のメタライゼーション層よりなる。「実装(パケージン
グ)」相互接続体は、チップレベル相互接続体と入出力
リードとの間の電気的接続を確保するためのメタライゼ
ーション層である。
【0003】概して言うと、チップレベルでも実装レベ
ルでも、相互接続体層としては、アルミニウムメタライ
ゼーションが広く用いられている。アルミニウムは、真
空蒸着し易く、かつ高い導電率を有する。また、種々の
性能関連の理由から、アルミニウム合金が選択されるこ
ともある。特に、実装相互接続体の分野においては、こ
れらのメタライゼーション層の被着及びパターニング
(描画)のための技術が十分に開発されている。
【0004】回路密度(集積密度)が増大するにつれ
て、デバイス電極のコンタクト面積は回路密度及び性能
に対する制限要素の1つとなる。局部相互接続体は、コ
ンタクトホールを形成する必要なく、局部のポリシリコ
ンゲートとソース/ドレイン領域とを接続すると共に、
デバイス内のソース/ドレイン領域を接続することによ
って回路密度を増大させるチップレベル相互接続体であ
る。コンタクトホールの必要性がないため、この局部相
互接続体では、寄生キャパシタンスが減少し、回路性能
が向上する。この局部相互接続体は半導体集積回路チッ
プ技術を改良するものではあるが、プロセスが複雑なこ
とと制御の困難さのために、これまでこの局部相互接続
体の利用は限られて来た。ダグラス(Douglas)
の米国特許第4,957,590号には、局部相互接続
体を形成する方法がいくつか開示されている。この方法
は、局部相互接続体材料としてケイ化物を使用するもの
である。それによれば、サブストレート上にチタン層を
被着した後、チタンがその下層のシリコン及びポリシリ
コンと直接反応してケイ化チタンを形成する前に、チタ
ン金属上にアモルファスシリコンの薄層をパターニング
して、相互接続すべき2つの電極領域を分離している二
酸化ケイ素領域の上面に拡がる相互接続体を画定するよ
うになっている。このパターニングされたアモルファス
シリコン層は、チタンとシリコンとの反応と同時に、二
酸化ケイ素領域を横断してケイ化物を形成する。この方
法における一つの困難は、局部相互接続体を画定するの
に追加のシリコン層を被着しパターニングする必要があ
るということである。もう一つの困難は、ケイ化チタン
は、リンや砒素のような通常の半導体ドーパントに対す
る拡散バリヤとしての性質が乏しいということである。
このように、ケイ化物を用いてn形領域をp形領域に接
続する場合、以後の処理は、そのケイ化物相互接続体を
通して起こる可能性のあるカウンタードーピングを最小
限に抑えるために、全て比較的低い温度で行わなければ
ならない。
【0005】上記のダグラス特許によれば、窒化チタン
は局部相互接続体を形成するのに好適な材料ではある
が、窒化チタンをプラズマエッチングする際に普通のフ
ッ素ベースの化学薬品を用いると、サブミクロン級の微
細な形状寸法を達成するには選択性が不十分である。ま
た、このダグラス特許には、四フッ化炭素(CF4 )は
ケイ化チタンの2倍の速度で窒化チタンをエッチングす
る一方、酸化ケイ素及びフォトレジストを窒化チタンよ
り速い割合でエッチングすると述べられている。さら
に、ダグラス特許には、選択性を高めるためにプラズマ
エッチング剤として塩素含有剤を用いることが記載され
ている。しかしながら、窒化チタンは被着し難いため、
やはりサブミクロン級の微細な形状、寸法を達成するこ
とは困難である。
【0006】チタン・タングステン合金は局部的相互接
続体を製造する可能性があるもう一つの材料である。し
かし、チタン・タングステンは酸化に関して不安定であ
る。局部的相互接続部の形成の後には、800℃の温度
での珪化燐ガラス層の形成のような不可避的に高温を必
要とする製造段階が続く。チタン・タングステンが生
来、酸化に関して不安定であることにより、チタン・タ
ングステン薄膜に反応が生じて、酸化チタンと酸化タン
グステンが形成される。酸化によって薄膜の抵抗率に影
響するので、集積回路の性能に悪影響が及ぶ。
【0007】
【発明の目的】本発明の目的は、形成された相互接続体
が酸化に関して安定しており、表面抵抗が低く、再現性
があると共に、処理工程のパラメタによって決定的に左
右されず、新たなツールや技術を必要としない相互接続
体、特に半導体ウェーハの露出領域と接触する相互接続
体を形成する方法を提供することである。本発明の別の
目的は拡散を抑止する特性が増強された前記の相互接続
体を形成する方法を提供することである。
【0008】
【発明の概要】上記の目的は相互接続体が酸化と拡散に
よる影響を受け難くするために反応性が高いチタン材料
のダングリング・ボンド(dangling bond)が固定化され
たチタン・タングステン薄膜である相互接続体を提供す
る方法によって達成される。チタン・タングステンの表
面をアンモニア(NH3 )を含む加熱した大気に晒すこ
とによってほぼ均質で再現性がある窒素の原子濃度が得
られる。
【0009】好ましい実施例では、半導体ウェーハのド
ーピング領域はチタンのような耐火金属と反応して珪化
物を形成する。トーピングされた領域は電界効果トラン
ジスタ又は双極トランジスタの電極領域である。チタン
・タングステンの薄膜は半導体ウェーハ上にスパッタ溶
着され、その後、チタン・タングステンがパターン形成
されて相互接続体が形成される。次にウェーハは加熱さ
れ、上表面では窒素の濃度が比較的高く、上表面の下で
はほぼ均一な濃度をもたらすような期間と温度で、アン
モニアを含む大気に晒される。チタン・タングステンを
窒化するには急速アニールを利用することができる。
【0010】好ましい実施例では、局部的相互接続体が
形成される。チタン−タングステン層の溶着、パターン
形成及び窒化の段階は処理の要因に左右されにくい。す
なわち、この方法は温度やその他の処理パラメタによっ
て決定的に左右されることがない。更に、窒化されたチ
タン・タングステン層の表面抵抗は低い。NH3 中で7
00℃でチタン・タングステンを急速アニールする場
合、表面抵抗は焼く10オーム/平方である。より重要
な点は、この窒化によって、上昇した温度での酸化状況
でも安定した局部的相互接続体が得られることである。
【0011】集積回路チップの金属化層に窒素を誘導す
る従来の方法は、金属のスパッタ溶着中に窒素
(N2 )を雰囲気中に送り、且つ溶着の後に金属をN
2 でバックスパッタするものである。これらの方法のう
ちの第1の方法は5層金属アセンブリを開示しているシ
ャルマ氏他の米国特許明細書第4,927,505 号に記載され
ている。5つの金属化層の一つはN2 とアルゴン中でチ
タン・タングステンをスパッタすることによって形成さ
れるチタン・タングステン窒化物(TiWN)である。
コー氏他の米国特許明細書第4,847,111 号はタングステ
ンの層を化学蒸着し、その後タングステンがプラズマ窒
化されて、窒化タングステン層が形成される方法を教示
している。窒化されたチタン・タングステンを形成する
ためにNH3 を使用した本発明によって、より均一で再
現性がある層を達成可能であるものと確信する。
【0012】別の実施例では、NH3 を使用したチタン
・タングステンの窒化を拡散障壁を設けるために利用す
ることができる。素子のソース及びドレン領域は、nド
ーピング又はpドーピングされたシリコン・ウェーハ領
域と、アルミニウム又はアルミニウム合金の金属化層と
の間でキャリヤが自由に流れることを必要とする。しか
し、金属化層と下層のシリコンとが直接接触するとシリ
コンがアルミニウム内に電気泳動し、また不都合な接合
部のスパイキングが生ずる。従って、アルミニウム層の
反対側にチタン・タングステンの薄層を使用することが
公知である。頂部のチタン・タングステン層は電気泳動
と隆起部の形成を最小限にすると共に、写真リトグラフ
工程用の反射防止表面を形成する機能を果たす。アルミ
ニウムは処理段階の有効範囲 (step coverage)が小さい
ので、底部のチタン・タングステン層が金属化層の処理
段階の有効範囲を広げるために利用されると共に、アル
ミニウムとシリコンの相互拡散を最小限にするための障
壁層として機能する。本発明を利用することによって生
ずる窒化されたチタン・アルミニウム層によって層の障
壁としての金属特性が向上する。シャルマ氏他の層と比
較して、窒化されたチタン・タングステン層はシリコン
・ウェーハと接触する際により優れた特性を備えてい
る。
【0013】本発明に従って処理された窒化チタン・タ
ングステン相互接続部の第3の用途はチュー氏による米
国特許明細書第4,994,402 号に記載されている、ソース
/ドレン領域から中間のポリシリコン・パッドへの“ス
トラップ”である。チュー氏はゲート、ソース、及びド
レイン電極領域を含む全ての接点用に単一レベルの金属
化層を使用できるように中間のポリシリコン・パッドを
使用する方法を教示している。チュー氏の発明を実現す
る際の技術上の挑戦はソース/ドレン領域とポリシリコ
ン・パッドとの間に安定した等角の“ストラッピング”
材料を使用することである。窒化されたチタン・タング
ステンは、酸化に対する安定性が優れているのて、チュ
ー氏のチタン材料よりも優れている。更に、誘電蒸着と
接点のエッチングの後に、窒化されたチタン・タングス
テンを選択的な、又はタングステンのブランケット蒸着
で開口部を満たすための核形成位置として利用できる。
【0014】
【実施例】図1において、半導体サブストレート10は
ソース領域12、ドレイン領域14及びゲート領域16
を有する。本発明は、CMOSデバイスについて使用す
るものとして説明するが、バイポーラデバイスなど、他
の集積回路デバイスについて使用することも可能であ
る。本願において、「電極領域」は、集積回路内のソー
ス、ドレイン、ゲート、エミッタ、ベース及びコレクタ
を含むものとする。ソース、ドレイン及びゲート領域1
2〜16はトランジスタ18を形成する。ソース及びド
レイン領域は、半導体サブストレート10の拡散エリア
よりなる。典型的には、サブストレートはシリコンであ
る。トランジスタ18は、フィールド酸化物領域20及
び22によって画定される島部中に形成される。
【0015】ポリシリコンのゲート領域16はパターニ
ングされたゲート酸化物層24の上に配置されている。
パターニングされたゲート酸化物層24は、一方のフィ
ールド酸化物領域22を部分的に覆うことよってフィー
ルド酸化物領域をポリシリコン層26に対して離間して
いる。通常、ポリシリコン層26は、ポリシリコンゲー
ト領域16と同時に被着、パターニングされる。ポリシ
リコン層26は、もう一つのトランジスタのゲート領域
に隣接している。フィールド酸化物領域22は誘電材料
であるため、ポリシリコン層26の下方のゲート酸化物
層24の部分は重要ではない。
【0016】ゲート領域16及びポリシリコン層26の
両側の酸化物側壁スペーサ28及び30は、自己整合性
ケイ化物形成プロセス中に「ブリッジング」が行われな
いようにポリシリコン層16及び26の側壁を保護す
る。この状態で、図1のサブストレート上に高融点金属
をブランケット蒸着する。高融点金属としては、ケイ化
物として最も低い抵抗率を示すと共に、熱反応によって
ポリシリコン上にも単結晶シリコン上にも確実にケイ化
物を形成することができることから、チタンが好適であ
る。しかしながら、チタン以外の高融点金属を用いるこ
とも可能である。次に、ブランケット層を処理して、高
融点金属を下層のケイ素及びポリシリコン材料と反応さ
せる。これには、多くの方法を用いることができる。ラ
ピッド熱処理(RTP)法においては、600゜C〜9
50゜Cの範囲内の温度で二ケイ化チタンが形成され
る。酸化物側壁スペーサ28及び30で、あるいはフィ
ールド酸化物領域20及び22では、反応は全く起こら
ない。次に、未反応チタン及び窒化チタンを除去する
と、ソース領域12、ドレイン領域14、ゲート領域1
6及びポリシリコン層26に二ケイ化チタン32が残る
(図2参照)。この自己整合性の二ケイ化チタン(Ti
Si2 )32によるプロセスでは、ゲート及びソース/
ドレインのシート抵抗が3オーム/平方より小さくな
る。
【0017】好ましくは、この後半導体サブストレート
10の表面を洗浄して、次工程で被着されるチタン・タ
ングステン34(図3)との低抵抗接触が確保されるよ
うにする。チタン・タングステン層34は、当技術分野
において周知の技術を用いてスパッタ蒸着される。局部
相互接続体を形成する場合の好ましい厚さは100nm
である。典型的な例においては、チタン・タングステン
層34は、約20原子%のチタンと80原子%のタング
ステンよりなる。次に、当技術分野において周知の方法
によって、フォトレジスト層36を被着し、局部相互接
続体を形成すべきチタン・タングステンの領域だけを覆
うようにパターニングする。
【0018】従来は、TiSi2 上でのチタン・タング
ステンのエッチングは、H2 O2 とH2 SO4 の混合液
またはHFとH2O2の混合水溶液中への浸漬によるウ
ェットエッチング、あるいはCF4 とO2 ガスによるプ
ラズマエチングによっていた。しかしながら、これらの
従来技術の方法には、例えばプラズマエッチングによっ
ても、溶液でのウェットエッチングによっても線幅のア
ンダーカットを生じるなど、プロセス上の問題がある。
さらに、製造工程の制御が容易ではない。
【0019】本発明においては、CHF3 及びO2 ガス
を用いることによって、チタン・タングステンを局部相
互接続体の形成に使用することが可能になる程度まで選
択性を高める。しかしながら、まず最初のステップとし
ては、エッチング特性の制御を良くするためにチタン・
タングステン層34上の酸化物を除去することである。
チタン酸化物はCl2 及びCF4 ガスを用いて除去す
る。四フッ化炭素(CF4 )は、約40SCCM(標準
状態下におけるcm3 /分)の流量で導入し、Cl2は
約10SCCMで導入する。この場合、2分のエッチン
グ時間にわたって35mtorr(ミリトル)の圧力と
−260ボルトのバイアス電圧を作用させる。チタン・
タングステン層から酸化物を除去しないと、CHF3 ガ
スとO2 ガスの組合わせによって酸化物を制御可能にエ
ッチングにより除去し、チタン・タングステンをパター
ニングすることができないということが明らかとなっ
た。すなわち、酸化チタンは、保護層として作用する訳
である。
【0020】このプロセス開発における第1の主要問題
は、チタン酸化物を除去することであった。また、第2
の主要問題は、二ケイ化チタン32の上方においてチタ
ン・タングステン層34の高いエッチング選択性を達成
することである。このような高い選択性はCHF3 及び
O2 ガスを用いることにより達成された。しかしなが
ら、まずプロセスチェンバから残留Cl2 ガスを完全に
除去しなければならない。使用可能なプロセスチェンバ
の1例としては、アプライド・マテリアル(Appli
ed Material)社の金属エッチング装置モデ
ルNo.8130がある。しかしながら、他のプロセス
チェンバを使用することも可能である。Cl2 ガスは、
少量であってもTiSi2 と反応して、高揮発性の塩化
チタンを発生するため、完全に除去しなければならな
い。残留Cl2 ガスは、プロセスチェンバを窒素、また
はCHF3 ガス及びO2 ガスの一方または双方のような
他のプロセスガスで洗浄することによって除去すること
ができる。あるいは、相互汚染を避けるために、半導体
サブストレート10を1つのプロセスチェンバから他の
プロセスチェンバへ移すようにしてもよい。
【0021】酸化チタンを除去したならば、チタン・タ
ングステン層34をプラズマエッチングする。これに
は、通常のフォトレジスト層36を使用する。実験で
は、CHF3 の流量40SCCM、O2 の流量50SC
CMで、−260ボルトの電極バイアス電圧と35mt
orrの圧力を加えた時最良の結果が得られた。これに
よって得られたエッチング速度は約500オングストロ
ーム/分であった。チタン・タングステンの二ケイ化チ
タン32に対するエッチング選択性は10:1であり、
酸化物に対するエッチング選択性は約4:1であった。
上記のように、チタン・タングステンの表面から酸化物
の保護層を除去したため、エッチング速度はプロセス中
のO2 の量の変化に応じて著しく変化した。好適なO2
の流量は40〜60SCCMである。また、CHF3 の
流量及びプロセス圧力の好適な範囲はそれぞれ35〜4
5SCCM及び30〜40mtorrである。
【0022】チタン・タングステン層34は、ポリシリ
コンゲート領域16及びフィールド酸化物領域のポリシ
リコン層26の上方に形成されているから、酸化物側壁
スペーサ28からチタン・タングステンを除去するには
相当のオーバーエッチングが要求される。化学薬品によ
るウェットエッチングによれば優れたチタン・タングス
テンのエッチング選択性を達成することができるが、ア
ンダーカットを防ぎ、CDロス(クリティカル・ディメ
ンジョンロス)を最小限に抑えるためにはドライエッチ
ング法を用いることが望ましい。実験によれば、ポリシ
リコン層の回りの酸化物側壁スペーサ及びフィールド酸
化物領域からチタン・タングステンを除去するには10
0%のオーバーエッチングで十分であるということが確
認されている。また、300%のオーバーエッチングを
行っても、二ケイ化チタン32のシート抵抗に対する影
響は無視できる程度でしかない。
【0023】次に、図4に示すように、通常の技術を用
いてフォトレジストを除去すると、一対の局部相互接続
体38及び40が顕わになる。トランジスタ18のデバ
イス特性、例えばスレッショルド電圧及びソース/ドレ
イン直列抵抗は、チタン・タングステンや局部相互接続
体38及び40の形成前とほぼ同じである。一般に、実
験の結果は、チタン・タングステンのドライエッチング
によっては特性の低下がほとんど起こらないということ
を示している。 局部相互接続体技術を用いる主な理由
は、回路の集積密度を大きくすることにある。チタン・
タングステン局部相互接続体を設けることによって、ポ
リシリコンゲートとドーピングされたソース/ドレイン
領域との間の直の隣接コンタクトが可能となり、これに
よって集積回路のサイズを大きく減じることができる。
1つの例においては、CMOSSRAMセルのセル面積
が約40%減少した。また、ソース/ドレイン領域から
コンタクトホールをなくすことによって、接合面積及び
寄生キャパシタンスも小さくなる。
【0024】上記のエッチングプロセスによれば、チタ
ン・タングステンの局部相互接続体38及び40のフィ
ルムエッジが垂直に形成される。フィルムエッジを垂直
にすることは、半導体集積回路の製造においてサブミク
ロン級の微細な形状、寸法を達成するために必要であ
る。このような垂直のフィルムエッジは、チタン・タン
グステンのエッチングプロセスの間に重合体層を生成す
ると共に、相互接続体のエッジ部側面を保護しようとす
る性質を持つCHF3 ガスを使用することによって得ら
れるということが判明した。
【0025】前に述べたように、チタン・タングステン
が局部相互接続体38及び40を形成するための好適な
材料として受け入れられなかった1つの理由は、従来技
術のエッチング方法ではエッチング選択性が乏しいため
である。もう一つの理由は、酸化という点におけるチタ
ン・タングステンの不安定性である。局部相互接続体3
8及び40の形成に続いては、誘電材料が被着される。
誘電体の被着にとっては高温ステップの使用が不可避で
ある。これを従来技術を用いて行うと、局部相互接続体
レベルにおける酸化物の形成を招く。チタン・タングス
テンフィルム中で起こる反応によってこれらの成分材料
が酸素と結合し、酸化チタン及び酸化タングステンが生
じる。すると、チタン・タングステンフィルムの抵抗率
はもはやそれ以前と同じではなくなる。従来技術に対し
て、本発明の方法は酸化の効果を最小限に抑えるために
チタン・タングステン層を不動態化するものである。チ
タン・タングステンフィルムのダングリングボンド(未
結合手)は窒素の導入によって他と反応できない状態に
なる。窒素を導入するには、(1)フィルムの被着後に
フィルムをN2でバックスパッタリングする方法、及び
(2)フィルムのスパッタ蒸着中に周囲雰囲気にN2を
導入する方法の2通りがある。しかしながら、これら2
つの方法は、どちらもフィルム品質の所望の再現性と窒
素濃度の所望の制御を確保することができない。
【0026】本発明においては、図4に示すように、ア
ンモニア(NH3 )を矢印Aの方向に沿って流すことに
よって、局部相互接続体38及び40を窒化するための
NH3 雰囲気を設ける。一実施例においては、このプロ
セスを温度700゜C、保持時間60秒のラピッド・サ
ーマルアニール(RTA)法によって行う。ただし、望
ましい結果が得られる温度範囲は600゜C〜900゜
Cである。100nm厚の局部相互接続体38及び40
のチタン・タングステン層は、NH3 雰囲気に少なくと
も30秒間曝すべきである。NH3 の好適な流量は5リ
ットル/分である。温度700゜Cのラピッド・サーマ
ルアニール法で処理したチタン・タングステン層につい
てのオージェ(Auger)電子分光法による深さ方向のプロ
ファイルを図5に示す。このチタン・タングステン局部
相互接続体の表面は、幾分窒素濃度が高くなっている。
フィルムの実質部中においては、窒化チタン・タングス
テンの3成分の原子濃度は比較的一定している。なお、
図5の結果はプロセスパラメータにそれほど留意する必
要なしに再現性を有するということが実証されている。
【0027】同じチタン・タングステンフィルムの抵抗
率を測定した結果、抵抗率は窒素含有量の増加に応じて
徐々に単調増加するということが明らかになった。温度
700゜Cでラピッド・サーマルアニール処理を行った
この実施例においては、シート抵抗は約10オーム/平
方であり、ラピッド・サーマルアニール処理温度を60
0゜Cとした場合に得られた約6オーム/平方に比べて
増加した。900゜Cの場合、シート抵抗は約23オー
ム/平方に増加した。ここに記載した測定値は、全て厚
さ100nmのチタン・タングステンフィルムについて
得たものであり、許容限度内にある。
【0028】実験のために前述と同じ窒化処理がNH3
の代わりにN2 を用いて行われた。温度が900℃以上
に上昇した場合でも、NH3 を使用して得られた望まし
い結果に近づくにはチタン−タングステン薄膜に入る窒
素量は不十分であった。
【0029】さて図7を参照すると、本発明の第2の実
施例が示されている。チュー氏による米国特許明細書第
4,994,402 号は半導体素子44における共面の自己整合
型接点構造を教示している。3つのフィールド酸化物領
域46,48及び50が半導体基板52の平坦な表面に
形成されている。ゲート酸化物層54がフィールド酸化
物領域の相互間の領域に成長している。3つの共面のポ
リシリコン・パッド56,58及び60が形成され、第
1のポリシリコン・パッド56は第1のフィールド酸化
物領域46の上層にあり、第3のポリシリコン・パッド
60は第2と第3のフィールド酸化物領域48、50の
上層にあり、中心のポリシリコン・パッド58はトラン
ジスタ62を形成する島領域内にある。ソース領域64
と、ドレン領域66は中心のポリシリコン・パッド58
の反対側にある。ポリシリコン・パッド56,58及び
60と、基板52の残りの部分を被覆するように耐火金
属が形成される。次にシリコン基板52又はポリシリコ
ン・パッド56−60との下層接触は有していないが、
ソース/ドレン領域64及び66から第1及び第3ポリ
シリコン・パッド56及び60の上表面への導通経路6
8及び70を形成するのに必要である耐火金属の部分を
被覆するために、非晶質シリコンのような反応層が使用
される。その後、耐火金属はシリコン基板と、ボリシリ
コン・パッドと、反応層とに反応せしめられる。反応し
ない耐火金属は除去される。次に第1及び第2誘電層7
2と74が形成され、第2誘電層74を貫いてエッチン
グされた接点穴によって電気接点76と78との形成が
可能になる。
【0030】チュー氏の特許は導通経路、すなわち“ス
トラップ”68及び70を形成するために使用される耐
火金属はタングステン、チタン、コバルト、ニッケル又
はモリブデン、又はプラチナ又はパラジウムのような貴
金属でよいことを教示している。しかし、前述の窒化段
階によって、酸化に対して安定し、電気接点76及び7
8を形成する際にタングステンの選択的な形成のための
核形成位置を付与するために利用することができ、且つ
処理パラメタに左右されない材料、すなわち窒化チタン
−タングステンが得られる。
【0031】図8は窒化処理工程を利用した第3の実施
例を示している。半導体基板80はフィールド酸化物領
域82と、ゲート酸化物領域84と、ポリシリコン・ゲ
ート領域8とを含んでいる。前述の方法で珪化物88は
ソース及びドレン領域90及び92の内部と、ゲート領
域86の上部とに形成される。図1−7の実施例とは対
照的に、この場合は相互接続体は2つのチタン・タング
ステン層96と98の間の中央のアルミニウム−銅層9
4から成る多層経路である。公知であるように、チタン
・タングステンの最上層96によって、後続の写真リト
グラフ用の反射防止用の被覆が付与され、更に電気泳動
及び突起部の形成が軽減される。下部のチタン・タング
ステン層98は金属化段階の有効範囲を広げる助力にな
り、アルミニウム・銅層94よりもフィールド酸化物8
2に対してよく粘着し、半導体基板とエルミニウム・銅
層との間の原子の拡散に対する障壁を形成する。
【0032】従来のチタン・タングステン層もシリコン
とアルミニウムとの相互拡散の障壁として機能すると共
に、拡散抑止特性はより向上される。前述のようにNH
3 の急速アニール処理を用いた窒化処理によって、安定
し、再現性のある改良がなされる。
【0033】
【発明の効果】以上説明したように、相互接続体の物質
としてチタン・タングステンを使用した、サブミクロン
単位の集積回路に対する(38,40)相互接続体を形
成する方法が提供される。酸化に対するチタン・タング
ステン(34)の固有の不安定さは、高温度で、窒素を
含む(NH3 )雰囲気に相互接続体を露出することを含
む窒化プロセスにより解消される。特に、そのプロセス
は急速アニールである。局部相互接続体(38)が形成
され、その後、物質の抵抗率に悪影響を与える局部相互
接続体内部での酸化を起こすことなしに、高温度で絶縁
層(42)が形成される。本発明によるチタン・タング
ステン被着、パターニング及び窒化という方法の1つの
利点は、普通のスパッタ蒸着装置、リソグラフィーツー
ルやラピッド熱処理チェンバを利用することができると
いうことである。より重要なのは、エッチング選択性に
よって局部相互接続体38及び40のフィルムエッジに
垂直なプロファイルを与えることができるということで
ある。さらに、窒化処理によって、局部相互接続体の抵
抗率に不利な影響を及ぼすことなく図6に示す誘電層4
2を被着することが可能となる。さらに、従来のチタン
・タングステン層もシリコンとアルミニウムとの相互拡
散の障壁として機能すると共に、拡散抑止特性はより向
上される。前述のようにNH3 の急速アニール処理を用
いた窒化処理によって、安定し、再現性のある改良がな
される。
【図面の簡単な説明】
【図1】本発明による相互接続体形成方法の工程を示し
た集積回路の断面図である。
【図2】本発明による相互接続体形成方法の工程を示し
た集積回路の断面図である。
【図3】本発明による相互接続体形成方法の工程を示し
た集積回路の断面図である。
【図4】本発明による相互接続体形成方法の工程を示し
た集積回路の断面図である。
【図5】図6に示した相互接続体の各成分の濃度を示し
た図である。
【図6】本発明による相互接続体形成方法の工程を示し
た集積回路の断面図である。
【図7】本発明の他の実施例による相互接続体形成方法
の工程を示した集積回路の断面図である。
【図8】本発明のさらに他の実施例による相互接続体形
成方法の工程を示した集積回路の断面図である。
【符号の説明】
10:半導体基板、12:ソース、14:ドレイン、1
6:ゲート、18:トランジスタ、20,22:フィー
ルド酸化層、24:ゲート酸化層、32:二ケイ化チタ
ン、34:チタン・タングステン、36:ホトレジスト 38,40:相互接続体

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】集積回路素子を有する半導体基板を与える
    こと、前記半導体基板上のチタン・タングステン層を形
    成すること、前記チタン・タングステン層をパターン化
    して相互接続体を形成すること、窒素を含む加熱された
    雰囲気に前記相互接続体を露出して前記相互接続体を窒
    化し、窒化された相互接続体を作ることを含む半導体集
    積回路用相互接続体形成方法。
  2. 【請求項2】前記雰囲気はアンモニアを含む特許請求の
    範囲第1項に記載の半導体集積回路用相互接続体形成方
    法。
  3. 【請求項3】前記加熱は急速アニールを用いて温度上昇
    が行われる特許請求の範囲第1項に記載の半導体集積回
    路用相互接続体形成方法。
  4. 【請求項4】電極領域および該電極領域に隣接した誘電
    体を有する半導体ウエハを与えること、前記2つの領域
    上にチタン・タングステン層を形成すること、前記チタ
    ン・タングステン層を加熱することおよび窒素を含む雰
    囲気に露出することを含み該層中に窒素を導入するこ
    と、を含む半導体集積回路用相互接続体形成方法。
  5. 【請求項5】複数個の電極領域を有する半導体ウエハを
    与えること、前記電極領域上にシリサイドを形成するこ
    と、前記半導体ウエハ上にチタン・タングステン層の相
    互接続体を形成すること、前記相互接続体をパターン化
    して第1電極領域から第2電極領域に延びる局部相互接
    続体を残すこと、前記局部相互接続体を窒素を含む加熱
    された雰囲気に露出して窒化されたチタン・タングステ
    ン局部相互接続体を形成すること、を含む半導体集積回
    路用相互接続体形成方法。
JP4289328A 1991-10-03 1992-10-02 半導体集積回路用相互接続体形成方法 Pending JPH05243178A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US77059291A 1991-10-03 1991-10-03
US770592 2007-06-28

Publications (1)

Publication Number Publication Date
JPH05243178A true JPH05243178A (ja) 1993-09-21

Family

ID=25089087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4289328A Pending JPH05243178A (ja) 1991-10-03 1992-10-02 半導体集積回路用相互接続体形成方法

Country Status (2)

Country Link
US (1) US5318924A (ja)
JP (1) JPH05243178A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024116A (ja) * 2016-03-15 2019-02-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418179A (en) * 1988-05-31 1995-05-23 Yamaha Corporation Process of fabricating complementary inverter circuit having multi-level interconnection
JPH0758701B2 (ja) * 1989-06-08 1995-06-21 株式会社東芝 半導体装置の製造方法
US5780323A (en) 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
EP0517368B1 (en) * 1991-05-03 1998-09-16 STMicroelectronics, Inc. Local interconnect for integrated circuits
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5514974A (en) * 1994-10-12 1996-05-07 International Business Machines Corporation Test device and method for signalling metal failure of semiconductor wafer
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
CA2196557A1 (en) * 1995-06-02 1996-12-05 Frank W. Hawley Raised tungsten plug antifuse and fabrication process
US5895268A (en) * 1996-03-18 1999-04-20 Micron Technology, Inc. High pressure nitridation of tungsten
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US5866925A (en) * 1997-01-09 1999-02-02 Sandia Corporation Gallium nitride junction field-effect transistor
US5911114A (en) * 1997-03-21 1999-06-08 National Semiconductor Corporation Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
US5827762A (en) * 1997-05-02 1998-10-27 National Semiconductor Corporation Method for forming buried interconnect structue having stability at high temperatures
US6001718A (en) * 1997-09-30 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device having a ternary compound low resistive electrode
US6107157A (en) * 1998-02-27 2000-08-22 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
GB2342775B (en) * 1998-07-06 2000-12-27 United Microelectronics Corp Method fabricating local interconnect
EP1092239A1 (en) * 1998-08-21 2001-04-18 Micron Technology, Inc. Field effect transistors, integrated circuitry, methods of forming field effect transistor gates, and methods of forming integrated circuitry
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US6329282B1 (en) * 1998-09-11 2001-12-11 Texas Instruments Incorporated Method of improving the texture of aluminum metallization for tungsten etch back processing
KR100327432B1 (ko) * 1999-02-22 2002-03-13 박종섭 반도체 소자의 금속 배선 형성 방법
US6132032A (en) * 1999-08-13 2000-10-17 Hewlett-Packard Company Thin-film print head for thermal ink-jet printers
US6271054B1 (en) 2000-06-02 2001-08-07 International Business Machines Corporation Method for reducing dark current effects in a charge couple device
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6833329B1 (en) * 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) * 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6747445B2 (en) 2001-10-31 2004-06-08 Agere Systems Inc. Stress migration test structure and method therefor
US6723599B2 (en) * 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
JP4974880B2 (ja) * 2005-01-27 2012-07-11 スパンション エルエルシー 半導体装置及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4429011A (en) * 1982-03-29 1984-01-31 General Electric Company Composite conductive structures and method of making same
FR2561443B1 (fr) * 1984-03-19 1986-08-22 Commissariat Energie Atomique Procede pour interconnecter les zones actives et/ou les grilles d'un circuit integre cmos
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4994402A (en) * 1987-06-26 1991-02-19 Hewlett-Packard Company Method of fabricating a coplanar, self-aligned contact structure in a semiconductor device
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US4787958A (en) * 1987-08-28 1988-11-29 Motorola Inc. Method of chemically etching TiW and/or TiWN
US4957590A (en) * 1988-02-22 1990-09-18 Texas Instruments Incorporated Method for forming local interconnects using selective anisotropy
US4847111A (en) * 1988-06-30 1989-07-11 Hughes Aircraft Company Plasma-nitridated self-aligned tungsten system for VLSI interconnections
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US5047367A (en) * 1990-06-08 1991-09-10 Intel Corporation Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5190893A (en) * 1991-04-01 1993-03-02 Motorola Inc. Process for fabricating a local interconnect structure in a semiconductor device
US5164331A (en) * 1991-10-03 1992-11-17 Hewlett-Packard Company Method of forming and etching titanium-tungsten interconnects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019024116A (ja) * 2016-03-15 2019-02-14 インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag 金属接着およびバリア構造体を備える半導体デバイスならびに半導体デバイスを形成する方法
US10475743B2 (en) 2016-03-15 2019-11-12 Infineon Technologies Ag Semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device
US10777506B2 (en) 2016-03-15 2020-09-15 Infineon Technologies Ag Silicon carbide semiconductor device having a metal adhesion and barrier structure and a method of forming such a semiconductor device

Also Published As

Publication number Publication date
US5318924A (en) 1994-06-07

Similar Documents

Publication Publication Date Title
US5318924A (en) Nitridation of titanium-tungsten interconnects
US7078777B2 (en) Semiconductor device having a low-resistance gate electrode
US6020254A (en) Method of fabricating semiconductor devices with contact holes
US6930363B2 (en) Barrier in gate stack for improved gate dielectric integrity
US6562718B1 (en) Process for forming fully silicided gates
US6436805B1 (en) Local interconnect structures and methods for making the same
JP2861869B2 (ja) 半導体装置の製造方法
US4470189A (en) Process for making polycide structures
US5834846A (en) Semiconductor device with contact structure and method of manufacturing the same
US6858934B2 (en) Semiconductor device structures including metal silicide interconnect structures that extend at least partially over transistor gate structures and methods for making the same
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
US5838051A (en) Tungsten policide contacts for semiconductor devices
US6329277B1 (en) Method of forming cobalt silicide
US6204170B1 (en) Method for manufacturing semiconductor device having metal silicide film and metal film in which metal film can be selectively removed
IE48724B1 (en) A method of making a conductor pattern on a semiconductor body
JPH03261139A (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
KR19980053694A (ko) Mosfet 제조 방법
US5911114A (en) Method of simultaneous formation of salicide and local interconnects in an integrated circuit structure
US6218276B1 (en) Silicide encapsulation of polysilicon gate and interconnect
JPH06177132A (ja) 集積回路における相互接続構成体の製造方法
JP2675713B2 (ja) 半導体装置及びその製造方法
JP2664757B2 (ja) 半導体装置の製造方法
US6451691B2 (en) Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern
JPH05335330A (ja) 接続孔埋め込み形成方法