JPH05243381A - 半導体集積回路の配線方法 - Google Patents
半導体集積回路の配線方法Info
- Publication number
- JPH05243381A JPH05243381A JP4510392A JP4510392A JPH05243381A JP H05243381 A JPH05243381 A JP H05243381A JP 4510392 A JP4510392 A JP 4510392A JP 4510392 A JP4510392 A JP 4510392A JP H05243381 A JPH05243381 A JP H05243381A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit block
- block row
- semiconductor integrated
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000002457 bidirectional effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 6
- 241000208140 Acer Species 0.000 abstract 1
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 3
- 238000011960 computer-aided design Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の回路ブロック列上を配線する
場合に、端子と回路ブロック列上の配線経路を一致させ
ることによって、配線の折れ曲がりを減少させ、集積度
を向上させる。 【構成】回路ブロック列１，２上に直交する配線を通過
させる配線経路の候補３を設定し、配線を接続する端子
５の位置に対して、端子５からその配線が通過する回路
ブロック列２の方向に延長した線とその配線が通過する
ために選択された回路ブロック列上の配線経路の候補４
の位置との単位間隔毎のずれの量の最多値より回路ブロ
ック列の移動量７を決め、回路ブロック列２の配置位置
を移動させることによって、端子５と回路ブロック列２
上の配線経路の候補４の位置とを一致させ、配線の折れ
曲がりが少なくする。
場合に、端子と回路ブロック列上の配線経路を一致させ
ることによって、配線の折れ曲がりを減少させ、集積度
を向上させる。 【構成】回路ブロック列１，２上に直交する配線を通過
させる配線経路の候補３を設定し、配線を接続する端子
５の位置に対して、端子５からその配線が通過する回路
ブロック列２の方向に延長した線とその配線が通過する
ために選択された回路ブロック列上の配線経路の候補４
の位置との単位間隔毎のずれの量の最多値より回路ブロ
ック列の移動量７を決め、回路ブロック列２の配置位置
を移動させることによって、端子５と回路ブロック列２
上の配線経路の候補４の位置とを一致させ、配線の折れ
曲がりが少なくする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の配線方
法に係わり、特に計算機支援設計により行なう半導体集
積回路の配線方法に関する。
法に係わり、特に計算機支援設計により行なう半導体集
積回路の配線方法に関する。
【０００２】
【従来の技術】半導体集積回路の計算機支援設計では、
一般的に、複数の回路ブロック列からなる半導体集積回
路の各回路ブロック列間を縦および横の二方向の配線で
接続する。この場合、配線経路を回路ブロック列上に設
けることにより、回路ブロック列間の配線数を減少で
き、したがって、回路ブロック列どうしの間隔を小さく
できるので、結果として集積度を向上できる。
一般的に、複数の回路ブロック列からなる半導体集積回
路の各回路ブロック列間を縦および横の二方向の配線で
接続する。この場合、配線経路を回路ブロック列上に設
けることにより、回路ブロック列間の配線数を減少で
き、したがって、回路ブロック列どうしの間隔を小さく
できるので、結果として集積度を向上できる。
【０００３】従来のこの種の半導体集積回路の配線方法
は、図４に示すように、回路ブロック列１上に配線経路
として通過可能な位置に、破線で示す複数の配線経路の
候補３を発生させ、端子５と端子を接続する場合には、
配線経路の候補３のうちから難易の配線経路を選択して
回路ブロック列上の配線９を行なうものであった。
は、図４に示すように、回路ブロック列１上に配線経路
として通過可能な位置に、破線で示す複数の配線経路の
候補３を発生させ、端子５と端子を接続する場合には、
配線経路の候補３のうちから難易の配線経路を選択して
回路ブロック列上の配線９を行なうものであった。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
集積回路の配線方法は、配線を接続する端子からその配
線が通過する回路ブロック列の方向に延長した線と、そ
の配線が通過するために選択された回路ブロック列上の
配線経路の候補の位置とが一致しない場合、配線の折れ
曲がりが必要となり、図５に示すように、配線の折れ曲
がり１０が互いに影響しあって、回路ブロック列間の空
間が増大して集積度が低下するという欠点があった。
集積回路の配線方法は、配線を接続する端子からその配
線が通過する回路ブロック列の方向に延長した線と、そ
の配線が通過するために選択された回路ブロック列上の
配線経路の候補の位置とが一致しない場合、配線の折れ
曲がりが必要となり、図５に示すように、配線の折れ曲
がり１０が互いに影響しあって、回路ブロック列間の空
間が増大して集積度が低下するという欠点があった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
の配線方法は、半導体集積回路を構成する複数の回路ブ
ロック列の各々の端子間を縦および横の二方向の配線に
より接続する半導体集積回路の配線方法において、前記
回路ブロック列上に直交する配線を通過させる予め定め
た配線層の予め定めた単位間隔の配線層毎の複数の配線
経路の候補を設定し、複数の前記配線が接続される各々
の前記端子から前記配線が通過すべき前記回路ブロック
列の方向に延長した複数の線の位置と各々の前記配線が
通過するために選択される前記回路ブロック列上の複数
の前記配線経路の候補の位置との前記単位間隔毎のずれ
の量の最多値より前記回路ブロック列の移動量を決め、
前記回路ブロック列の配置位置を移動し、前記配線を行
なうというものである。
の配線方法は、半導体集積回路を構成する複数の回路ブ
ロック列の各々の端子間を縦および横の二方向の配線に
より接続する半導体集積回路の配線方法において、前記
回路ブロック列上に直交する配線を通過させる予め定め
た配線層の予め定めた単位間隔の配線層毎の複数の配線
経路の候補を設定し、複数の前記配線が接続される各々
の前記端子から前記配線が通過すべき前記回路ブロック
列の方向に延長した複数の線の位置と各々の前記配線が
通過するために選択される前記回路ブロック列上の複数
の前記配線経路の候補の位置との前記単位間隔毎のずれ
の量の最多値より前記回路ブロック列の移動量を決め、
前記回路ブロック列の配置位置を移動し、前記配線を行
なうというものである。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の第１の実施例を示す図で
ある。この実施例は、回路ブロック列１，２上に直交す
る配線を通過させる配線経路の候補３（破線で示す）を
設定し、配線を接続する端子５の位置に対して、端子５
からその配線が通過する回路ブロック列２の方向に延長
した線とその配線が通過するために選択された回路ブロ
ック列２上の配線経路の候補４の位置との単位間隔毎の
ずれの量の最多値より回路ブロック列の移動量７を決
め、回路ブロック列２の配置位置を移動させることによ
って、端子５からその配線が通過する回路ブロック列２
の方向に延長した線とその配線が通過するために選択さ
れた回路ブロック列２上の配線経路の候補４の位置とを
一致させ、図５に示すような配線の折れ曲がり１０が少
なくなり、回路ブロック列１と回路ブロック列２との間
の空間が小さく、集積度が高くなる。
ある。この実施例は、回路ブロック列１，２上に直交す
る配線を通過させる配線経路の候補３（破線で示す）を
設定し、配線を接続する端子５の位置に対して、端子５
からその配線が通過する回路ブロック列２の方向に延長
した線とその配線が通過するために選択された回路ブロ
ック列２上の配線経路の候補４の位置との単位間隔毎の
ずれの量の最多値より回路ブロック列の移動量７を決
め、回路ブロック列２の配置位置を移動させることによ
って、端子５からその配線が通過する回路ブロック列２
の方向に延長した線とその配線が通過するために選択さ
れた回路ブロック列２上の配線経路の候補４の位置とを
一致させ、図５に示すような配線の折れ曲がり１０が少
なくなり、回路ブロック列１と回路ブロック列２との間
の空間が小さく、集積度が高くなる。
【０００８】次に本実施例による配線方法のフローにつ
いて説明する。
いて説明する。
【０００９】図２は、図１で示す本実施例の配線方法の
フローチャートである。
フローチャートである。
【００１０】図２において、まず、図１の回路ブロック
列２の配置位置移動時の制限値Ｌを設定する（ステップ
Ｒ１）。
列２の配置位置移動時の制限値Ｌを設定する（ステップ
Ｒ１）。
【００１１】次に、配線が通過することのできる回路ブ
ロック列１，２上の配線経路の候補３を設定する（ステ
ップＲ２）。
ロック列１，２上の配線経路の候補３を設定する（ステ
ップＲ２）。
【００１２】次に、配線が通過する回路ブロック列２上
の配線経路の候補３の中から、回路ブロック列２上を配
線が通過するための任意の配線経路の候補４を選択する
（ステップＲ３）。
の配線経路の候補３の中から、回路ブロック列２上を配
線が通過するための任意の配線経路の候補４を選択する
（ステップＲ３）。
【００１３】次に、端子５からの延長線と、配線が通過
するために選択された配線経路の候補４との位置とが一
致している組み合せ数Ａを求める（ステップＲ４）。
するために選択された配線経路の候補４との位置とが一
致している組み合せ数Ａを求める（ステップＲ４）。
【００１４】次に、端子５からの延長線と選択された配
線経路の位置とのずれの量の最多値Ｂを求め、回路ブロ
ック列２の移動量１（図１の移動量７）を決める（ステ
ップＲ５）。
線経路の位置とのずれの量の最多値Ｂを求め、回路ブロ
ック列２の移動量１（図１の移動量７）を決める（ステ
ップＲ５）。
【００１５】次に回路ブロック列２の移動量１（図１の
移動量７）が制限値Ｌ以内であり、かつ、最多値Ｂが組
み合せ数Ａより大きいかどうかを判定する（ステップＲ
６）。イエスならば、回路ブロック列２の配置位置を移
動量１（図１の移動量７）の位置まで移動させて配線を
実行する。ノーならば、回路ブロック列２を移動させな
いで配線を実行する。
移動量７）が制限値Ｌ以内であり、かつ、最多値Ｂが組
み合せ数Ａより大きいかどうかを判定する（ステップＲ
６）。イエスならば、回路ブロック列２の配置位置を移
動量１（図１の移動量７）の位置まで移動させて配線を
実行する。ノーならば、回路ブロック列２を移動させな
いで配線を実行する。
【００１６】図３は、本発明の第２の実施例を示す図で
ある。第１の実施例では、端子５から延長して配線経路
を決定していたが、この第２の実施例では既に決定した
回路ブロック列１の配線経路８から次の回路ブロック列
２の配線経路４を決定する例である。この実施例は、回
路ブロック列１，２上に直交する配線を通過させる配線
経路の候補３を設定し、先に選択された回路ブロック列
１上の配線経路８の位置に対して、配線経路８からその
配線が通過する回路ブロック列２の方向に延長した線と
その配線が通過するために選択された回路ブロック列２
上の配線経路の候補４の位置との単位間隔毎のずれの量
の最多値より回路ブロック列２の移動量７を決め、回路
ブロック列２の配置位置を移動させることによって、配
線経路８からその配線が通過する回路ブロック列２の方
向に延長した線とその配線が通過するために選択された
回路ブロック列２上の配線経路の候補４の位置とを一致
させ、図５に示すような配線の折れ曲がり１０が少なく
なり、回路ブロック列１と回路ブロック列２との間の空
間が小さく、集積度が高くなる。
ある。第１の実施例では、端子５から延長して配線経路
を決定していたが、この第２の実施例では既に決定した
回路ブロック列１の配線経路８から次の回路ブロック列
２の配線経路４を決定する例である。この実施例は、回
路ブロック列１，２上に直交する配線を通過させる配線
経路の候補３を設定し、先に選択された回路ブロック列
１上の配線経路８の位置に対して、配線経路８からその
配線が通過する回路ブロック列２の方向に延長した線と
その配線が通過するために選択された回路ブロック列２
上の配線経路の候補４の位置との単位間隔毎のずれの量
の最多値より回路ブロック列２の移動量７を決め、回路
ブロック列２の配置位置を移動させることによって、配
線経路８からその配線が通過する回路ブロック列２の方
向に延長した線とその配線が通過するために選択された
回路ブロック列２上の配線経路の候補４の位置とを一致
させ、図５に示すような配線の折れ曲がり１０が少なく
なり、回路ブロック列１と回路ブロック列２との間の空
間が小さく、集積度が高くなる。
【００１７】
【発明の効果】以上説明したように本発明は、半導体集
積回路の回路ブロック列間の配線を、回路ブロック列上
に設定した配線経路を経由して実施する場合に、配線を
接続する端子からその配線が通過する回路ブロック列の
方向に延長した線と、その配線が通過するために選択さ
れた回路ブロック列上の配線経路の候補の位置とのずれ
の量の最多値より回路ブロック列の移動量を決め、回路
ブロック列の配置位置を移動させることにより、配線の
不要な折れ曲がりを少なくし、結果として、回路ブロッ
ク列間の間隔も縮小でき、集積度を高くできるという効
果がある。
積回路の回路ブロック列間の配線を、回路ブロック列上
に設定した配線経路を経由して実施する場合に、配線を
接続する端子からその配線が通過する回路ブロック列の
方向に延長した線と、その配線が通過するために選択さ
れた回路ブロック列上の配線経路の候補の位置とのずれ
の量の最多値より回路ブロック列の移動量を決め、回路
ブロック列の配置位置を移動させることにより、配線の
不要な折れ曲がりを少なくし、結果として、回路ブロッ
ク列間の間隔も縮小でき、集積度を高くできるという効
果がある。
【図１】本発明の第１の実施例を説明するための配線経
路を示す図。
路を示す図。
【図２】図１で示す第１の実施例の配線方法のフローチ
ャート。
ャート。
【図３】本発明の第２の実施例を説明するための配線経
路を示す図。
路を示す図。
【図４】従来の回路ブロック列上通過配線の例を示す
図。
図。
【図５】従来の回路ブロック列上通過配線で、配線の折
れ曲がりが相互に影響して回路ブロック列間が広くなる
例を示す図。
れ曲がりが相互に影響して回路ブロック列間が広くなる
例を示す図。
１，２ 回路ブロック列 ３ 配線経路の候補 ４ 配線が通過するために選択された配線経路の候補 ５，６ 端子 ７ 回路ブロック列の移動量 ８ 先に選択された回路ブロック列上の配線経路 ９ 回路ブロック列上の配線 １０ 配線の折れ曲がり
Claims (2)
- 【請求項１】 半導体集積回路を構成する複数の回路ブ
ロック列の各々の端子間を縦および横の二方向の配線に
より接続する半導体集積回路の配線方法において、前記
回路ブロック列上に直交する配線を通過させる予め定め
た配線層の予め定めた単位間隔の配線層毎の複数の配線
経路の候補を設定し、複数の前記配線が接続される各々
の前記端子から前記配線が通過すべき前記回路ブロック
列の方向に延長した複数の線の位置と各々の前記配線が
通過するために選択される前記回路ブロック列上の複数
の前記配線経路の候補の位置との前記単位間隔毎のずれ
の量の最多値より前記回路ブロック列の移動量を決め、
前記回路ブロック列の配置位置を移動し、前記配線を行
なうことを特徴とする半導体集積回路の配線方法。 - 【請求項２】 前記回路ブロック列上に前記配線経路の
候補を設定する手段と、前記配線経路を選択する手段
と、前記端子から前記配線が通過する前記回路ブロック
列の方向に延長した線の位置と前記配線が通過するため
に選択される前記回路ブロック列上の前記配線経路の候
補の位置との一致を判定する手段と、前記端子から前記
配線が通過する前記回路ブロック列の方向に延長した線
の位置と前記配線が通過するために選択される前記回路
ブロック列上の前記配線経路の候補の位置とのずれの量
の最多値より前記回路ブロック列移動量を決める手段
と、前記回路ブロック列の配置位置を移動し、配線する
手段を有することを特徴とする請求項１に記載の半導体
集積回路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4510392A JPH05243381A (ja) | 1992-03-03 | 1992-03-03 | 半導体集積回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4510392A JPH05243381A (ja) | 1992-03-03 | 1992-03-03 | 半導体集積回路の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243381A true JPH05243381A (ja) | 1993-09-21 |
Family
ID=12709957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4510392A Withdrawn JPH05243381A (ja) | 1992-03-03 | 1992-03-03 | 半導体集積回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243381A (ja) |
-
1992
- 1992-03-03 JP JP4510392A patent/JPH05243381A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6772406B1 (en) | Method for making large-scale ASIC using pre-engineered long distance routing structure | |
| US20020170029A1 (en) | Method and apparatus for accurate crosspoint allocation in vlsi area routing | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| US7958467B2 (en) | Deterministic system and method for generating wiring layouts for integrated circuits | |
| US6567954B1 (en) | Placement and routing method in two dimensions in one plane for semiconductor integrated circuit | |
| US6944842B1 (en) | Method for making large-scale ASIC using pre-engineered long distance routing structure | |
| JPH05243381A (ja) | 半導体集積回路の配線方法 | |
| JPH05181936A (ja) | 配線方法 | |
| JP2716399B2 (ja) | 半導体集積回路装置 | |
| JPH11145293A (ja) | 半導体集積回路のレイアウト方法 | |
| JP2914025B2 (ja) | Ｌｓｉの自動配置配線処理方法 | |
| JP3278600B2 (ja) | 自動レイアウト方法及びその装置 | |
| JPH06232263A (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JP2508227B2 (ja) | 半導体集積回路の概略配線経路決定方法 | |
| JP3631047B2 (ja) | 半導体集積回路の配置方法 | |
| JPH05120380A (ja) | 配線処理方式 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JPH0661350A (ja) | 半導体集積回路のレイアウト処理方法 | |
| JPH04316349A (ja) | 半導体集積回路装置の配線方法 | |
| JP2890451B2 (ja) | 半導体装置の配線方法 | |
| JPH0822489A (ja) | 集積回路のレイアウトパターン生成装置 | |
| JPH02278830A (ja) | 半導体装置の配線方法 | |
| JP2001196458A (ja) | 集積回路のセル並びにセル配線方法及びセル配線装置 | |
| JP2000311944A (ja) | 半導体装置の配線設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |