JPH052440U - ミユーテイング回路 - Google Patents
ミユーテイング回路Info
- Publication number
- JPH052440U JPH052440U JP5566691U JP5566691U JPH052440U JP H052440 U JPH052440 U JP H052440U JP 5566691 U JP5566691 U JP 5566691U JP 5566691 U JP5566691 U JP 5566691U JP H052440 U JPH052440 U JP H052440U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- muting
- base
- emitter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000002265 prevention Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000035943 smell Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 回路構成を簡素化する。
【構成】 NPN型あるいはPNP型の同一型である第
1及び第2のトランジスタをカスケード接続するととも
に、一方のトランジスタのベース・エミッタ間にバイア
ス抵抗を介在させる。これにより、信号源からの入力信
号のレベルが所定値を上回った場合であっても、トラン
ジスタのダイオード特性により、信号電流の正成分は第
1のトランジスタのコレクタで遮断される。また、信号
源からの信号電流の負成分は、第2のトランジスタのベ
ース・エミッタ間が逆バイアスされることによって阻止
される。更に、第1のトランジスタのベース・エミッタ
間に接続されているバイアス抵抗により、ベース・エミ
ッタ間がバイアスされるため、第1のトランジスタのベ
ースは低インピーダンスとされる。
1及び第2のトランジスタをカスケード接続するととも
に、一方のトランジスタのベース・エミッタ間にバイア
ス抵抗を介在させる。これにより、信号源からの入力信
号のレベルが所定値を上回った場合であっても、トラン
ジスタのダイオード特性により、信号電流の正成分は第
1のトランジスタのコレクタで遮断される。また、信号
源からの信号電流の負成分は、第2のトランジスタのベ
ース・エミッタ間が逆バイアスされることによって阻止
される。更に、第1のトランジスタのベース・エミッタ
間に接続されているバイアス抵抗により、ベース・エミ
ッタ間がバイアスされるため、第1のトランジスタのベ
ースは低インピーダンスとされる。
Description
【0001】
本考案は、ミューティング回路、特に大信号発生時におけるクリッピング歪や
リーク電流による回路の誤動作を防止することのできるミューティング回路に係
るものである。
【0002】
ミューティング回路は、たとえばテープダビング中の曲間にて励磁ヘッドへの
励磁電流のレベルを下げたり、不意の電話の呼び出しがあった場合にスピーカの
音量を一時的に下げたりするために、アンプの出力を一時的に下げる機能を有し
ている。
図3に示すものは、従来のミューティング回路の一例である。この回路におい
て3はNPN型のトランジスタであり、コレクタは抵抗2を介して信号源1に接
続されるとともに、出力端8に接続されている。ベースは、抵抗5及びミューテ
ィングスイッチ6を介して駆動電圧源7の+側に接続されており、ベース・エミ
ッタ間には、抵抗4が接続されている。
【0003】
非ミューティング時にはミューティングスイッチ6がオフとされており、トラ
ンジスタ3のベースに駆動電圧源7からの電力が供給されないため、トランジス
タ3はオフとなっている。したがって、信号源1からの信号は抵抗2を介して出
力端8側へそのまま出力される。
【0004】
ミューティング時にはミューティングスイッチ6がオンとされ、駆動電圧源7
の電圧が抵抗5を介してトランジスタ3のベースに加えられるため、トランジス
タ3はオンとなる。したがって、信号源1から抵抗2を介して出力端8へ出力さ
れるべき信号電流の一部がトランジスタ3のコレクタに流れ込む。そのため、出
力端8への出力信号が減衰し、ミューティングがかけられる。このとき、トラン
ジスタ3を介して流れる信号電流は、抵抗2とトランジスタ3のコレクタ・エミ
ッタ間の抵抗の比に応じた分となる。
【0005】
この従来のミューティング回路において、ミューティングスイッチ6がオフと
されているときに、信号源1から大きな信号が入力されると、トランジスタ3の
ダイオード特性により、そのベースからコレクタに電流が流れてしまう。このと
き、トランジスタ3のベース・コレクタ間の電流にクリッピングを生じてしまい
、このクリッピングを生じた信号が出力端8から出力されるので、クリッピング
歪を発生してしまう。
【0006】
これを防止するためには、抵抗4を省き、トランジスタ3のベースに印加され
るべきベース電圧の発生を阻止するようにすれば、クリッピング歪の発生を防止
することはできる。しかし、そのベースは高インピーダンスであるため、そこに
水滴等の導電体が付着すると、僅かなリーク電流によってトランジスタ3がオン
されることがあり、ミューティングの誤動作が発生し、再生音が途切れる等の問
題を生じることがある。
【0007】
この問題を解決したミューティング回路として、図4に示すように2個のトラ
ンジスタをカスケード接続したものがある。この回路においては、NPN型の第
1のトランジスタ3のコレクタは抵抗2を介して信号源1に接続されるとともに
出力端8に接続されており、エミッタにはNPN型の第2のトランジスタ9のコ
レクタが接続されている。トランジスタ9のベースは、抵抗11、図示極性のダ
イオード12のカソード・アノード及びミューティングスイッチ6を介して駆動
電圧源7の+側に接続されており、ベース・エミッタ間には、抵抗10が接続さ
れている。また、第1のトランジスタ3のベースは、抵抗5を介してダイオード
12のアノードに接続されている。
【0008】
このミューティング回路において、ミューティングスイッチ6がオフとされて
いるときに、信号源1から大きな信号が入力された場合には、第1及び第2のト
ランジスタ3及び9のダイオード特性により、信号の正成分は第1のトランジス
タ3のコレクタで遮断され、負成分はダイオード12によって遮断される。した
がって、図3に示すミューティング回路において発生していたクリッピング歪は
防止される。
【0009】
また、トランジスタのベース側が高インピーダンスではないため、そこに水滴
等の導電体が付着しても、第2のトランジスタ9のベース・エミッタ間の抵抗1
0により、トランジスタ3がオンされることもなく、ミューティングの誤動作を
防止することができる。
【0010】
しかし、図4に示した従来のミューティング回路は、ミューティングスイッチ
6がオフのときに、信号源1から大きな信号が入力された場合の信号の負成分の
逆流を防止するため、第2のトランジスタ9のベースに逆流防止用のダイオード
12を接続しているので、逆流防止用のダイオード12を備えた分だけ部品点数
が増加してしまい、ミューティング回路の簡素化を図る上で妨げとなっている。
【0011】
本考案は、このような事情に対処して成されたもので、クリッピング歪や誤動
作を生じることなく、回路構成の簡素化を図ることのできるミューティング回路
を提供することを課題とするものである。
【0012】
上記課題を解決するために本願においては、「信号源と出力端の間に並列に接
続されたミューティング回路であって、ミューティング回路はカスケード接続さ
れたNPN型である第1のトランジスタとNPN型である第2のトランジスタと
ミューティングスイッチとで構成され、第1のトランジスタのコレクタは信号源
及び出力端のホット側に接続され、第2のトランジスタのエミッタは信号源及び
出力端のコールド側に接続され、ミューティングスイッチの一方の接点はミュー
ティング回路駆動電圧源の+側に接続され、第1及び第2のトランジスタのベー
スは各々抵抗器を介してミューティングスイッチの他方の接点に接続され、第1
のトランジスタのベース・エミッタ間に抵抗器が接続されてなることを特徴とす
るミューティング回路」及び「信号源と出力端の間に並列に接続されたミューテ
ィング回路であって、ミューティング回路はカスケード接続されたPNP型であ
る第1のトランジスタとPNP型である第2のトランジスタとミューティングス
イッチとで構成され、第1のトランジスタのエミッタは信号源及び出力端のホッ
ト側に接続され、第2のトランジスタのコレクタは信号源及び出力端のコールド
側に接続され、ミューティングスイッチの一方の接点はミューティング回路駆動
電圧源の−側に接続され、第1及び第2のトランジスタのベースは各々抵抗器を
介してミューティングスイッチの他方の接点に接続され、第2のトランジスタの
ベース・エミッタ間に抵抗器が接続されてなることを特徴とするミューティング
回路」であることを各々構成に欠くことができない事項とする考案を提供する。
【0013】
上記構成を有する本考案のミューティング回路においては、第1,第2のトラ
ンジスタがオフのとき、信号の正成分に対して第1のトランジスタのベース・コ
レクタ間が逆バイアスとなり、信号の負成分に対して第2のトランジスタのベー
ス・エミッタ間が逆バイアスとなる。また、第1のトランジスタのベース・エミ
ッタ間に接続された第3の抵抗により、第1のトランジスタのベース側が低イン
ピーダンスとされる。したがって、信号の負成分による第1のトランジスタのベ
ース側への逆流が阻止され、第1のトランジスタのベース・エミッタ間の第3の
抵抗により、第1のトランジスタのベース側が低インピーダンスとなるため、水
滴等の導電体が付着しても第1のトランジスタはオンされることがない。
【0014】
以下、図1及び図2を用いて本考案の実施例を説明する。
なお、この説明において図4に示す実施例と共通する部分には同一符号を用い
る。
図1に示すのは、本考案のミューティング回路の第1の実施例であり、このミ
ューティング回路においては、NPN型の第1のトランジスタ3aのコレクタは
抵抗2を介して信号源1に接続されるとともに出力端8に接続されており、エミ
ッタにはNPN型の第2のトランジスタ9aのコレクタがカスケード接続されて
いる。また、第1のトランジスタ3aのベース・エミッタ間には抵抗10aが接
続されており、第2のトランジスタ9aのベースは、抵抗11及びミューティン
グスイッチ6を介して駆動電圧源7aの+側に接続されている。また、第1のト
ランジスタ3のベースは、抵抗5を介してミューティングスイッチ6の負荷側に
接続されている。
【0015】
このミューティング回路の動作を説明する。
ミューティング時には図3及び図4に示した従来のミューティング回路と同様
に、ミューティングスイッチ6がオンとされ、駆動電圧源7からの電圧が抵抗5
及び11を介して第1及び第2のトランジスタ3a及び9aのベースに加えられ
るため、第1及び第2のトランジスタ3a及び9aはオンとなる。そのため、信
号源1から抵抗2を介して出力端8へ出力されるべき信号電流の一部は、第1及
び第2のトランジスタ3a及び9aを介して流れる。そのため、出力端8への信
号が減衰しミューティングがかけられる。このとき、第1及び第2のトランジス
タ3a及び9aを介して流れる信号電流は、抵抗2と第1及び第2のトランジス
タ3a及び9aの内部抵抗との比に応じた分となる。
【0016】
非ミューティング時にはミューティングスイッチ6がオフとされ、第1のトラ
ンジスタ3aのベースに駆動電圧源7aからの電圧が加えられず、第1のトラン
ジスタ3aがオフとなっているため、信号源1からの信号電流は抵抗2を介して
出力端8へそのまま出力される。
この回路において、第2のトランジスタ9aのベース・エミッタ間には抵抗が
接続されていない。そのため、第1及び第2のトランジスタ3a及び9aのベー
スにはベース電圧が発生せず、第1のトランジスタ3aのコレクタ・ベース間が
逆バイアスとなっている。したがって、信号源1から大きな信号が入力された場
合にもクリッピングクリッピング歪を発生することがない。
【0017】
また、第1のトランジスタ3aのベース・エミッタ間に接続されているバイア
ス抵抗10aにより、そのベース・エミッタ間がバイアスされるため、第1のト
ランジスタ3aのベースが低インピーダンスとなり、信号源1からの入力信号の
レベルが所定値を上回った場合であっても、第1及び第2のトランジスタ3a及
び9aのダイオード特性により、信号電流の正成分は、第1のトランジスタ3a
のコレクタ側にて遮断され、その負成分は第1のトランジスタ3aのベース・エ
ミッタ間のバイアス抵抗10aにより、そのベース・エミッタ間がバイアスされ
るため、出力端8への漏れが防止される。さらに、第1のトランジスタ3aのベ
ースが低インピーダンスであるため、水滴等の導電体が付着した場合であっても
、リーク電流の発生を生じることもなく、ミューティングの誤動作を防止するこ
とができる。
【0018】
その結果、この実施例におけるミューティング回路は、たとえば図4に示した
従来のミューティング回路における逆流防止用のダイオード12を省いて構成す
ることができるため、回路構成が簡素化される。
【0019】
図2に示すものは、図1のNPN型の第1及び第2のトランジスタ3a及び9
aをPNP型の第1及び第2のトランジスタ3b及び9bに変えた場合の第2の
実施例である。この第2の実施例が図1に示した第1の実施例と異なっている点
は、第1及び第2のトランジスタ3b及び9bの極性が異なることにより駆動電
圧源7bの接続方向及びバイアス抵抗10bの接続位置が異なっている点のみで
あり、動作についても格別に異なる点はないから、説明は省略する。
【0020】
以上説明したように、本考案のミューティング回路においては、ミューティン
グ回路をカスケード接続されたNPN型である第1のトランジスタとNPN型で
ある第2のトランジスタとミューティングスイッチとで構成し、第1のトランジ
スタのコレクタは信号源及び出力端のホット側に接続され、第2のトランジスタ
のエミッタは信号源及び出力端のコールド側に接続され、ミューティングスイッ
チの一方の接点はミューティング回路駆動電圧源の+側に接続され、第1及び第
2のトランジスタのベースは各々抵抗器を介してミューティングスイッチの他方
の接点に接続され、第1のトランジスタのベース・エミッタ間に抵抗器が接続さ
れてなる構成あるいはカスケード接続されたPNP型である第1のトランジスタ
とPNP型である第2のトランジスタとミューティングスイッチとで構成され、
第1のトランジスタのエミッタは信号源及び出力端のホット側に接続され、第2
のトランジスタのコレクタは信号源及び出力端のコールド側に接続され、ミュー
ティングスイッチの一方の接点はミューティング回路駆動電圧源の−側に接続さ
れ、第1及び第2のトランジスタのベースは各々抵抗器を介してミューティング
スイッチの他方の接点に接続され、第2のトランジスタのベース・エミッタ間に
抵抗器が接続されてなる構成とした。これにより、第1,第2のトランジスタが
オフのとき、信号の正成分に対して第1のトランジスタのベース・コレクタ間が
逆バイアスとなる。また、信号の負成分に対しては、第2のトランジスタのベー
ス・エミッタ間が逆バイアスとなる。また、第1のトランジスタのベース・エミ
ッタ間の抵抗により、第1のトランジスタのベース側が低インピーダンスとなる
。
【0021】
これにより、信号の負成分による第1のトランジスタのベースへの逆流が阻止
されるため、クリッピング歪を防止することができる。また、水滴等の導電体が
付着した場合であっても、第1のトランジスタはオンされることはないので、ミ
ューティングの誤動作を防止することができる。
そして、本考案におけるミューティング回路は、たとえば図4に示した従来の
ミューティング回路に対して逆流防止用のダイオード12を省いた部品点数で構
成されるため、回路構成を簡素化することができる。
【図1】本考案のミューティング回路の一実施例を示す
回路図。
回路図。
【図2】図1のミューティング回路の各トランジスタを
NPNからPNP型に変えた場合の他の実施例の回路
図。
NPNからPNP型に変えた場合の他の実施例の回路
図。
【図3】従来のミューティング回路の一例を示す回路
図。
図。
【図4】図3の欠点を解消した従来のミューティング回
路の他の例を示す回路図。
路の他の例を示す回路図。
1 信号源
3a,9a NPN型トランジスタ
3b,9b PNP型トランジスタ
5,10a,10b,11 抵抗器
6 ミューティングスイッチ
7a,7b 駆動電圧源
Claims (2)
- 【請求項1】 信号源と出力端の間に並列に接続された
ミューティング回路であって、該ミューティング回路は
カスケード接続されたNPN型である第1のトランジス
タとNPN型である第2のトランジスタとミューティン
グスイッチとで構成され、前記第1のトランジスタのコ
レクタは信号源及び出力端のホット側に接続され、前記
第2のトランジスタのエミッタは信号源及び出力端のコ
ールド側に接続され、前記ミューティングスイッチの一
方の接点はミューティング回路駆動電圧源の+側に接続
され、前記第1及び第2のトランジスタのベースは各々
抵抗器を介してミューティングスイッチの他方の接点に
接続され、前記第1のトランジスタのベース・エミッタ
間に抵抗器が接続されてなることを特徴とするミューテ
ィング回路。 - 【請求項2】 信号源と出力端の間に並列に接続された
ミューティング回路であって、該ミューティング回路は
カスケード接続されたPNP型である第1のトランジス
タとPNP型である第2のトランジスタとミューティン
グスイッチとで構成され、前記第1のトランジスタのエ
ミッタは信号源及び出力端のホット側に接続され、前記
第2のトランジスタのコレクタは信号源及び出力端のコ
ールド側に接続され、前記ミューティングスイッチの一
方の接点はミューティング回路駆動電圧源の−側に接続
され、前記第1及び第2のトランジスタのベースは各々
抵抗器を介してミューティングスイッチの他方の接点に
接続され、前記第2のトランジスタのベース・エミッタ
間に抵抗器が接続されてなることを特徴とするミューテ
ィング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5566691U JPH052440U (ja) | 1991-06-21 | 1991-06-21 | ミユーテイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5566691U JPH052440U (ja) | 1991-06-21 | 1991-06-21 | ミユーテイング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052440U true JPH052440U (ja) | 1993-01-14 |
Family
ID=13005183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5566691U Pending JPH052440U (ja) | 1991-06-21 | 1991-06-21 | ミユーテイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052440U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
-
1991
- 1991-06-21 JP JP5566691U patent/JPH052440U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006238285A (ja) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | ミューティング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254379A (en) | Push-pull amplifier circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| KR900007923B1 (ko) | 음성출력증폭기 | |
| US3124758A (en) | Transistor switching circuit responsive in push-pull | |
| JPH052440U (ja) | ミユーテイング回路 | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPS6144406B2 (ja) | ||
| JPS59122211A (ja) | 自動利得制御回路 | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| JPS6339162B2 (ja) | ||
| US4179650A (en) | Variable impedance circuits | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| JPS641780Y2 (ja) | ||
| JPS6240807A (ja) | ミユ−テイング回路 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPS6329288Y2 (ja) | ||
| JPH0141052B2 (ja) | ||
| JPS5921554Y2 (ja) | 瞬時復帰形遅延回路 | |
| JPS5840374B2 (ja) | デンシカイロ | |
| JPH11177401A (ja) | スイッチ回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| GB2036487A (en) | Switching Circuit | |
| JPS61261950A (ja) | 電話機回路 | |
| JPH0537291Y2 (ja) | ||
| JPS62264706A (ja) | 出力段回路 |