JPH0524666B2 - - Google Patents

Info

Publication number
JPH0524666B2
JPH0524666B2 JP58098445A JP9844583A JPH0524666B2 JP H0524666 B2 JPH0524666 B2 JP H0524666B2 JP 58098445 A JP58098445 A JP 58098445A JP 9844583 A JP9844583 A JP 9844583A JP H0524666 B2 JPH0524666 B2 JP H0524666B2
Authority
JP
Japan
Prior art keywords
external connection
ultra
electronic circuit
high frequency
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58098445A
Other languages
English (en)
Other versions
JPS59222949A (ja
Inventor
Masahiro Hirayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58098445A priority Critical patent/JPS59222949A/ja
Publication of JPS59222949A publication Critical patent/JPS59222949A/ja
Publication of JPH0524666B2 publication Critical patent/JPH0524666B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
    • H10W44/203—Electrical connections
    • H10W44/206—Wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は、超高周波を扱う電子回路が集積化さ
れて構成されている超高周波集積化電子回路基板
を有し、その超高周波集積化電子回路基板上に、
その電子回路に接続されている複数の外部接続用
信号用パツドと、外部接続用基準電位用パツドと
が形成されている超高周波集積化電子回路装置の
改良に関する。
従来のこのような超高周波集積化電子回路装置
は、次に述べる構成を有しているのが普通であ
る。
すなわち、第１図に示すように、超高周波を扱
う電子回路が集積化されて構成されている、例え
ば方形の超高周波集積化電子回路基板１を有し、
その超高周波集積化電子回路基板１上に、その電
子回路に接続されている複数Ｎ個（但し、図にお
いては、Ｎ＝８個の場合が示されている。）の外
部接続用信号用パツドSP1，SP2………SPNと、
外部接続用基準電位用（通常は接地用）パツド
GPとが形成されている。
この場合、外部接続用信号用パツドSP1，SP2
………SPNは、超高周波集積化電子回路基板１上
の外周部に順次配列され、また、外部接続用基準
電位用パツドGPも超高周波集積化電子回路基板
１上の外周部に配されているが、外部接続用基準
電位用パツドGPが、外部接続用信号用パツド
SP1，SP2………SPNに対して共通な１つの外部
接続用基準電位用パツドGPでなり、そして、そ
の外部接続用基準電位用パツドが、超高周波集積
化電子回路基板１上に、外部接続用信号用パツド
SP1，SP2………SPNとは無関係な任意の位置に
おいて、配されている。
以上が、従来の超高周波集積化電子回路装置の
構成である。
ところで、このような構成を有する超高周波集
積化電子回路装置において、その電子回路を、超
高周波を用いて種々測定する必要がある場合があ
る。
このような場合、第１図に示すように、測定器
（図示せず）に接続されている複数Ｎ個の超高周
波用同軸ケーブルC1，C2………CNの中心導体２
の遊端を、それぞれ尖端にして、それぞれ外部接
続用信号用パツドSP1，SP2………SPNに接触さ
せ、また、超高周波用同軸ケーブルC1及びC2，
C2及びC3，C3及びC4………CN-1及びCN、及びCN
及びC1の外部導体３を、それぞれ導体ワイヤW1，
W2，W3………WN-1、及びWNによつて互に連結
した状態で、例えば導体ワイヤWNを、導体ワイ
ヤW0を用いて、外部接続用基準電位用パツドGP
に接触させることによつて、超高周波用同軸ケー
ブルC1，C2………CNを外部接続用基準電位用パ
ツドGPに共通に接続すればよい。
しかしながら、このようにして超高周波集積化
電子回路装置の電子回路を測定する場合、上述し
たように、導体ワイヤW1，W2，W3………WN-1、
及びWNを、それぞれ超高周波用同軸ケーブルC1
及びC2，C2及びC3，C3及びC4………CN-1及びCN、
及びCN及びC1の外部導体３間に、予め連結させ
ておく必要があると共に、例えば導体ワイヤWN
に導体ワイヤW0を連結し、そして、その導体ワ
イヤW0を外部接続用基準電位用パツドGPに接触
させる必要がある。
また、超高周波用同軸ケーブルC1，C2………
CNの中心導体２の遊端を、それぞれ外部接続用
信号用パツドSP1，SP2………SPNに接触させる
とき、超高周波用同軸ケーブルC1及びC2，C2及
びC3………CN-1及びCN、及びCN及びC1の外部導
体３間に、導体ワイヤW1，W2………WN-1，WN
が、予め連結されているので、超高周波用同軸ケ
ーブルC1，C2………CNの中心導体２を、それぞ
れ外部接続用信号用パツドSP1，SP2………SPN
に、同時に、確実、に接触させることが困難であ
る。
従つて、第１図に示す従来の超高周波集積化電
子回路装置の場合、その電子回路を超高周波を用
いて測定する場合に、その測定を容易に行うこと
ができない、という欠点を有していた。
また、第１図に示す超高周波集積化電子回路装
置の電子回路を上述したようにして測定する場
合、超高周波用同軸ケーブルCiの外部導体３と、
外部接続用基準電位用パツドGPとの間の導体ワ
イヤWi-1〜W1，W8及びW0の長さの総和、また
は導体ワイヤWi〜WN及びW0の長さの総和が長く
なるので、超高周波用同軸ケーブルCiの外部導体
３と、外部接続用基準電位用パツドGPとの間が、
大きなインピーダンス値を有するインダクタを介
して連結さていることと等価になる。
このため、第１図に示す従来の超高周波集積化
電子回路装置の場合、その電子回路を超高周波を
用いて測定する場合、その測定用信号に大きな損
失を伴うと共に、測定用信号の波形に乱れが生
じ、よつて、電子回路の測定を高精度で行うこと
ができない、という欠点を有していた。
よつて、本発明は、上述した欠点を有しない、
新規な超高周波集積化電子回路装置を提案せんと
するもので、以下、本発明の実施例を詳述すると
ころから明らかとなるであろう。
第２図は、本願第１番目の発明による超高周波
集積化電子回路装置の実施例を示す。
第２図に示す本願第１番目の発明による超高周
波集積化電子回路装置において、第１図との対応
部分には、同一符号を付して、詳細説明を省略す
る。
第２図に示す本願第１番目の発明による超高周
波集積化電子回路装置は、次の事項を除いて、第
１図に示す従来の超高周波集積化電子回路装置と
同様の構成を有する。
すなわち、外部接続用基準電位用パツドGPが、
複数Ｎ個の外部接続用信号用パツドSP1，SP2…
……SPNに対応して、複数Ｎ個の外部接続用基準
電位用パツドGP1，GP2………GPNを有する。
そして、外部接続用信号用パツドSP1，SP2…
……SPN、及び外部接続用基準電位用パツド
GP1，GP2………GPNが、外部接続用信号用パツ
ドSPi（但し、ｉ＝１，２………Ｎ）と、外部接続
用基準電位用パツドGPiとを互に所要の間隔を保
つて配されている第ｉの外部接続用パツド対Piと
して、超高周波集積化電子回路基板１上に、その
外周部において順次配列されている。
また、外部接続用基準電位用パツドGP1，GP2
………GPNが超高周波集積化電子回路基板１上に
形成された配線層４によつて互に連結されてい
る。実際上、この配線層４は、外部接続用基準電
位用パツドGP1，GP2………GPNから、これらと
一体に延長している。
以上が、本願第１番目の発明による超高周波集
積化電子回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回
路装置によれば、その電子回路を、第１図で上述
したように、超高周波を用いて種々測定する必要
がある場合、第２図に示すように、複数Ｎ個の超
高周波用同軸ケーブルC1，C2………CNの中心導
体２の遊端を、それぞれ尖端にして、それぞれ外
部接続用信号用パツドSP1，SP2………SPNに接
触させ、また、導体ワイヤW1′，W2′………WN′
の一端を、それぞれ超高周波用同軸ケーブルC1，
C2………CNの外部導体３に連結した状態で、そ
れら導体ワイヤW1′，W2′………WN′の他端を、
それぞれ外部接続用基準電位用パツドGP1，GP2
………GPNに接触させれば良い。
ところで、このようにして第２図に示す本願第
１番目の発明による超高周波集積化電子回路装置
の電子回路を測定する場合、導体ワイヤW1′，
W2′………WN′の一端を、それぞれ超高周波用同
軸ケーブルC1，C2………CNに予め連結させてお
く必要があるが、その連結は、第１図の場合にお
いて、導体ワイヤW1，W2………WN-1、及びWN
を、それぞれ超高周波用同軸ケーブルC1及びC2，
C2及びC3，C3及びC4………CN-1及びCN、及びCN
及びC1の外部導体３間に予め連結しておく場合
に比し、極めて簡単であり、また、第１図の場合
のように導体ワイヤW0を例えば導体ワイヤWN及
び外部接続用基準電位用パツドGP間に接続する
必要もない。
また、超高周波用同軸ケーブルC1，C2………
CNの外部導体３が、第１図の場合のように導体
ワイヤを用いて互に連結されていないので、超高
周波用同軸ケーブルCiを、他の超高周波用同軸ケ
ーブルと無関係な自由な姿勢にとらせることがで
き、従つて、超高周波用同軸ケーブルC1，C2…
……CNの中心導体２を、それぞれ外部接続用信
号用パツドSP1，SP2………SPNに容易に接触さ
せることができると共に、超高周波用同軸ケーブ
ルC1，C2………CNの外部導体３を、導体ワイヤ
W1，W2………WNを介して、それぞれ外部接続
用基準電位用パツドGP1，GP2………GPNに容易
に接触させることができる。
従つて、第２図に示す本願第１番目の発明によ
る超高周波集積化電子回路装置によれば、その電
子回路を超高周波を用いて測定する場合に、その
測定を容易に行うことができる、という特徴を有
する。
また、第２図に示す本願第１番目の発明による
超高周波集積化電子回路装置の電子回路を上述し
たようにして測定する場合、超高周波用同軸ケー
ブルCiの外部導体３が、外部接続用基準電位用パ
ツドGPiに、導体ワイヤWi′を介して連結される
が、その導体ワイヤWi′が、短い長さで済むの
で、インダクタとして実質的に作用しないか、作
用するとしてもそのインダクタンス値が十分小さ
い。
このため、第２図に示す本願第１番目の発明に
よる超高周波集積化電子回路装置によれば、その
電子回路を超高周波を用いて測定する場合に、そ
の測定用信号に大きな損失を伴なつたり、測定用
信号の波形に乱れが生じたりすることがない、と
いう特徴を有する。
また、第２図に示す本願第１番目の発明による
超高周波集積化電子回路装置の電子回路を上述し
たようにして測定する場合、超高周波用同軸ケー
ブルC1及びC2，C2及びC3………CN-1及びCN、及
びCN及びC1の中心導体２間に、それぞれ超高周
波用同軸ケーブルC1，C2………CN-1及びCNの外
部導体３に連結されている導体ワイヤW1′，
W2′………WN′を延長して配置させることができ
るので、それら中心導体２間が、互に電磁結合し
たりするのが抑圧される。
従つて、第２図に示す本願第１番目の発明によ
る超高周波集積化電子回路装置によれば、その電
子回路を超高周波を用いて測定する場合に、漏話
や雑音が不必要に発生したりしない、という特徴
を有する。
次に第３図を伴なつて、本願第２番目の発明に
よる超高周波集積化電子回路装置の実施例を述べ
よう。
第３図に示す本願第１番目の発明による超高周
波集積化電子回路装置において、第２図との対応
部分には同一符号を付して、詳細説明を省略す
る。
第３図に示す本願第２番目の発明による超高周
波集積化電子回路装置は、次の事項を除いて、第
２図に示す本願第１番目の発明による超高周波集
積化電子回路装置と同様の構成を有する。
すなわち、超高周波集積化電子回路基板１に、
上述した外部接続用パツド対P1〜PN中の所要の
外部接続用パツド対（これを一般にPaとする。
なお図においては、外部接続用パツド対Paが外
部接続用パツド対P5及びP6を除いた外部接続用
パツド対P1〜P4，P7及びP8である場合が示され
ている。）における外部接続用信号用パツド（こ
れを一般にSPaとする。なお図においては、外部
接続用信号用パツドSPaが、外部接続用信号用パ
ツドSP1〜SP4，SP7及びSP8である場合が示され
ている。）及び外部接続用基準電位用パツド（こ
れを一般にGPaとする。なお図においては、外部
接続用基準電位用パツドGPaが外部接続用基準電
位用パツドGP1〜GP4，GP7及びGP8である場合
が示されている。）間の領域（これを一般にQaと
する。なお図においては、領域QaがQ1〜Q4，Q7
及びQ8である場合が示されている。）において、
それら外部接続用信号用パツドSPa及び外部接続
用基準電位用パツド間GPaに接続されている抵抗
素子、容量素子などのインピーダンス素子（図示
しないが、これを一般にZaとする。）が設けられ
ている。
このインピーダンス素子Zaは、それが抵抗素子
である場合、領域Qa上に抵抗体層が外部接続用
信号用パツドSPa及び外部接続用基準電位用パツ
ドGPa間に延長している構成とし得る。また、容
量素子である場合、領域Qa上に外部接続用信号
用パツドSPaからこれと一体に延長している導電
性層と、領域Qa下にその導電性層と誘電体層を
介して対向して且つ外部接続用基準電位用パツド
GPaに連結している他の導電性層とを有している
構成とし得る。
以上が、本願第２番目の発明による超高周波集
積化電子回路装置の実施例の構成である。
このような構成を有する超高周波集積化電子回
路装置によれば、それが、上述した事項を除い
て、第２図に示す本願第１番目の発明による超高
周波集積化電子回路装置と同様の構成を有するの
で、詳細説明は省略するが、第２図に示す本願第
１番目の発明による超高周波集積化電子回路装置
で上述したと同様の優れた特徴を有する。
また、第３図に示す本願第２番目の発明による
超高周波集積化電子回路装置の場合、超高周波集
積化電子回路基板１上に、外部接続用パツド対
P1〜PN中の所要の外部接続用パツド対Paにおけ
る外部接続用信号用パツドSPa及び外部接続用基
準電位用パツドGPa間の領域Qaにおいて、それら
外部接続用信号用パツドSPa及び外部接続用基準
電位用パツドGPa間に接続されているインピーダ
ンス素子Zaを有している。
このため、そのインピーダンス素子Zaが抵抗素
子である場合、その抵抗値を適当に選定すること
によつて、外部接続用信号用パツドSPa及び外部
接続用基準電位用パツドGPa間でみた入力または
出力インピーダンスを、それら外部接続用信号用
パツドSPa及び外部接続用基準電位用パツドGPa
に接続されている超高周波用同軸ケーブルの特性
インピーダンスと整合させることができるので、
上述した電子回路の超高周波を用いた測定をより
効果的に、かつ確実に行うことができる、という
特徴を有する。
また、インピーダンス素子つａが容量素子で
り、そして、その容量素子が接続されている外部
接続用信号用パツドSPa及び外部接続用基準電位
用パツドGPaが、超高周波集積化電子回路基板１
に構成されている電子回路の電源回路に接続され
ている場合、電子回路に安定化された電源を供給
する機能を得ることができるので、上述した測定
をより安定、確実に行うことができる、という特
徴を有する。
なお、上述においては、本願第１番目の発明に
よる超高周波集積化電子回路装置及び本願第２番
目の発明による超高周波集積化電子回路装置のそ
れぞれにつき、１つの実施例を述べたが、例えば
第４図に示すように、超高周波集積化電子回路基
板１上に、外部接続用信号用パツドSPaと外部接
続用基準電位用パツドGPaとによる上述した外部
接続用パツド対Piに組合せた構成で外部接続用基
準電位用パツドGPaと同様の他の外部接続用基準
電位用パツドGPa″及びこれに接触する導体ワイ
ヤWiを設けた構成とすることもできる。
【図面の簡単な説明】
第１図は、従来の超高周波集積化電子回路装置
を示す略線的平面図である。第２図は、本願第１
番目の発明による超高周波集積化電子回路装置の
実施例を示す略線的平面図である。第３図は、本
願第２番目の発明による超高周波集積化電子回路
装置の実施例を示す略線的平面図である。第４図
は、本発明による超高周波集積化電子回路装置の
他の実施例を示す略線的平面図である。 １……超高周波集積化電子回路基板、SP1，
SP2………SPN……外部接続用信号用パツド、
GP，GP1，GP2………GPN……外部接続用基準電
位用パツド、C1，C2………CN……超高周波用同
軸ケーブル、２……中心導体、３……配線層。

Claims (1)

  1. 【特許請求の範囲】 １ 超高周波を扱う電子回路が集積化されて構成
    されている超高周波集積化電子回路基板を有し、
    該超高周波集積化電子回路基板上に、上記電子回
    路に接続されている複数Ｎ個の外部接続用信号用
    パツドSP1，SP2………SPNと、外部接続用基準
    電位用パツドGPとが形成されている超高周波集
    積化電子回路装置において、 上記外部接続用基準電位用パツドGPが、上記
    複数Ｎ個の外部接続用信号用パツドSP1，SP2…
    ……SPNに対応して、複数Ｎ個の外部接続用基準
    電位用パツドGP1，GP2………GPNを有し、 上記外部接続用信号用パツドSP1，SP2………
    SPN、及び上記外部接続用基準電位用パツド
    GP1，GP2………GPNが、上記外部接続用信号用
    パツドSPi（但し、i＝１，２………Ｎ）と、上記外
    部接続用基準電位用パツドGPiとを互に近接して
    配されている第ｉの外部接続用パツド対Piとし
    て、上記超高周波集積化電子回路基板上の周辺部
    に配列され、 上記外部接続用基準電位用パツドGP1，GP2…
    ……GPNが、上記超高周波集積化電子回路基板上
    に形成された配線層によつて互に接続されている
    ことを特徴とする超高周波集積化電子回路装置。 ２ 超高周波を扱う電子回路が集積化されて構成
    されている超高周波集積化電子回路基板を有し、
    該超高周波集積化電子回路基板上に、上記電子回
    路に接続されている複数Ｎ個の外部接続用信号用
    パツドSP1，SP2………SPNと、外部接続用基準
    電位用パツドGPとが形成されている超高周波集
    積化電子回路装置において、 上記外部接続用基準電位用パツドGPが、上記
    複数Ｎ個の外部接続用信号用パツドSP1，SP2…
    ……SPNに対応して、複数Ｎ個の外部接続用基準
    電位用パツドGP1，GP2………GPNを有し、 上記外部接続用信号用パツドSP1，SP2………
    SPN、及び上記外部接続用基準電位用パツド
    GP1，GP2………GPNが、上記外部接続用信号用
    パツドSPi（但し、ｉ＝１，２………Ｎ）と、上記
    外部接続用基準電位用パツドGPiとを互に近接し
    て配されている第ｉの外部接続用パツド対Piとし
    て、上記超高周波集積化電子回路基板上の周辺部
    に配列され、 上記外部接続用基準電位用パツドGP1，GP2…
    ……GPNが、上記超高周波集積化電子回路基板上
    に形成された配線層によつて互に接続され、 上記超高周波集積化電子回路基板上に、上記外
    部接続用パツド対P1〜PN中の所要の外部接続用
    パツド対における外部接続用信号用パツド及び外
    部接続用基準電位用パツド間の領域において、そ
    れら外部接続用信号用パツド及び外部接続用基準
    電位用パツド間に接続されているインピーダンス
    素子が設けられていることを特徴とする超高周波
    集積化電子回路装置。
JP58098445A 1983-06-02 1983-06-02 超高周波集積化電子回路装置 Granted JPS59222949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58098445A JPS59222949A (ja) 1983-06-02 1983-06-02 超高周波集積化電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58098445A JPS59222949A (ja) 1983-06-02 1983-06-02 超高周波集積化電子回路装置

Publications (2)

Publication Number Publication Date
JPS59222949A JPS59222949A (ja) 1984-12-14
JPH0524666B2 true JPH0524666B2 (ja) 1993-04-08

Family

ID=14219940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58098445A Granted JPS59222949A (ja) 1983-06-02 1983-06-02 超高周波集積化電子回路装置

Country Status (1)

Country Link
JP (1) JPS59222949A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2168857A (en) * 1984-11-14 1986-06-25 Int Standard Electric Corp Method and structure for interconnecting high frequency components
US4979016A (en) * 1988-05-16 1990-12-18 Dallas Semiconductor Corporation Split lead package
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom

Also Published As

Publication number Publication date
JPS59222949A (ja) 1984-12-14

Similar Documents

Publication Publication Date Title
US4764723A (en) Wafer probe
JP2002538435A (ja) 高帯域受動集積回路テスタのプローブカードアセンブリ
JP3666967B2 (ja) グランド間接続構造
JPH0524666B2 (ja)
JP4748376B2 (ja) 同軸ケーブルおよびこれを用いた伝送回路
JPS5942735Y2 (ja) 抵抗減衰器
JP3116326B2 (ja) プロ―ブカ―ド
JPS6313401A (ja) 高周波伝送路の接続回路
JPS63316901A (ja) 同軸コネクタ
JPS62259500A (ja) 回路基板
JPH0555813A (ja) マイクロストリツプ線路終端器
JPH01261837A (ja) 半導体集積回路
JPS60247303A (ja) 電力分配器
KR100257529B1 (ko) 고주파 여파기의 주파수 특성 측정 장치
JP2587703Y2 (ja) 磁界シールド効果測定器
JP2637975B2 (ja) 半導体装置用パツケージ
JPS60144317U (ja) テレビジヨン信号分配器
JPH073683Y2 (ja) ハイブリッド変成器
JPS63107129A (ja) チツプキヤリア
JPH034124B2 (ja)
JPH0677341A (ja) 回路基板
JP3039807B2 (ja) キャパシタバイパス構造を有する集積回路プローブ装置
JPH0443821Y2 (ja)
JPS59107597A (ja) マルチワイヤ配線基板
JPS62126649A (ja) プロ−ブカ−ド