JPH052485A - パイプライン制御方式 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、例外が発生した場合に、パイプライ
ン内に残されていた後続命令をハードウェア演算回路に
よる実行対象とすることにより例外処理を高速化するパ
イプライン制御方式を構築することを特徴とする。 【構成】パイプライン式情報処理装置において、演算に
よる例外検出を行い、例外検出時には例外を発生した命
令をソフトウェアによって読み出しエミュレーションを
実行し（ステップｂ，ｄ）、命令キューに後続命令が残
されていれば、その後続命令を読み出してメモリ内部に
再配置し（ステップｅ，ｆ）、その後、再配置した命令
を通常の命令実行と同様に命令キューに読み込み、ハー
ドウェア演算回路を使用して実行する（ステップｇ）こ
とによって、例外処理の高速化を実現するようにしたも
のである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高速処理を実現するパ
イプライン制御方式に関する。

【０００２】

【従来の技術】高速演算を実現するためにパイプライン
制御を行うことは常套手段である。パイプライン制御と
は命令のフェッチと実行をパイプライン式に並列処理を
行うものである。

【０００３】従来、パイプライン制御式情報処理装置に
おいて、演算命令によって例外が発生した場合、割り込
みによってパイプラインを止め、ソフトウェアによって
パイプ内の命令を読み出し、例外を発生した命令と、そ
の後続命令のエミュレーションを行っていたものであ
る。図３は従来の例外処理のための動作フローチャート
を示したものである。

【０００４】

【発明が解決しようとする課題】上記した従来技術に従
えば、例外発生時には、パイプライン内部にある例外を
発生させた命令とその後続の命令の実行を、全てソフト
ウェアによるエミュレーションで処理していたため、例
外処理にかなりの時間を要していた。

【０００５】例を挙げると、ハードウェア演算回路によ
って拡張精度の演算を実行することができない情報処理
装置において拡張精度演算命令を実行する場合に例外が
発生する。そのとき、例外を発生した命令はソフトウェ
アによってエミュレーションを行う。その例外を発生し
た命令の後続の命令が命令キューの内部にあるとき、そ
の命令がハードウェア演算回路で実行可能な命令であっ
た場合でもソフトウェアエミュレーションを行ってい
た。これが例外処理を遅らせる大きな原因となってい
た。

【０００６】本発明は上記事情に鑑みてなされたもので
あり、ハードウェアによる演算命令の実行が不可能な例
外が発生した場合に、パイプライン内に残されていた後
続命令をハードウェア演算回路による実行対象とするこ
とにより例外処理の高速化を図るようにしたパイプライ
ン制御方式を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、メモリから読
み出された命令を保持する命令キューを有し、命令フェ
ッチと演算実行を並列実行するパイプライン制御式情報
処理装置において、命令キューから取り出された命令に
従う演算による例外を検出する例外検出手段と、例外を
発生した命令をソフトウェアによって読み出しエミュレ
ーションを実行する手段と、例外が検出された場合に命
令キューに残されている後続命令を取り出してメモリ上
に再配置する命令再配置手段とを具備し、命令再配置手
段によってメモリ上に再配置された命令を命令キューに
読み出して実行するようにしたことを特徴とする。

【０００８】

【作用】パイプライン制御式の情報処理装置において、
演算によって例外が発生した場合に、これを例外検出手
段にて検出し、例外を発生した命令よりも先に実行すべ
き命令を実行した後にパイプラインを止め、例外を発生
させた命令と後続する命令をソフトウェアによって読み
出し、例外を発生した命令をエミュレーションした後
に、その後続の命令をハードウェア演算回路の演算機能
を使用して、通常の命令実行と同様に演算命令を実行す
る。

【０００９】即ち本発明によれば、例外が発生した場合
には、例外を発生した命令はソフトウェアによってエミ
ュレーションを実行し、その後続の命令はソフトウェア
によってメモリ内部に再び格納し、通常の命令実行と同
様に命令キューに読み込み、そしてハードウェア演算回
路を使用して演算を実行することによって、例外処理の
高速化を実現する。

【００１０】このように例外を発生した命令の後続の命
令は、ハードウェアの演算機能によって命令実行を行
う。その結果、特に、例外を発生した命令の後続の命令
が命令キュー（パイプライン内部）に多数存在する場合
には、ソフトウェアによるエミュレーションによってそ
れら後続命令を実行する従来方式よりも、命令実行速度
が著しく向上する。このことにより処理性能の向上がは
かれる。

【００１１】

【実施例】図１は本発明の実施例を示すブロック図であ
る。図において、符号１はメモリであり、プログラム、
データ等を格納する。符号２は入出力ポート（Ｉ／Ｏポ
ート）であり、ユーザーが使用する入出力装置を接続す
る。符号３はメモリ制御回路であり、アドレス線３０
１、データ線３０２を介してメモリ１、入出力ポート２
に対するデータの入出力を制御する。符号３０３は信号
線であり、メモリ制御回路３がメモリ１より読み出した
命令を、命令キューに送出するのに用いられる。符号４
は命令キュー制御回路であり、命令キューのデータの入
力、保持に関する制御を行う。メモリアクセスの優先度
制御等も、命令キュー制御回路４が行う。

【００１２】符号５０は第１の命令キューであり、信号
線３０３を通してメモリ制御回路３より出力されたデー
タを入力し保持する。信号線３０３を転送されるデータ
を入力するかしないかは、信号線４０１を通して命令キ
ュー制御回路４によって制御される。

【００１３】符号５１は第２の命令キューであり、信号
線５０１を通して命令キュー５０より出力されたデータ
を入力し保持する。信号線５０１のデータを入力するか
しないかは、信号線４０５を通して命令キュー制御回路
４によって制御される。この命令キュー５１は、整数演
算、ロード／ストア用の命令のキューである。

【００１４】符号５２は第３の命令キューであり、信号
線５１１を通して命令キュー５１より出力されたデータ
を入力し保持する。信号線５１１のデータを入力するか
しないかは、信号線４０６を通して命令キュー制御回路
４によって制御される。

【００１５】符号６０は命令デコード回路であり、信号
線５０１を通して命令キュー５０より出力されたデータ
を入力しデコード（解折）する。命令デコード回路６０
のデコード情報は、信号線６０１を介して命令キュー制
御回路４へ送出される。命令キュー制御回路４はこの情
報を使用して命令キューの制御を行う。

【００１６】符号７１は第１の浮動小数点命令キューで
あり、浮動小数点演算命令を信号線５０１を通して、命
令キュー５０より入力する。入力、保持の制御は、信号
線４０２を介して、命令キュー制御回路４によって行わ
れる。

【００１７】符号７２は第２の浮動小数点命令キューで
あり、浮動小数点演算命令を信号線７１１を通して、浮
動小数点命令キュー７１より入力する。入力、保持の制
御は、信号線４０３を介して、命令キュー制御回路４に
よって行われる。

【００１８】符号７３は第３の浮動小数点命令キューで
あり、浮動小数点演算命令を信号線７２１を通して、命
令キュー７２より入力する。入力、保持の制御は、信号
線４０４を介して、命令キュー制御回路４によって行わ
れる。

【００１９】符号８０は整数演算＆ロード／ストア制御
回路であり、命令キュー５１の出力を信号線５１１よ
り、命令キュー５２の出力を信号線５２１より、それぞ
れ受け取り、その情報に基づいて整数演算またはロード
／ストアの制御を行う。命令キュー５１より受け取った
情報より、必要なレジスタをレジスタファイル８１中よ
り読み出す。その指定は、信号線８０３によって行い、
このレジスタのデータは信号線８０４を通して受け取
る。

【００２０】整数演算＆ロード／ストア制御回路８０で
の演算（演算命令の実行）は、命令キュー５１の命令が
命令キュー５２に制御が移ることに同期して行われる。
その結果は命令キュー５２の情報に基づいてレジスタフ
ァイル８１に格納される。その結果格納レジスタは信号
線８０５によって指定され、ライトデータはデータ線８
０６を通して格納される。

【００２１】一方、ロード命令の実行は、整数演算＆ロ
ード／ストア制御回路８０が命令キュー５２の情報に基
づいて制御信号線８０１に制御信号を出力し、データ線
８０２より受け取ったデータを介して行う。このデータ
線８０２より受け取られるデータは、制御信号線８０１
の情報に基づきメモリ制御回路３によってメモリ１から
読み出されるものである。

【００２２】またストア命令の実行は、整数演算＆ロー
ド／ストア制御回路８０が命令キュー５１の情報に基づ
いて、信号線８０４よりデータを受け取りデータ線８０
２に出力することで行う。信号線８０４のデータは信号
線８０３の指定によりレジスタファイル８１から出力さ
れるものである。メモリ制御回路３には信号線８０１を
介して制御情報が出力される。メモリ制御回路３はその
情報に基づいて信号線８０２のデータのメモリライトを
実行する。

【００２３】符号８１はレジスタファイルであり、各種
演算はこのレジスタファイル８１に対して行われる。ロ
ード／ストアは、このレジスタファイル８１と、メモリ
１または入出力ポート２との間で行われる。

【００２４】符号８２は第１の浮動小数点演算回路であ
り、浮動小数点命令キュー７１より信号線７１１を介し
て情報を受け取り浮動小数点に関する演算を行う。浮動
小数点演算回路８２は制御信号線８２１を通して演算に
必要なレジスタファイル８１を指定し、データ線８２２
を通してレジスタファイル８１よりそのデータを浮け取
る。

【００２５】符号８３は第２の浮動小数点演算回路であ
り、浮動小数点演算回路８２より信号線８２０を通し
て、また浮動小数点命令キュー７２より信号線７２１を
通して、それぞれ情報を受け取り、浮動小数点演算を浮
動小数点演算回路８２より引き継いで実行する。

【００２６】符号８４は第３の浮動小数点演算回路であ
り、浮動小数点演算回路８３より信号線８３０を通し
て、また浮動小数点命令キュー７３より信号線７３１を
通して、それぞれ情報を受け取り、浮動小数点演算を浮
動小数点演算回路８３より引き継いで実行する。

【００２７】以上の浮動小数点演算回路８２〜８４の３
段の演算器によって浮動小数点演算を完了する。演算結
果は信号線８４１によって指定されたレジスタファイル
８１にデータ線８４２を通して格納される。

【００２８】符号９０は例外検出回路であり、浮動小数
点演算回路８４が生成した演算に関する情報を、信号線
８４０を介して受け取り、その情報に基づいて例外を検
出する。符号９０１は信号線であり、例外検出回路９０
が例外を検出した際に、その情報を命令キュー制御回路
４へ伝達する信号が転送される。

【００２９】図２は本発明実施例の動作概略を示すフロ
ーチャートである。図において、ＳＴＡＲＴはプログラ
ムの開始を示す。入出力ポート２から入力があるまでは
プログラムは起動しない。入出力ポート２からメモリ制
御回路３に入力がなされることによって処理が開始さ
れ、制御はステップａに移る。ステップａは命令を実行
するルーチンであり、メモリ１から命令をリードしてパ
イプラインに取り込み、その実行を行う。

【００３０】ステップｂは例外が発生したか否かを判断
するルーチンであり、例外を検出した場合、例外処理の
ルーチンが起動される。この例外は、図１に示す浮動小
数点演算回路８２〜８４が例えば単精度、倍精度の浮動
小数点演算しか扱えないのに拡張精度の浮動小数点演算
命令を実行した場合に発生する。例外が発生した場合に
は、制御はステップｄに移る。例外が発生しない場合、
処理はステップｃに移る。

【００３１】ステップｃはプログラムが終了したか否か
を判断するルーチンであり、ステップａにて読み出され
た命令がプログラムの終了を示す命令であれば、情報処
理装置はその処理を停止する。そうでなければ、次の命
令を実行するために、ステップａへ戻る。

【００３２】ステップｄは例外を発生した命令を実行す
るルーチンであり、ソフトウェアは例外処理のルーチン
を実行し、ソフトウェアによって例外を発生した命令
（例えば拡張精度の浮動小数点演算命令）をエミュレー
ションする。

【００３３】ステップｅは命令キューが空かどうかを判
断するルーチンであり、例外が発生した命令の後続命令
をソフトウェアによって読み出し、その命令が有効であ
るかどうかを判別する。

【００３４】ステップｆは命令キューから命令を読み出
してメモリ上に再格納するルーチンであり、例外を発生
させた命令の後続の命令がステップｅの処理において有
効であることが判別された場合に、その命令をメモリ１
上に再格納し、その後にこの命令を命令キューに読み出
して、ハードウェア演算回路（整数演算＆ロード／スト
ア制御回路８０、浮動小数点演算回路８２〜８４）の演
算機能を使用して実行できる状態にする。

【００３５】ステップｇはメモリ１上に再配置した命令
を読み出して実行するステップであり、ステップｆにて
メモリ１上に格納された命令を通常の命令実行と同様に
読み出して実行する。これらの命令の実行が終わった場
合、または例外を発生させた命令の後続命令が命令キュ
ーに存在しなかった場合は、ステップｃに制御が移る。
ＳＴＯＰは処理の終了を示す。

【００３６】以下、本発明実施例の動作について説明す
る。まず始めに、装置全体は待ちの状態にある。このと
き、入出力ポート２より動作開始の入力があると、信号
線３０２を通してメモリ制御回路３に動作開始の情報が
伝えられる。

【００３７】メモリ制御回路３は待ちの状態にあると
き、常に信号線３０１を通して入出力ポート２を制御
し、この動作開始の情報が信号線３０２を通して入力さ
れることを待っている。動作開始の入力があると、メモ
リ制御回路３は命令のリードを開始する。

【００３８】次にメモリ制御回路３は、メモリ１から信
号線３０１を通して命令を読み出し、同命令およびその
命令アドレスを信号線３０３を通して命令キュー５０へ
送信する。同時にメモリ制御回路３は、信号線３０４を
通して命令キュー制御回路４へ制御信号を送付する。命
令キュー制御回路４は、信号線４０１を通して命令キュ
ー５０に対して命令、アドレスをラッチする制御を行
う。

【００３９】命令キュー５０に格納された命令は、信号
線５０１へ送付される。命令デコーダ６０はこの命令を
デコードし、そのデコード情報を信号線６０１を通して
命令キュー制御回路４へ送付する。

【００４０】命令キュー制御回路４は、信号線６０１の
情報をもとに、信号線５０１に送られた命令が浮動小数
点演算命令であれば、信号線５０１の情報を浮動小数点
命令キュー７１にラッチするように信号線４０２を通し
て制御を行う。また浮動小数点演算命令でなければ、命
令キュー制御回路４は、信号線５０１の情報を命令キュ
ー５１にラッチするように信号線４０５を通して制御を
行う。

【００４１】ところで、信号線５０１を転送される命令
が浮動小数点演算命令であった場合、浮動小数点命令キ
ュー７１にラッチされた情報は、信号線７１１を通して
浮動小数点演算回路８２および（浮動小数点命令キュー
７１の）次の段の命令キュー７２にラッチされる。この
浮動小数点命令キュー７２のラッチは、命令キュー制御
回路４により信号線４０３を通して制御される。

【００４２】次に、浮動小数点命令キュー７２の情報は
信号線７２１に出力される。この信号線７２１の情報
は、信号線４０４を通して行われる命令キュー制御回路
４の制御によって、（浮動小数点命令キュー７２の）次
の段（最終段）の命令キュー７３にラッチされる。

【００４３】浮動小数点命令キュー７３の情報は信号線
７３１に出力される。浮動小数点演算回路８２，８３，
８４には、信号線７１１，７２１，７３１の情報がそれ
ぞれ入力される。浮動小数点演算回路８２，８３，８４
は、信号線７１１，７２１，７３１を転送される情報
（浮動小数点演算命令）に基づいて演算を行う。

【００４４】一方、信号線５０１を転送される命令が浮
動小数点演算命令でなかった場合、命令キュー５１にラ
ッチされた情報は、信号線５１１を通して次の段の命令
キュー５２にラッチされる。この命令キュー５２のラッ
チは、命令キュー制御回路４により信号線４０６を通し
て制御される。

【００４５】次に、命令キュー５２の情報は、信号線５
２１に出力される。信号線５１１および５２１に出力さ
れた情報は、整数演算＆ロード／ストア制御回路８０に
入力され、ここで整数演算または、ロード／ストアファ
ンクションが実行される。

【００４６】本発明実施例にて示される情報処理装置は
パイプライン構造をとっており、浮動小数点演算回路８
４による演算結果が例外とならない限り、上記の動作は
並行して実行される。

【００４７】即ち本実施例では、浮動小数点演算命令が
３命令連続して命令キュー５０に入力された場合には、
３段の浮動小数点命令キュー７１，７２，７３にそれぞ
れ入力順に浮動小数点演算命令が格納される。浮動小数
点演算命令によって例外が発生しない場合、これらの動
作は継続する。但し、レジスタファイル８１中の同一レ
ジスタが指定された場合、または、メモリ１からの命令
リードと、ロード／ストア命令の実行によりメモリアク
セスが同時に行われた場合は本来先に実行すべき動作が
行われる。

【００４８】そのための制御は、命令キュー制御回路４
により、信号線３０４，５０１，６０１，５１１，５２
１，７１１，７２１，７３１を通して入力した各種情報
をもとに、各命令キュー（５０〜５２，７１〜７３）お
よびメモリ制御回路３に対して行われる。例えば、命令
キュー５２にロード命令があり、それを実行する場合に
は、メモリ制御回路３はロードの動作を行ったのち、命
令キュー５０への新しい命令の読み込みを実行する。

【００４９】一方、例外検出回路９０は例外の発生を監
視している。即ち例外検出回路９０は、浮動小数点演算
回路８４の出力信号線８４０を常にモニタしており、例
外を検出した場合（図２ステップｂ）には、その情報が
信号線９０１を通して命令キュー制御回路４に伝えられ
る。これによって命令キュー制御回路４は例外処理を行
うべく、以下に述べるキューの制御を行う。

【００５０】即ち例外が発生した場合、命令キュー制御
回路４はまず、そのとき各命令キュー５０〜５２，７１
〜７３にラッチされている命令の実行を中止させる。次
に命令キュー制御回路４は、各命令キュー５０〜５２，
７１〜７３の出力を制御して順次命令を出力伝達させ、
各キュー５０〜５２，７１〜７３内の命令を最終段のキ
ュー５２，７３から信号線５２１，７３１を通して整数
演算＆ロード／ストア制御回路８０に順次取り込ませ
る。

【００５１】これにより整数演算＆ロード／ストア制御
回路８０は、取り込んだ命令を信号線８０２を通してメ
モリ制御回路３へ順に送信する。メモリ制御回路３はこ
の命令が命令キューに再読み出しされて整数演算＆ロー
ド／ストア制御回路８０または浮動小数点演算回路８２
〜８４にて再実行可能なように、メモリ１に再配置する
（図２ステップｆ）。ここで、メモリ１上に再配置し実
行する例外を発生した命令の後に、実行すべき命令であ
って、例外を発生した浮動小数点演算命令よりも先に実
行すべき整数演算やロード／ストアの命令があれば、そ
れは通常通り例外処理の前に実行する。

【００５２】さて、例外が発生した場合（例えば、浮動
小数点演算回路８４が拡張精度の演算が実行不可能であ
るにも拘らず、同回路８４に拡張精度の浮動小数点演算
命令が入力されて、例外検出回路９０により例外が検出
された場合）は、その命令をソフトウェアのエミュレー
ションによって実行する（ステップｄ）。

【００５３】その後、例外を発生した命令の後に実行す
べき命令で命令キューの中に存在し、上記のようにメモ
リ１上に再配置された命令について、通常の命令実行と
同様に上記一連の動作によって処理を行う（ステップ
ｇ）。その後の命令も継続して実行される。そして、入
力された命令がプログラムの終了を示す命令であった場
合は、その命令よりも前に実行すべき命令を実行の後、
待ち状態に戻る。

【００５４】

【発明の効果】以上説明のように、例外が発生した命令
の後続の命令はハードウェアの演算機能によって命令実
行を行う。その結果、例外の発生した命令の後続の命令
が、パイプライン内部に多数存在する場合、ソフトウェ
アによるエミュレーションによって、それらの命令を実
行するよりも、命令実行速度が向上する。結果として情
報処理装置システムの実行速度、即ちパフォーマンスの
向上に寄与する。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図。

【図２】本発明実施例の動作を示すフローチャート。

【図３】従来例の動作を示すフローチャート。

【符号の説明】

１…メモリ、２…入出力ポート（Ｉ／Ｏポート）、３…
メモリ制御回路、４…命令キュー制御回路、５０〜５２
…命令キュー、６０…命令デコード回路、７１〜７３…
浮動小数点命令キュー、８０…整数演算＆ロード／スト
ア制御回路、８１…レジスタファイル、８２〜８４…浮
動小数点演算回路、９０…例外検出回路。

Claims (1)

1. 【特許請求の範囲】 【請求項１】 メモリから読み出された命令を保持する
   命令キューを有し、命令フェッチと演算実行を並列実行
   するパイプライン制御式情報処理装置において、上記命
   令キューから取り出された命令に従う演算による例外を
   検出する例外検出手段と、この例外検出手段によって検
   出された例外を発生した命令をソフトウェアによって読
   み出しエミュレーションを実行する手段と、上記例外検
   出手段によって例外が検出された場合に上記命令キュー
   に残されている後続命令を取り出して上記メモリ上に再
   配置する命令再配置手段と、を具備し、上記命令再配置
   手段によって上記メモリ上に再配置された命令を上記命
   令キューに読み出して実行するようにしたことを特徴と
   するパイプライン制御方式。