JPH05249159A - 静電容量センサ回路 - Google Patents
静電容量センサ回路Info
- Publication number
- JPH05249159A JPH05249159A JP3143749A JP14374991A JPH05249159A JP H05249159 A JPH05249159 A JP H05249159A JP 3143749 A JP3143749 A JP 3143749A JP 14374991 A JP14374991 A JP 14374991A JP H05249159 A JPH05249159 A JP H05249159A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- input
- emitter follower
- capacitance sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 16
- 230000005684 electric field Effects 0.000 description 10
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 2
- 235000021438 curry Nutrition 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【目的】バイポーラプロセスによって作られたモノリシ
ックＩＣの内部に形成することができ、外付け部品を必
要としない。 【構成】互いに極性が異なり、かつ、互いに入力インピ
ーダンスの異なる二つのエミッタフォロア回路を設け、
該二つのエミッタフォロア回路のトランジスタＴｒ1,Ｔ
ｒ2 の各ベースを接続する。両ベース間に容量の変化す
る静電容量センサＣX を接続する。そして、二つのエミ
ッタフォロア回路のうち、入力インピーダンスの高い方
に出力端子ＯＵＴを接続する。ミラー比が１以上のカレ
ントミラーを設け、その入力側に、入力インピーダンス
の高いバッファ回路を接続することもできる。カレント
ミラーと電源の間に抵抗Ｒ31, Ｒ32を接続するととも
に、カレントミラーとバッファ回路の間に静電容量セン
サＣX を接続し、これを入力とする。そして、バッファ
回路の出力側に出力端子が接続される。
ックＩＣの内部に形成することができ、外付け部品を必
要としない。 【構成】互いに極性が異なり、かつ、互いに入力インピ
ーダンスの異なる二つのエミッタフォロア回路を設け、
該二つのエミッタフォロア回路のトランジスタＴｒ1,Ｔ
ｒ2 の各ベースを接続する。両ベース間に容量の変化す
る静電容量センサＣX を接続する。そして、二つのエミ
ッタフォロア回路のうち、入力インピーダンスの高い方
に出力端子ＯＵＴを接続する。ミラー比が１以上のカレ
ントミラーを設け、その入力側に、入力インピーダンス
の高いバッファ回路を接続することもできる。カレント
ミラーと電源の間に抵抗Ｒ31, Ｒ32を接続するととも
に、カレントミラーとバッファ回路の間に静電容量セン
サＣX を接続し、これを入力とする。そして、バッファ
回路の出力側に出力端子が接続される。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラプロセスに
よって作られたモノリシックＩＣ内部に設けられる静電
容量センサ回路に関するものである。
よって作られたモノリシックＩＣ内部に設けられる静電
容量センサ回路に関するものである。
【０００２】
【従来の技術】従来、容量が変化する静電容量コンデン
サを構成する静電容量センサを内蔵した電子回路におい
て、該静電容量コンデンサの容量を検出する場合、静電
容量コンデンサと抵抗を接続して該抵抗の両端に発生す
る電圧を電解効果トランジスタと抵抗から成る増幅回路
で増幅し、出力端子から検出した容量変化を取り出すよ
うにしている。
サを構成する静電容量センサを内蔵した電子回路におい
て、該静電容量コンデンサの容量を検出する場合、静電
容量コンデンサと抵抗を接続して該抵抗の両端に発生す
る電圧を電解効果トランジスタと抵抗から成る増幅回路
で増幅し、出力端子から検出した容量変化を取り出すよ
うにしている。
【０００３】図２は従来の静電容量センサ回路の回路図
である。図において、容量の変化する静電容量コンデン
サを構成する静電容量センサＣ X が、抵抗ＲG を介して
バイアス電界電源Ｅに接続され、充電される。上記静電
容量センサＣX の容量が変化することによって流れる充
放電電流は、抵抗ＲG によって電圧に変換され、ＦＥＴ
及び抵抗ＲD , ＲS で構成された高入力インピーダンス
増幅回路で増幅され、出力コンデンサＣO を介して出力
端子ＯＵＴに静電容量センサＣX の容量の変化として出
力される。
である。図において、容量の変化する静電容量コンデン
サを構成する静電容量センサＣ X が、抵抗ＲG を介して
バイアス電界電源Ｅに接続され、充電される。上記静電
容量センサＣX の容量が変化することによって流れる充
放電電流は、抵抗ＲG によって電圧に変換され、ＦＥＴ
及び抵抗ＲD , ＲS で構成された高入力インピーダンス
増幅回路で増幅され、出力コンデンサＣO を介して出力
端子ＯＵＴに静電容量センサＣX の容量の変化として出
力される。
【０００４】図３はバイアス電界電源を不要とした静電
容量センサ回路の回路図である。図において、静電容量
センサＣX の片側に自己分極が残留する電極を設けるこ
とによってバイアス電界電源Ｅを不要としており、一般
にエレクトレットコンデンサマイクロホンなどに用いら
れている。図４は従来の静電容量センサ回路の原理図で
ある。
容量センサ回路の回路図である。図において、静電容量
センサＣX の片側に自己分極が残留する電極を設けるこ
とによってバイアス電界電源Ｅを不要としており、一般
にエレクトレットコンデンサマイクロホンなどに用いら
れている。図４は従来の静電容量センサ回路の原理図で
ある。
【０００５】静電容量センサＣX の容量を、時間によっ
て変化しない容量Ｃと時間によって変化する容量Ｃ′に
分け、 ＣX ＝Ｃ＋Ｃ′ とすると、静電容量センサＣX の電荷Ｑは、 Ｑ＝（Ｃ＋Ｃ′）（Ｅ−ｖ) ＝ＣＥ−Ｃ′ｖ＋Ｃ′Ｅ−Ｃ′ｖ Ｅ：バイアス電界電源電圧 ｖ：出力電圧 となる。
て変化しない容量Ｃと時間によって変化する容量Ｃ′に
分け、 ＣX ＝Ｃ＋Ｃ′ とすると、静電容量センサＣX の電荷Ｑは、 Ｑ＝（Ｃ＋Ｃ′）（Ｅ−ｖ) ＝ＣＥ−Ｃ′ｖ＋Ｃ′Ｅ−Ｃ′ｖ Ｅ：バイアス電界電源電圧 ｖ：出力電圧 となる。
【０００６】ところで、出力電圧ｖは抵抗ＲG に流れる
電流と抵抗ＲG の積であり、電流はｄＱ／ｄｔであるか
ら、 ｖ＝ＲG ・ｄＱ／ｄｔ ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−Ｃ・ＲG ・ｄｖ／ｄｔ−ｖ・ＲG ・ ｄｃ′／ｄｔ−Ｃ′・ＲC ・ｄｖ／ｄｔ ＝（Ｅ−ｖ) ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ となる。そして、出力電圧ｖがバイアス電界電源電圧Ｅ
に比べて十分大きいとき（Ｅ≪ｖ）は、 ｖ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ と近似することができる。したがって、 Ｌ (ｖ）＝ｖ（ｓ） とすれば、 ｖ（ｓ）＝Ｅ・ＲG ・Ｃ′・Ｓ−（Ｃ＋Ｃ′）・ＲG ・Ｓ・ｖ（ｓ） となる。これによって、 ｖ（ｓ）・｛１＋（Ｃ＋Ｃ′）ＲG ｝＝Ｅ・ＲG ・Ｃ・Ｓ ｖ（ｓ）＝Ｅ・Ｃ・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝ ＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）・ＲG ・Ｓ｝ となる。この場合、周波数応答は角周波数をωとする
と、 ｖ（ω）＝Ｃ′・ＲG ・ω・Ｅ／｛１＋（Ｃ＋Ｃ′）Ｒ
G ・ω｝ となる。
電流と抵抗ＲG の積であり、電流はｄＱ／ｄｔであるか
ら、 ｖ＝ＲG ・ｄＱ／ｄｔ ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−Ｃ・ＲG ・ｄｖ／ｄｔ−ｖ・ＲG ・ ｄｃ′／ｄｔ−Ｃ′・ＲC ・ｄｖ／ｄｔ ＝（Ｅ−ｖ) ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ となる。そして、出力電圧ｖがバイアス電界電源電圧Ｅ
に比べて十分大きいとき（Ｅ≪ｖ）は、 ｖ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ と近似することができる。したがって、 Ｌ (ｖ）＝ｖ（ｓ） とすれば、 ｖ（ｓ）＝Ｅ・ＲG ・Ｃ′・Ｓ−（Ｃ＋Ｃ′）・ＲG ・Ｓ・ｖ（ｓ） となる。これによって、 ｖ（ｓ）・｛１＋（Ｃ＋Ｃ′）ＲG ｝＝Ｅ・ＲG ・Ｃ・Ｓ ｖ（ｓ）＝Ｅ・Ｃ・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝ ＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）・ＲG ・Ｓ｝ となる。この場合、周波数応答は角周波数をωとする
と、 ｖ（ω）＝Ｃ′・ＲG ・ω・Ｅ／｛１＋（Ｃ＋Ｃ′）Ｒ
G ・ω｝ となる。
【０００７】図５は角周波数と出力電圧の関係図であ
る。 ω＞１／｛（Ｃ＋Ｃ′）・ＲG ｝の時は容量Ｃ′に比例
した電圧が、ω＜１／｛（Ｃ＋Ｃ′）・ＲG ｝の時はｄ
ｃ′／ｄｔに比例した電圧が出力電圧ｖとなることが分
かる。
る。 ω＞１／｛（Ｃ＋Ｃ′）・ＲG ｝の時は容量Ｃ′に比例
した電圧が、ω＜１／｛（Ｃ＋Ｃ′）・ＲG ｝の時はｄ
ｃ′／ｄｔに比例した電圧が出力電圧ｖとなることが分
かる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の静電容量センサ回路においては、回路をバイポーラ
プロセスのモノリシックＩＣ内部に形成することが困難
である。すなわち、抵抗ＲG が大きいほど出力電圧ｖは
大きくなり、また、容量ＣX が小さい場合、時間によっ
て変化する容量Ｃ′に比例する出力を得るためには、Ｃ
・ＲG の値を十分大きくする必要がある。したがって、
抵抗ＲG は通常数〜数十ＭΩ（ＭΩは１０6 Ω) のもの
が使用される。ところが、このような抵抗値の高い抵抗
をＩＣの内部で用いることは困難であり、外付け部品を
必要としてしまう。
来の静電容量センサ回路においては、回路をバイポーラ
プロセスのモノリシックＩＣ内部に形成することが困難
である。すなわち、抵抗ＲG が大きいほど出力電圧ｖは
大きくなり、また、容量ＣX が小さい場合、時間によっ
て変化する容量Ｃ′に比例する出力を得るためには、Ｃ
・ＲG の値を十分大きくする必要がある。したがって、
抵抗ＲG は通常数〜数十ＭΩ（ＭΩは１０6 Ω) のもの
が使用される。ところが、このような抵抗値の高い抵抗
をＩＣの内部で用いることは困難であり、外付け部品を
必要としてしまう。
【０００９】また、次段の高入力インピーダンス増幅回
路に通常のバイポーラトランジスタを用いると、ベース
にバイアス電流を流す必要が生ずるため、ＦＥＴを使用
せざるを得ない。したがって、バイポーラプロセスによ
るモノリシックＩＣ上に静電容量センサ回路を形成する
ことができない。
路に通常のバイポーラトランジスタを用いると、ベース
にバイアス電流を流す必要が生ずるため、ＦＥＴを使用
せざるを得ない。したがって、バイポーラプロセスによ
るモノリシックＩＣ上に静電容量センサ回路を形成する
ことができない。
【００１０】本発明は、上記従来の静電容量センサ回路
の問題点を解決して、バイポーラプロセスにより作られ
たモノリシックＩＣの内部に形成することができ、外付
け部品を必要としない小型で安価な静電容量センサ回路
を提供することを目的とする。
の問題点を解決して、バイポーラプロセスにより作られ
たモノリシックＩＣの内部に形成することができ、外付
け部品を必要としない小型で安価な静電容量センサ回路
を提供することを目的とする。
【００１１】
【課題を解決するための手段】そのために、本発明の静
電容量センサ回路においては、互いに極性が異なり、か
つ、互いに入力インピーダンスの異なる二つのエミッタ
フォロア回路が設けられ、該二つのエミッタフォロア回
路のトランジスタの各ベースを接続する。そして、両ベ
ース間に容量の変化する静電容量センサが接続される。
電容量センサ回路においては、互いに極性が異なり、か
つ、互いに入力インピーダンスの異なる二つのエミッタ
フォロア回路が設けられ、該二つのエミッタフォロア回
路のトランジスタの各ベースを接続する。そして、両ベ
ース間に容量の変化する静電容量センサが接続される。
【００１２】上記二つのエミッタフォロア回路のうちの
インピーダンスの高い方には、例えば直列に接続された
抵抗が配設され、該抵抗間から出力が取り出される。ま
た、カレントミラーを使用することができる。この場
合、ミラー比が１以上のカレントミラーを設け、その入
力側に、入力インピーダンスの高いバッファ回路を接続
する。上記カレントミラーと電源の間に抵抗を接続する
とともに、上記カレントミラーとバッファ回路の間に静
電容量センサを接続し、これを入力とする。
インピーダンスの高い方には、例えば直列に接続された
抵抗が配設され、該抵抗間から出力が取り出される。ま
た、カレントミラーを使用することができる。この場
合、ミラー比が１以上のカレントミラーを設け、その入
力側に、入力インピーダンスの高いバッファ回路を接続
する。上記カレントミラーと電源の間に抵抗を接続する
とともに、上記カレントミラーとバッファ回路の間に静
電容量センサを接続し、これを入力とする。
【００１３】そして、上記バッファ回路の出力側に出力
端子が接続される。
端子が接続される。
【００１４】
【作用】本発明によれば、上記のように互いに極性が異
なり、かつ、互いに入力インピーダンスの異なる二つの
エミッタフォロア回路が設けられ、該二つのエミッタフ
ォロア回路のトランジスタの各ベースを接続する。そし
て、両ベース間に容量の変化する静電容量センサが接続
される。
なり、かつ、互いに入力インピーダンスの異なる二つの
エミッタフォロア回路が設けられ、該二つのエミッタフ
ォロア回路のトランジスタの各ベースを接続する。そし
て、両ベース間に容量の変化する静電容量センサが接続
される。
【００１５】したがって、入力インピーダンスの低い側
のエミッタフォロア回路のベースから供給される電流
は、入力インピーダンスの高い側のエミッタフォロア回
路が必要とする電流より大きくなって、十分な電流を入
力インピーダンスの高い側のエミッタフォロア回路に送
ることができる。そして、二つのエミッタフォロア回路
のベース間の電位が従来のバイアス電界電源に相当する
ものになる。
のエミッタフォロア回路のベースから供給される電流
は、入力インピーダンスの高い側のエミッタフォロア回
路が必要とする電流より大きくなって、十分な電流を入
力インピーダンスの高い側のエミッタフォロア回路に送
ることができる。そして、二つのエミッタフォロア回路
のベース間の電位が従来のバイアス電界電源に相当する
ものになる。
【００１６】また、二つのエミッタフォロア回路の入力
インピーダンスの差が大きいため、静電容量センサが充
放電することにより流れる電流はほぼ、入力インピーダ
ンスの低い側のベースに流れるが、この時、入力インピ
ーダンスの低い側のエミッタフォロア回路の抵抗は非常
に小さいもので十分である。また、カレントミラーを使
用した場合は、その入力側に、入力インピーダンスの高
いバッファ回路が接続され、上記カレントミラーと電源
の間に抵抗が接続される。そして、上記カレントミラー
とバッファ回路の間に静電容量センサが接続され、上記
バッファ回路の出力側に出力端子が接続される。
インピーダンスの差が大きいため、静電容量センサが充
放電することにより流れる電流はほぼ、入力インピーダ
ンスの低い側のベースに流れるが、この時、入力インピ
ーダンスの低い側のエミッタフォロア回路の抵抗は非常
に小さいもので十分である。また、カレントミラーを使
用した場合は、その入力側に、入力インピーダンスの高
いバッファ回路が接続され、上記カレントミラーと電源
の間に抵抗が接続される。そして、上記カレントミラー
とバッファ回路の間に静電容量センサが接続され、上記
バッファ回路の出力側に出力端子が接続される。
【００１７】この場合、上記カレントミラーの入力側に
流れる電流と、出力側に流れる電流のそれぞれが上記抵
抗を流れるようになっているので、カレントミラーとバ
ッファ回路の間において必要となる入力インピーダンス
を、ミラー比に１を加えた数で割り、この値を上記抵抗
の値とすればよい。
流れる電流と、出力側に流れる電流のそれぞれが上記抵
抗を流れるようになっているので、カレントミラーとバ
ッファ回路の間において必要となる入力インピーダンス
を、ミラー比に１を加えた数で割り、この値を上記抵抗
の値とすればよい。
【００１８】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示す静
電容量センサ回路の回路図である。図において、抵抗Ｒ
1 をエミッタの負荷抵抗とするエミッタフォロア回路
が、ＰＮＰ型のトランジスタＴｒ1 により形成される。
また、抵抗Ｒ2,Ｒ3 をエミッタの負荷抵抗とし、上記エ
ミッタフォロア回路と入力インピーダンスが異なるよう
にエミッタフォロア回路がＮＰＮ型のトランジスタＴｒ
2,Ｔｒ3 を２段組み合わせて形成されている。トランジ
スタＴｒ1 のベースとトランジスタＴｒ2 のベースは接
続されており、検出すべき静電容量を有する静電容量セ
ンサＣX がこのトランジスタＴｒ2 のベース間に接続さ
れている。各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 の電流増
幅率をｈFEとすると、トランジスタＴｒ1 のベース電流
の最大値は、 (ＶCC／Ｒ1 ) ・ (１／ｈFE) であり、トランジスタＴｒ2 が必要とするベース電流
は、 〔ＶCC／ (Ｒ2 ＋Ｒ3 ) 〕・ (１／ｈFE)2 である。
ながら詳細に説明する。図１は本発明の実施例を示す静
電容量センサ回路の回路図である。図において、抵抗Ｒ
1 をエミッタの負荷抵抗とするエミッタフォロア回路
が、ＰＮＰ型のトランジスタＴｒ1 により形成される。
また、抵抗Ｒ2,Ｒ3 をエミッタの負荷抵抗とし、上記エ
ミッタフォロア回路と入力インピーダンスが異なるよう
にエミッタフォロア回路がＮＰＮ型のトランジスタＴｒ
2,Ｔｒ3 を２段組み合わせて形成されている。トランジ
スタＴｒ1 のベースとトランジスタＴｒ2 のベースは接
続されており、検出すべき静電容量を有する静電容量セ
ンサＣX がこのトランジスタＴｒ2 のベース間に接続さ
れている。各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 の電流増
幅率をｈFEとすると、トランジスタＴｒ1 のベース電流
の最大値は、 (ＶCC／Ｒ1 ) ・ (１／ｈFE) であり、トランジスタＴｒ2 が必要とするベース電流
は、 〔ＶCC／ (Ｒ2 ＋Ｒ3 ) 〕・ (１／ｈFE)2 である。
【００１９】したがって、（Ｒ2 ＋Ｒ3 ) とＲ1 の値が
ほぼ同じであれば、トランジスタＴｒ1 のベースから供
給することができるトランジスタＴｒ2 のベース電流
（バイアス電流) は、トランジスタＴｒ2 が必要とする
ベース電流のｈFE倍となる。電流増幅率ｈFEの値は百〜
数百であるから十分な電流を供給することができる。ま
た、上述したようにトランジスタＴｒ1 からのベース電
流が十分大きいため、トランジスタＴｒ1,Ｔｒ2 のベー
ス電位はトランジスタＴｒ1 のベース・エミッタ間の電
圧をＶBEとするとＶCC−ＶBEとなり、静電容量センサＣ
X にこの電圧が印加され、静電容量センサＣX には、 (ＶCC−ＶBE) ・ＣX の電荷が充電される。これは、上述したバイアス電界電
源Ｅに相当するものである。
ほぼ同じであれば、トランジスタＴｒ1 のベースから供
給することができるトランジスタＴｒ2 のベース電流
（バイアス電流) は、トランジスタＴｒ2 が必要とする
ベース電流のｈFE倍となる。電流増幅率ｈFEの値は百〜
数百であるから十分な電流を供給することができる。ま
た、上述したようにトランジスタＴｒ1 からのベース電
流が十分大きいため、トランジスタＴｒ1,Ｔｒ2 のベー
ス電位はトランジスタＴｒ1 のベース・エミッタ間の電
圧をＶBEとするとＶCC−ＶBEとなり、静電容量センサＣ
X にこの電圧が印加され、静電容量センサＣX には、 (ＶCC−ＶBE) ・ＣX の電荷が充電される。これは、上述したバイアス電界電
源Ｅに相当するものである。
【００２０】トランジスタＴｒ1 のベースの入力インピ
ーダンスはＲ1 ・ｈFEで近似され、 トランジスタＴｒ2 のベースの入力インピーダンスは、 （Ｒ2 ＋Ｒ3 ) ・ (ｈFE)2 で近似される。したがって、Ｒ1 と（Ｒ2 ＋Ｒ3 ）が同
程度であれば、上記トランジスタＴｒ1 のベースの入力
インピーダンスは、上記トランジスタＴｒ2 のベースの
入力インピーダンスに比べ、はるかに小さくなり両者を
併せた入力インピーダンスは、 Ｒ1 ・ｈFE にほぼ等しくなる。
ーダンスはＲ1 ・ｈFEで近似され、 トランジスタＴｒ2 のベースの入力インピーダンスは、 （Ｒ2 ＋Ｒ3 ) ・ (ｈFE)2 で近似される。したがって、Ｒ1 と（Ｒ2 ＋Ｒ3 ）が同
程度であれば、上記トランジスタＴｒ1 のベースの入力
インピーダンスは、上記トランジスタＴｒ2 のベースの
入力インピーダンスに比べ、はるかに小さくなり両者を
併せた入力インピーダンスは、 Ｒ1 ・ｈFE にほぼ等しくなる。
【００２１】したがって、静電容量センサＣX の容量が
変化することによって電荷が充放電して流れる電流は、
ほぼトランジスタＴｒ1 のベースに流れ、この時、 (ＶCC−ＶBE) ・Ｒ1 ・ｈFE（ｄｃ′／ｄｔ） の電位を発生する。すなわち、Ｒ1 ・ｈFEは従来の抵抗
ＲG と同じように作用し、抵抗Ｒ1 の抵抗値を抵抗ＲG
に比べ１／ｈFEとすることができる。
変化することによって電荷が充放電して流れる電流は、
ほぼトランジスタＴｒ1 のベースに流れ、この時、 (ＶCC−ＶBE) ・Ｒ1 ・ｈFE（ｄｃ′／ｄｔ） の電位を発生する。すなわち、Ｒ1 ・ｈFEは従来の抵抗
ＲG と同じように作用し、抵抗Ｒ1 の抵抗値を抵抗ＲG
に比べ１／ｈFEとすることができる。
【００２２】すなわち、従来のような抵抗値の高い抵抗
ＲG を用いる必要がなく、電源ＶCCをバイアス電界電源
Ｅとして用いることができる。次に、静電容量センサＣ
X の容量が変化することによってトランジスタＴｒ1の
ベースに発生した電位は、トランジスタＴｒ2 のベース
に入力されトランジスタＴｒ3 のエミッタに出力され
る。この出力はトランジスタＴｒ3 のエミッタに接続さ
れた抵抗Ｒ2,Ｒ3 により分圧され、次のトランジスタＴ
ｒ4 を動作させるのに適当なベースバイアス電圧となる
ようにレベルシフトされる。
ＲG を用いる必要がなく、電源ＶCCをバイアス電界電源
Ｅとして用いることができる。次に、静電容量センサＣ
X の容量が変化することによってトランジスタＴｒ1の
ベースに発生した電位は、トランジスタＴｒ2 のベース
に入力されトランジスタＴｒ3 のエミッタに出力され
る。この出力はトランジスタＴｒ3 のエミッタに接続さ
れた抵抗Ｒ2,Ｒ3 により分圧され、次のトランジスタＴ
ｒ4 を動作させるのに適当なベースバイアス電圧となる
ようにレベルシフトされる。
【００２３】抵抗Ｒ3 の出力は、トラジスタＴｒ4 、抵
抗Ｒ4,Ｒ5 で構成される増幅回路により増幅され、トラ
ンジスタＴｒ4 のコレクタに接続される出力端子ＯＵＴ
から出力される。なお、トランジスタＴｒ4 のエミッタ
に接続されたトランジスタＴｒ5,Ｔｒ6は各トランジス
タのベース・エミッタ間電圧ＶBEの温度補正を行うもの
である。トランジスタＴｒ3 のエミッタは、ＶCC−３Ｖ
BEの電位となっているが、トランジスタＴｒ5,Ｔｒ6 が
トランジスタＴｒ4 と接続されるため、３ＶBEの電位が
発生する。したがって、上記３ＶBEの電位をキャンセル
し、温度変化に伴うベース・エミッタ間電圧ＶBEが変化
するのを補正する。
抗Ｒ4,Ｒ5 で構成される増幅回路により増幅され、トラ
ンジスタＴｒ4 のコレクタに接続される出力端子ＯＵＴ
から出力される。なお、トランジスタＴｒ4 のエミッタ
に接続されたトランジスタＴｒ5,Ｔｒ6は各トランジス
タのベース・エミッタ間電圧ＶBEの温度補正を行うもの
である。トランジスタＴｒ3 のエミッタは、ＶCC−３Ｖ
BEの電位となっているが、トランジスタＴｒ5,Ｔｒ6 が
トランジスタＴｒ4 と接続されるため、３ＶBEの電位が
発生する。したがって、上記３ＶBEの電位をキャンセル
し、温度変化に伴うベース・エミッタ間電圧ＶBEが変化
するのを補正する。
【００２４】図６は本発明の第２の実施例を示す静電容
量センサ回路の回路図である。図に示すように、図１の
トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 から成る回路を２組用
い、その出力をトランジスタＴｒ17〜Ｔｒ23、抵抗Ｒ17
〜Ｒ22から成る差動増幅回路に入力して信号を増幅し、
トランジスタＴｒ11〜Ｔｒ16の温度変化に伴う特性変
化、例えばベース・エミッタ間電圧ＶBEの変化などを補
正するようにしている。
量センサ回路の回路図である。図に示すように、図１の
トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 から成る回路を２組用
い、その出力をトランジスタＴｒ17〜Ｔｒ23、抵抗Ｒ17
〜Ｒ22から成る差動増幅回路に入力して信号を増幅し、
トランジスタＴｒ11〜Ｔｒ16の温度変化に伴う特性変
化、例えばベース・エミッタ間電圧ＶBEの変化などを補
正するようにしている。
【００２５】また、図示しないが、上記トランジスタＴ
ｒ17, Ｔｒ18のエミッタ電源を変化させることなどによ
って増幅回路のゲインを可変とし、トランジスタＴｒ23
のコレクタ電源を変化させるなどして感度を変更した
り、トランジスタＴｒ11〜Ｔｒ 16の電流増幅率ｈFEが温
度変化することに伴い感度が変化するのを補正すること
ができる。
ｒ17, Ｔｒ18のエミッタ電源を変化させることなどによ
って増幅回路のゲインを可変とし、トランジスタＴｒ23
のコレクタ電源を変化させるなどして感度を変更した
り、トランジスタＴｒ11〜Ｔｒ 16の電流増幅率ｈFEが温
度変化することに伴い感度が変化するのを補正すること
ができる。
【００２６】図７は本発明の第３の実施例を示す静電容
量センサ回路の回路図である。図において、トランジス
タＴｒ31，Ｔｒ32とトランジスタＴｒ33，Ｔｒ34はカレ
ントミラーを構成しており、それぞれのエミッタに同じ
抵抗値を有する抵抗Ｒ 31，Ｒ32が接続されている。各カ
レントミラーにおいて、トランジスタＴｒ31，Ｔｒ32の
エミッタの面積及びトランジスタＴｒ33，Ｔｒ34のエミ
ッタの面積がそれぞれｎ：１（ｎ≧１）としてあり、ミ
ラー比がｎとなっている。トランジスタＴｒ35，Ｔｒ36
及びトランジスタＴｒ37，Ｔｒ38はダーリントン接続さ
れたエミッタフォロア回路を構成し、それぞれ同じ抵抗
値を有する抵抗Ｒ33，Ｒ34と共にバッファ回路を形成す
る。各バッファ回路の出力は、ゲインがＡ倍の差動入力
アンプＡｍｐ１に入力され、該差動入力アンプＡｍｐ１
の出力端子ＯＵＴから出力電圧ｖｏが出力される。
量センサ回路の回路図である。図において、トランジス
タＴｒ31，Ｔｒ32とトランジスタＴｒ33，Ｔｒ34はカレ
ントミラーを構成しており、それぞれのエミッタに同じ
抵抗値を有する抵抗Ｒ 31，Ｒ32が接続されている。各カ
レントミラーにおいて、トランジスタＴｒ31，Ｔｒ32の
エミッタの面積及びトランジスタＴｒ33，Ｔｒ34のエミ
ッタの面積がそれぞれｎ：１（ｎ≧１）としてあり、ミ
ラー比がｎとなっている。トランジスタＴｒ35，Ｔｒ36
及びトランジスタＴｒ37，Ｔｒ38はダーリントン接続さ
れたエミッタフォロア回路を構成し、それぞれ同じ抵抗
値を有する抵抗Ｒ33，Ｒ34と共にバッファ回路を形成す
る。各バッファ回路の出力は、ゲインがＡ倍の差動入力
アンプＡｍｐ１に入力され、該差動入力アンプＡｍｐ１
の出力端子ＯＵＴから出力電圧ｖｏが出力される。
【００２７】トランジスタＴｒ35のベースはトランジス
タＴｒ32のベース及びコレクタに、トランジスタＴｒ37
のベースは、トランジスタＴｒ34のベース及びコレクタ
にそれぞれ接続され、その接続点が入力端子Ｃi1，Ｃi2
となる。該入力端子Ｃi1，Ｃ i2の少なくともいずれか一
方に静電容量センサＣX が接続され、出力端子ＯＵＴに
おいて静電容量の変化を検出することができるようにな
っている。
タＴｒ32のベース及びコレクタに、トランジスタＴｒ37
のベースは、トランジスタＴｒ34のベース及びコレクタ
にそれぞれ接続され、その接続点が入力端子Ｃi1，Ｃi2
となる。該入力端子Ｃi1，Ｃ i2の少なくともいずれか一
方に静電容量センサＣX が接続され、出力端子ＯＵＴに
おいて静電容量の変化を検出することができるようにな
っている。
【００２８】入力端子Ｃi1，Ｃi2の両方に静電容量セン
サＣX を接続した場合、それぞれの静電容量の差の変化
を検出することができる。例えば、モノリシックＩＣを
高温下で使用する時など、ＰＮ接合点でリーク電流が発
生し、検出した静電容量の中点がずれることがあるが、
入力端子Ｃi1，Ｃi2の両方に静電容量センサＣX を接続
し、差動入力化と無入力時の直流成分をなくし、不安定
な動作をなくすことができる。そのため、抵抗Ｒ1,Ｒ2
及び抵抗Ｒ3,Ｒ4 はそれぞれ同じ抵抗値のものを使用し
ている。
サＣX を接続した場合、それぞれの静電容量の差の変化
を検出することができる。例えば、モノリシックＩＣを
高温下で使用する時など、ＰＮ接合点でリーク電流が発
生し、検出した静電容量の中点がずれることがあるが、
入力端子Ｃi1，Ｃi2の両方に静電容量センサＣX を接続
し、差動入力化と無入力時の直流成分をなくし、不安定
な動作をなくすことができる。そのため、抵抗Ｒ1,Ｒ2
及び抵抗Ｒ3,Ｒ4 はそれぞれ同じ抵抗値のものを使用し
ている。
【００２９】図８は動作の原理図である。図は図７の一
方の差動入力を抜き出した等価回路であり、Ｚinは入力
端子Ｃi1（Ｃi2）の入力インピーダンスである。該入力
インピーダンスＺinはトランジスタＴｒ31，Ｔｒ32（Ｔ
ｒ33，Ｔｒ34）のミラー比ｎ及び抵抗Ｒ31（Ｒ32）によ
って決定される。入力バッファＢｕｆｆはトランジスタ
Ｔｒ35，Ｔｒ36（Ｔｒ37，Ｔｒ38）によるエミッタフォ
ロア回路で構成され、トランジスタＴｒ36〜Ｔｒ38の電
流増幅率をβとすると、入力インピーダンスＺinはほぼ
β2 ・Ｒ33となる。
方の差動入力を抜き出した等価回路であり、Ｚinは入力
端子Ｃi1（Ｃi2）の入力インピーダンスである。該入力
インピーダンスＺinはトランジスタＴｒ31，Ｔｒ32（Ｔ
ｒ33，Ｔｒ34）のミラー比ｎ及び抵抗Ｒ31（Ｒ32）によ
って決定される。入力バッファＢｕｆｆはトランジスタ
Ｔｒ35，Ｔｒ36（Ｔｒ37，Ｔｒ38）によるエミッタフォ
ロア回路で構成され、トランジスタＴｒ36〜Ｔｒ38の電
流増幅率をβとすると、入力インピーダンスＺinはほぼ
β2 ・Ｒ33となる。
【００３０】ここで、電流増幅率βの値は通常数百であ
り、抵抗Ｒ33を数十ＫΩとすると、入力バッファＢｕｆ
ｆの入力インピーダンスＺinは数十〜数百ＭΩとなり、
入力端子Ｃi1（Ｃi2）の入力インピーダンスＺinに対し
て無視することができるほどの高入力インピーダンスと
なる。ところで、静電容量センサＣX の電荷ＱはＣX ・
Ｖccであり、入力インピーダンスＺinに流れる電流は、 ｄＱ／ｄｔ＝Ｖcc・ｄＣX ／ｄｔ となる。そして、入力インピーダンスＺinの両端の電圧
は、 Ｖcc・Ｚin・ｄＣX ／ｄｔ であるから、上記等価回路による出力電圧ｖ0 は、 ｖ0 ＝Ａ・Ｖcc・Ｚin・ｄＣX ／ｄｔ となる。
り、抵抗Ｒ33を数十ＫΩとすると、入力バッファＢｕｆ
ｆの入力インピーダンスＺinは数十〜数百ＭΩとなり、
入力端子Ｃi1（Ｃi2）の入力インピーダンスＺinに対し
て無視することができるほどの高入力インピーダンスと
なる。ところで、静電容量センサＣX の電荷ＱはＣX ・
Ｖccであり、入力インピーダンスＺinに流れる電流は、 ｄＱ／ｄｔ＝Ｖcc・ｄＣX ／ｄｔ となる。そして、入力インピーダンスＺinの両端の電圧
は、 Ｖcc・Ｚin・ｄＣX ／ｄｔ であるから、上記等価回路による出力電圧ｖ0 は、 ｖ0 ＝Ａ・Ｖcc・Ｚin・ｄＣX ／ｄｔ となる。
【００３１】また、トランジスタＴｒ32のベースとコレ
クタ及び電源Ｖcc間に他の電源ｖiを接続したと仮定し
て、この場合、トランジスタＴｒ32のベースとコレクタ
から流れ出す電流をｉとすると、入力端子Ｃi1の入力イ
ンピーダンスＺinは、 Ｚin＝ｖi ／ｉ となる。トランジスタＴｒ31のコレクタ電流はミラー比
がｎであるので、ｎｉとなる。したがって、抵抗Ｒ37を
流れる電流はｉ＋ｎｉとなり、抵抗Ｒ31の両端の 電圧は、 Ｒ1 （ｉ＋ｎｉ） となる。これは、電源ｖi とほぼ等しく、 ｖi ＝Ｒ1 （ｉ＋ｎｉ）＝Ｒ1 （ｎ＋１）ｉ となる。したがって、 Ｚin＝ｖi ／ｉ＝Ｒ1 （ｎ＋１） となり、入力インピーダンスＺinは抵抗Ｒ31の（ｎ＋
１）倍となる。
クタ及び電源Ｖcc間に他の電源ｖiを接続したと仮定し
て、この場合、トランジスタＴｒ32のベースとコレクタ
から流れ出す電流をｉとすると、入力端子Ｃi1の入力イ
ンピーダンスＺinは、 Ｚin＝ｖi ／ｉ となる。トランジスタＴｒ31のコレクタ電流はミラー比
がｎであるので、ｎｉとなる。したがって、抵抗Ｒ37を
流れる電流はｉ＋ｎｉとなり、抵抗Ｒ31の両端の 電圧は、 Ｒ1 （ｉ＋ｎｉ） となる。これは、電源ｖi とほぼ等しく、 ｖi ＝Ｒ1 （ｉ＋ｎｉ）＝Ｒ1 （ｎ＋１）ｉ となる。したがって、 Ｚin＝ｖi ／ｉ＝Ｒ1 （ｎ＋１） となり、入力インピーダンスＺinは抵抗Ｒ31の（ｎ＋
１）倍となる。
【００３２】例えば、入力インピーダンスＺinが１ＭΩ
必要である場合、モノリシックＩＣ内部では、このよう
な抵抗値の高い抵抗は作りにくく、また、占有面積が非
常に大きくなってしまうが、本実施例の回路ではミラー
比ｎを２０とした場合、抵抗Ｒ31は５０ＫΩ（≒１ＭΩ
／２１）でよい。この時、エミッタの面積比は２０：１
であるが、電流が微小であるため、そのモノリシックＩ
Ｃを構成する最小のトランジスタでよく、占有面積を小
さくすることができる。また、ミラー比ｎは原理的に温
度係数を持たず、面積比で決定されるため、温度による
影響は少ない。
必要である場合、モノリシックＩＣ内部では、このよう
な抵抗値の高い抵抗は作りにくく、また、占有面積が非
常に大きくなってしまうが、本実施例の回路ではミラー
比ｎを２０とした場合、抵抗Ｒ31は５０ＫΩ（≒１ＭΩ
／２１）でよい。この時、エミッタの面積比は２０：１
であるが、電流が微小であるため、そのモノリシックＩ
Ｃを構成する最小のトランジスタでよく、占有面積を小
さくすることができる。また、ミラー比ｎは原理的に温
度係数を持たず、面積比で決定されるため、温度による
影響は少ない。
【００３３】また、本回路の他にカレントミラーのそれ
ぞれのトランジスタのエミッタに抵抗を接続し、この抵
抗によってミラー比を決定したり、トランジスタの極性
を逆にし、逆電源によって動作させるなどの応用も考え
られる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々変形することが可
能であり、これらを本発明の範囲から排除するものでは
ない。
ぞれのトランジスタのエミッタに抵抗を接続し、この抵
抗によってミラー比を決定したり、トランジスタの極性
を逆にし、逆電源によって動作させるなどの応用も考え
られる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々変形することが可
能であり、これらを本発明の範囲から排除するものでは
ない。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、互いに極性が異なり、かつ、互いに入力インピー
ダンスの異なる二つのエミッタフォロア回路が設けら
れ、該二つのエミッタフォロア回路のトランジスタの各
ベースを接続し、両ベース間に容量の変化する静電容量
センサが接続され、上記二つのエミッタフォロア回路の
うちのインピーダンスの高い方には、例えば直列に接続
された抵抗が配設され、該抵抗間から出力が取り出され
るので、バイアス電界電源が不要となり、抵抗値の高い
抵抗やＥＦＴを用いることなくバイポーラトランジスタ
のみで直結可能な回路を形成することができる。
れば、互いに極性が異なり、かつ、互いに入力インピー
ダンスの異なる二つのエミッタフォロア回路が設けら
れ、該二つのエミッタフォロア回路のトランジスタの各
ベースを接続し、両ベース間に容量の変化する静電容量
センサが接続され、上記二つのエミッタフォロア回路の
うちのインピーダンスの高い方には、例えば直列に接続
された抵抗が配設され、該抵抗間から出力が取り出され
るので、バイアス電界電源が不要となり、抵抗値の高い
抵抗やＥＦＴを用いることなくバイポーラトランジスタ
のみで直結可能な回路を形成することができる。
【００３５】また、カレントミラーを使用した場合は、
その入力側に、入力インピーダンスの高いバッファ回路
が接続され、上記カレントミラーと電源の間に抵抗が接
続される。そして、上記カレントミラーとバッファ回路
の間に静電容量センサが接続され、上記バッファ回路の
出力側に出力端子が接続される。この場合、上記抵抗の
値は、必要な入力インピーダンスをミラー比に１を加え
た数で割った値にすればよい。
その入力側に、入力インピーダンスの高いバッファ回路
が接続され、上記カレントミラーと電源の間に抵抗が接
続される。そして、上記カレントミラーとバッファ回路
の間に静電容量センサが接続され、上記バッファ回路の
出力側に出力端子が接続される。この場合、上記抵抗の
値は、必要な入力インピーダンスをミラー比に１を加え
た数で割った値にすればよい。
【００３６】したがって、安価なバイポーラプロセスに
よりモノリシックＩＣ上に静電容量センサ回路を形成す
ることが可能となる。その結果、多チャンネルの静電容
量型の変位、速度センサや多チャンネルのコンデンサ型
マイクロフォンの静電容量センサ回路を外付け部品なし
でＩＣ化することが可能となり、定価格化、小型化、高
信頼化することができる。
よりモノリシックＩＣ上に静電容量センサ回路を形成す
ることが可能となる。その結果、多チャンネルの静電容
量型の変位、速度センサや多チャンネルのコンデンサ型
マイクロフォンの静電容量センサ回路を外付け部品なし
でＩＣ化することが可能となり、定価格化、小型化、高
信頼化することができる。
【図１】本発明の実施例を示す静電容量センサ回路の回
路図である。
路図である。
【図２】従来の静電容量センサ回路の回路図である。
【図３】バイアス電界電源を不要とした静電容量センサ
回路の回路図である。
回路の回路図である。
【図４】従来の静電容量センサ回路の原理図である。
【図５】角周波数と出力電圧の関係図である。
【図６】本発明の第２の実施例を示す静電容量センサ回
路の回路図である。
路の回路図である。
【図７】本発明の第３の実施例を示す静電容量センサ回
路の回路図である。
路の回路図である。
【図８】動作の原理図である。
ＣX 静電容量センサ Ｒ31，Ｒ32 抵抗 Ｔｒ1 〜Ｔｒ6 トランジスタ Ｚin 入力インピーダンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 境野 裕 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 岡田 浩 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項１】 （ａ）互いに極性が異なり、かつ、入力
インピーダンスの異なる二つのエミッタフォロア回路の
各ベースを結合し、（ｂ）両ベース間に容量の変化する
静電容量を接続し、（ｃ）上記二つのエミッタフォロア
回路のうち、入力インピーダンスの高い方に出力端子を
接続したことを特徴とする静電容量センサ回路。 - 【請求項２】 （ａ）ミラー比が１以上のカレントミラ
ーの入力側に、入力インピーダンスの高いバッファ回路
を接続し、（ｂ）上記カレントミラーと電源の間に抵抗
を接続し、（ｃ）上記カレントミラーとバッファ回路の
間に静電容量センサを接続し、（ｄ）上記バッファ回路
の出力側に出力を接続したことを特徴とする静電容量セ
ンサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14374991A JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6446290 | 1990-06-20 | ||
| JP2-64462 | 1990-06-20 | ||
| JP14374991A JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05249159A true JPH05249159A (ja) | 1993-09-28 |
| JP3165173B2 JP3165173B2 (ja) | 2001-05-14 |
Family
ID=26405570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14374991A Expired - Fee Related JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165173B2 (ja) |
-
1991
- 1991-06-17 JP JP14374991A patent/JP3165173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3165173B2 (ja) | 2001-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03259611A (ja) | アクティブ・フィルタ | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4573021A (en) | Circuit output stage arrangement | |
| JP2944314B2 (ja) | チャージポンプ回路 | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| TW416227B (en) | Level clamp circuit | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| US4616190A (en) | Differential amplifier with current steering to enhance slew rate | |
| JPH04127703A (ja) | 演算増幅回路 | |
| US4535256A (en) | Integrated video amp with common base lateral PNP transistor | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH05206759A (ja) | ベース電流補償回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3150002B2 (ja) | 出力回路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JP3309878B2 (ja) | アンプ | |
| JP2957796B2 (ja) | 移相回路 | |
| JP2577946B2 (ja) | 増幅回路 | |
| JPH0345568B2 (ja) | ||
| JPH0487407A (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |