JPH05249490A - Ｔｆｔアレイ基板の製造方法 - Google Patents
Ｔｆｔアレイ基板の製造方法Info
- Publication number
- JPH05249490A JPH05249490A JP4948192A JP4948192A JPH05249490A JP H05249490 A JPH05249490 A JP H05249490A JP 4948192 A JP4948192 A JP 4948192A JP 4948192 A JP4948192 A JP 4948192A JP H05249490 A JPH05249490 A JP H05249490A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film capacitor
- array substrate
- tft array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 簡単な薄膜コンデンサの修復方法で、ＴＦＴ
アレイ基板の製造歩留まりの向上したＴＦＴアレイ基板
の製造方法を得ることができる。 【構成】 金属膜（下部電極）２と誘電体膜３と導体膜
（上部電極）４とて構成される薄膜コンデンサを基板１
形成した後、電解液１６中で金属膜（下部電極）２と白
金電極１２の間に電圧（白金：正極）を印加して、薄膜
コンデンサの短絡を修復し、ＴＦＴアレイ基板を製造す
る。
アレイ基板の製造歩留まりの向上したＴＦＴアレイ基板
の製造方法を得ることができる。 【構成】 金属膜（下部電極）２と誘電体膜３と導体膜
（上部電極）４とて構成される薄膜コンデンサを基板１
形成した後、電解液１６中で金属膜（下部電極）２と白
金電極１２の間に電圧（白金：正極）を印加して、薄膜
コンデンサの短絡を修復し、ＴＦＴアレイ基板を製造す
る。
Description
【０００１】
【産業上の利用分野】この発明は、液晶ディスプレイ等
の表示装置に用いられるＴＦＴアレイ基板に関するもの
である。
の表示装置に用いられるＴＦＴアレイ基板に関するもの
である。
【０００２】
【従来の技術】液晶表示装置は通常二枚の対向電極の間
に液晶などの表示材料が挟持され、この表示材料に電圧
を印加する方法で構成される。この際、少なくとも一方
の基板にマトリクス状に配置した画素電極を設け、これ
らの画素電極に選択的に電圧を印加するために、各画素
毎にＴＦＴ等の非線形特性を有する素子と電荷を保持す
るための薄膜コンデンサを設けている。
に液晶などの表示材料が挟持され、この表示材料に電圧
を印加する方法で構成される。この際、少なくとも一方
の基板にマトリクス状に配置した画素電極を設け、これ
らの画素電極に選択的に電圧を印加するために、各画素
毎にＴＦＴ等の非線形特性を有する素子と電荷を保持す
るための薄膜コンデンサを設けている。
【０００３】図７および図８は、各々従来の表示装置に
用いられているＴＦＴアレイ基板の要部を示す平面図お
よび断面図である。図において１はガラス等の透明絶縁
基板、２は薄膜コンデンサの下部電極、３は薄膜コンデ
ンサの誘電体、４は薄膜コンデンサの上部電極兼画素電
極、５はゲ−ト電極・配線、６はゲ−ト絶縁膜、７はｉ
−ａ−Ｓｉ、８はｎ−ａ−Ｓｉ、９はドレイン電極、１
０はソ−ス電極・配線、１１はダスト（による薄膜コン
デンサ短絡部）である。
用いられているＴＦＴアレイ基板の要部を示す平面図お
よび断面図である。図において１はガラス等の透明絶縁
基板、２は薄膜コンデンサの下部電極、３は薄膜コンデ
ンサの誘電体、４は薄膜コンデンサの上部電極兼画素電
極、５はゲ−ト電極・配線、６はゲ−ト絶縁膜、７はｉ
−ａ−Ｓｉ、８はｎ−ａ−Ｓｉ、９はドレイン電極、１
０はソ−ス電極・配線、１１はダスト（による薄膜コン
デンサ短絡部）である。
【０００４】従来のＴＦＴアレイ基板は以下の様にして
形成されていた。（１）洗浄されたガラス等の透明絶縁
基板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）Ｃｒ
やＴａ等の金属膜をスパッタ法等で成膜し、フォトエッ
チング法等により、ゲ−ト電極・配線５等を形成する。
（５）ゲ−ト絶縁膜６となるＳｉＯ2やＳｉＮ、半導体
層となるｉ−ａ−Ｓｉ７、そしてオ−ミックコンタクト
層となるｎ−ａ−Ｓｉ８を、３層を連続的にプラズマＣ
ＶＤ法等で成膜する。そしてフォトエッチング法等で所
望のパタ−ンに形成する。（６）Ａｌ、Ａｌ／Ｃｒ、Ａ
ｌ／Ｍｏ等の金属膜をスパッタ法等で成膜し、フォトエ
ッチング法等でソ−ス電極・配線１０およびドレイン電
極９等を形成する。（７）ソ−ス・ドレイン分離の為の
エッチングや保護膜等（図示せず）の形成を行なう。
形成されていた。（１）洗浄されたガラス等の透明絶縁
基板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）Ｃｒ
やＴａ等の金属膜をスパッタ法等で成膜し、フォトエッ
チング法等により、ゲ−ト電極・配線５等を形成する。
（５）ゲ−ト絶縁膜６となるＳｉＯ2やＳｉＮ、半導体
層となるｉ−ａ−Ｓｉ７、そしてオ−ミックコンタクト
層となるｎ−ａ−Ｓｉ８を、３層を連続的にプラズマＣ
ＶＤ法等で成膜する。そしてフォトエッチング法等で所
望のパタ−ンに形成する。（６）Ａｌ、Ａｌ／Ｃｒ、Ａ
ｌ／Ｍｏ等の金属膜をスパッタ法等で成膜し、フォトエ
ッチング法等でソ−ス電極・配線１０およびドレイン電
極９等を形成する。（７）ソ−ス・ドレイン分離の為の
エッチングや保護膜等（図示せず）の形成を行なう。
【０００５】
【発明が解決しようとする課題】上記の様にして形成さ
れたＴＦＴアレイ基板は、上記の（３）までの薄膜コン
デンサを形成する工程において、誘電体中に巻き込まれ
たダストやパタ−ン欠陥等により、薄膜コンデンサが図
７および図８中の１１に示すように短絡し、ＴＦＴアレ
イ基板の製造歩留まりを低下するといった問題点があっ
た。従来、特開平２−１０８０２号公報や特開平３−８
９３１７号公報に示されているように、上記薄膜コンデ
ンサの短絡による歩留の低下を防ぐための工夫がなされ
ていた。しかしながらこの様な方法を用いても、短絡不
良を全数検査で見つけだし、レ−ザリペア装置で修復す
るには、時間と人手と高価な装置が必要であるといった
課題があった。
れたＴＦＴアレイ基板は、上記の（３）までの薄膜コン
デンサを形成する工程において、誘電体中に巻き込まれ
たダストやパタ−ン欠陥等により、薄膜コンデンサが図
７および図８中の１１に示すように短絡し、ＴＦＴアレ
イ基板の製造歩留まりを低下するといった問題点があっ
た。従来、特開平２−１０８０２号公報や特開平３−８
９３１７号公報に示されているように、上記薄膜コンデ
ンサの短絡による歩留の低下を防ぐための工夫がなされ
ていた。しかしながらこの様な方法を用いても、短絡不
良を全数検査で見つけだし、レ−ザリペア装置で修復す
るには、時間と人手と高価な装置が必要であるといった
課題があった。
【０００６】この発明は、かかる課題を解決するために
なされたもので、簡単な薄膜コンデンサの修復方法によ
り、ＴＦＴアレイ基板の製造歩留まりの向上したＴＦＴ
アレイ基板の製造方法を得ることを目的とするものであ
る。
なされたもので、簡単な薄膜コンデンサの修復方法によ
り、ＴＦＴアレイ基板の製造歩留まりの向上したＴＦＴ
アレイ基板の製造方法を得ることを目的とするものであ
る。
【０００７】
【課題を解決するための手段】この発明のＴＦＴアレイ
基板の製造方法は、金属膜（下部電極）、誘電体膜およ
び導体膜（上部電極）から成る薄膜コンデンサを、基板
に形成した後、電解液中で金属膜（下部電極）と白金電
極の間に電圧（白金：正極）を印加するか、または強ア
ルカリ水溶液中で金属膜（下部電極）とＡｌ電極を電気
的に接続することを特徴とする方法である。
基板の製造方法は、金属膜（下部電極）、誘電体膜およ
び導体膜（上部電極）から成る薄膜コンデンサを、基板
に形成した後、電解液中で金属膜（下部電極）と白金電
極の間に電圧（白金：正極）を印加するか、または強ア
ルカリ水溶液中で金属膜（下部電極）とＡｌ電極を電気
的に接続することを特徴とする方法である。
【０００８】
【作用】この発明において、薄膜コンデンサ形成後に電
解液中でその構成部材の１つである下部電極と白金電極
の間に電圧を印加するか、下部電極とＡｌ電極を電気的
に接続するかにより、下部電極の電位をＩＴＯの腐食電
位よりも低い電圧にすることにより、薄膜コンデンサの
下部電極と上部電極（ＩＴＯ）との短絡部分のＩＴＯを
電気化学反応により、腐食、つまりエッチオフして、短
絡を修復することができる。上記のようにして構成され
たＴＦＴアレイ基板は、薄膜コンデンサの短絡不良が修
復されているので、薄膜コンデンサの短絡による点欠陥
不良が防止され、ＴＦＴアレイ基板の製造歩留まりを飛
躍的に改善することが可能となる。
解液中でその構成部材の１つである下部電極と白金電極
の間に電圧を印加するか、下部電極とＡｌ電極を電気的
に接続するかにより、下部電極の電位をＩＴＯの腐食電
位よりも低い電圧にすることにより、薄膜コンデンサの
下部電極と上部電極（ＩＴＯ）との短絡部分のＩＴＯを
電気化学反応により、腐食、つまりエッチオフして、短
絡を修復することができる。上記のようにして構成され
たＴＦＴアレイ基板は、薄膜コンデンサの短絡不良が修
復されているので、薄膜コンデンサの短絡による点欠陥
不良が防止され、ＴＦＴアレイ基板の製造歩留まりを飛
躍的に改善することが可能となる。
【０００９】
実施例１．図１はこの発明の一実施例によるＴＦＴアレ
イ基板の要部を示す平面図で、薄膜コンデンサ短絡不良
の修復プロセスを導入して製造されている。図２は図１
の断面図である。図３は、この発明の一実施例に係わる
薄膜コンデンサまで製造された基板の断面図で、図４
は、この発明の一実施例に係わる薄膜コンデンサ修復直
後の基板の断面図である。また図５は、この発明の一実
施例に係わる薄膜コンデンサの修復方法を示す構成図で
ある。図において１はガラス等の透明絶縁基板、２は薄
膜コンデンサの下部電極、３は薄膜コンデンサの誘電
体、４は薄膜コンデンサの上部電極兼画素電極、５はゲ
−ト電極・配線、６はゲ−ト絶縁膜、７はｉ−ａ−Ｓ
ｉ、８はｎ−ａ−Ｓｉ、９はドレイン電極、１０はソ−
ス電極・配線、１１はダスト（による薄膜コンデンサ短
絡部）１２は白金電極、１３は電流計、１４は電源、１
６強アルカリ水溶液そして１７は薄膜コンデンサまで製
造された基板である。
イ基板の要部を示す平面図で、薄膜コンデンサ短絡不良
の修復プロセスを導入して製造されている。図２は図１
の断面図である。図３は、この発明の一実施例に係わる
薄膜コンデンサまで製造された基板の断面図で、図４
は、この発明の一実施例に係わる薄膜コンデンサ修復直
後の基板の断面図である。また図５は、この発明の一実
施例に係わる薄膜コンデンサの修復方法を示す構成図で
ある。図において１はガラス等の透明絶縁基板、２は薄
膜コンデンサの下部電極、３は薄膜コンデンサの誘電
体、４は薄膜コンデンサの上部電極兼画素電極、５はゲ
−ト電極・配線、６はゲ−ト絶縁膜、７はｉ−ａ−Ｓ
ｉ、８はｎ−ａ−Ｓｉ、９はドレイン電極、１０はソ−
ス電極・配線、１１はダスト（による薄膜コンデンサ短
絡部）１２は白金電極、１３は電流計、１４は電源、１
６強アルカリ水溶液そして１７は薄膜コンデンサまで製
造された基板である。
【００１０】以下にこの発明の一実施例のプロセスにつ
いて説明する。（１）洗浄されたガラス等の透明絶縁基
板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）強ア
ルカリ水溶液１６中で、上記基板１７の下部電極を負極
にそして白金電極１２を正極にして、その間に電源１４
により３Ｖ程度印加する。電流計１３により電流がなく
なったことが確認できれば基板を引き上げ、水洗、乾燥
する。これにより、薄膜コンデンサの短絡は修復され、
図４に示すようになる。（５）ＣｒやＴａ等の金属膜を
スパッタ法等で成膜し、フォトエッチング法等により、
ゲ−ト電極・配線５等を形成する。（６）ゲ−ト絶縁膜
６となるＳｉＯ2やＳｉＮ、半導体層となるｉ−ａ−Ｓ
ｉ７、そしてオ−ミックコンタクト層となるｎ−ａ−Ｓ
ｉ８を、３層を連続的にプラズマＣＶＤ法等で成膜す
る。そしてフォトエッチング法等で所望のパタ−ンに形
成する。（７）Ａｌ、Ａｌ／Ｃｒ、Ａｌ／Ｍｏ等の金属
膜をスパッタ法等で成膜し、フォトエッチング法等でソ
−ス電極・配線１０およびドレイン電極９等を形成す
る。（８）ソ−ス・ドレイン分離の為のエッチングや保
護膜等（図示せず）の形成を行なう。
いて説明する。（１）洗浄されたガラス等の透明絶縁基
板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）強ア
ルカリ水溶液１６中で、上記基板１７の下部電極を負極
にそして白金電極１２を正極にして、その間に電源１４
により３Ｖ程度印加する。電流計１３により電流がなく
なったことが確認できれば基板を引き上げ、水洗、乾燥
する。これにより、薄膜コンデンサの短絡は修復され、
図４に示すようになる。（５）ＣｒやＴａ等の金属膜を
スパッタ法等で成膜し、フォトエッチング法等により、
ゲ−ト電極・配線５等を形成する。（６）ゲ−ト絶縁膜
６となるＳｉＯ2やＳｉＮ、半導体層となるｉ−ａ−Ｓ
ｉ７、そしてオ−ミックコンタクト層となるｎ−ａ−Ｓ
ｉ８を、３層を連続的にプラズマＣＶＤ法等で成膜す
る。そしてフォトエッチング法等で所望のパタ−ンに形
成する。（７）Ａｌ、Ａｌ／Ｃｒ、Ａｌ／Ｍｏ等の金属
膜をスパッタ法等で成膜し、フォトエッチング法等でソ
−ス電極・配線１０およびドレイン電極９等を形成す
る。（８）ソ−ス・ドレイン分離の為のエッチングや保
護膜等（図示せず）の形成を行なう。
【００１１】実施例２．図６はこの発明の他の実施例に
係わる薄膜コンデンサの短絡不良修復方法を示す構成図
である。図において１３は電流計、１５はＡｌ電極、１
６強アルカリ水溶液そして１７は薄膜コンデンサまで製
造された基板である。
係わる薄膜コンデンサの短絡不良修復方法を示す構成図
である。図において１３は電流計、１５はＡｌ電極、１
６強アルカリ水溶液そして１７は薄膜コンデンサまで製
造された基板である。
【００１２】以下にこの発明の他の実施例のプロセスに
ついて説明する。（１）洗浄されたガラス等の透明絶縁
基板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）上記
基板１７の下部電極とＡｌ電極１５を電気的に接続して
強アルカリ水溶液１６中に浸漬する。電流計１３により
電流がなくなったことが確認できれば基板を引き上げ、
水洗、乾燥する。これにより、薄膜コンデンサの短絡は
修復され、図４に示すようになる。（５）ＣｒやＴａ等
の金属膜をスパッタ法等で成膜し、フォトエッチング法
等により、ゲ−ト電極・配線５等を形成する。（６）ゲ
−ト絶縁膜６となるＳｉＯ2やＳｉＮ、半導体層となる
ｉ−ａ−Ｓｉ７、そしてオ−ミックコンタクト層となる
ｎ−ａ−Ｓｉ８を、３層を連続的にプラズマＣＶＤ法等
で成膜する。そしてフォトエッチング法等で所望のパタ
−ンに形成する。（７）Ａｌ、Ａｌ／Ｃｒ、Ａｌ／Ｍｏ
等の金属膜をスパッタ法等で成膜し、フォトエッチング
法等でソ−ス電極・配線１０およびドレイン電極９等を
形成する。（８）ソ−ス・ドレイン分離の為のエッチン
グや保護膜等（図示せず）の形成を行なう。
ついて説明する。（１）洗浄されたガラス等の透明絶縁
基板１上にＣｒやＴａ等の金属膜をスパッタ法等で成膜
し、フォトエッチング法等によりパタ−ニングして、薄
膜コンデンサの下部電極２を形成する。（２）ＳｉＮや
Ｔａ2Ｏ5をプラズマＣＶＤ法やスパッタ法などにより成
膜し、フォトエッチング法等により薄膜コンデンサの誘
電体３を形成する。（３）ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）等の透明導電膜をＥＢ蒸着法等で成膜
し、フォトエッチング法等でパタ−ニングし薄膜コンデ
ンサの上部電極兼画素電極４等を形成する。（４）上記
基板１７の下部電極とＡｌ電極１５を電気的に接続して
強アルカリ水溶液１６中に浸漬する。電流計１３により
電流がなくなったことが確認できれば基板を引き上げ、
水洗、乾燥する。これにより、薄膜コンデンサの短絡は
修復され、図４に示すようになる。（５）ＣｒやＴａ等
の金属膜をスパッタ法等で成膜し、フォトエッチング法
等により、ゲ−ト電極・配線５等を形成する。（６）ゲ
−ト絶縁膜６となるＳｉＯ2やＳｉＮ、半導体層となる
ｉ−ａ−Ｓｉ７、そしてオ−ミックコンタクト層となる
ｎ−ａ−Ｓｉ８を、３層を連続的にプラズマＣＶＤ法等
で成膜する。そしてフォトエッチング法等で所望のパタ
−ンに形成する。（７）Ａｌ、Ａｌ／Ｃｒ、Ａｌ／Ｍｏ
等の金属膜をスパッタ法等で成膜し、フォトエッチング
法等でソ−ス電極・配線１０およびドレイン電極９等を
形成する。（８）ソ−ス・ドレイン分離の為のエッチン
グや保護膜等（図示せず）の形成を行なう。
【００１３】上記のようにして構成されたＴＦＴアレイ
基板は、４番目の工程で薄膜コンデンサの短絡が修復さ
れており、薄膜コンデンサの短絡が原因である点欠陥が
防止されるので、ＴＦＴアレイ基板およびそれを用いた
表示装置の製造歩留を飛躍的に改善することが期待でき
る。また薄膜コンデンサの修復に対して従来のように、
まず短絡部を見つけだすための全数検査を必要とせず、
次にレ−ザ等で短絡部を修復するためのレ−ザリペア装
置なども必要とせず、図５や図６に示すような簡単な装
置のみでよい。
基板は、４番目の工程で薄膜コンデンサの短絡が修復さ
れており、薄膜コンデンサの短絡が原因である点欠陥が
防止されるので、ＴＦＴアレイ基板およびそれを用いた
表示装置の製造歩留を飛躍的に改善することが期待でき
る。また薄膜コンデンサの修復に対して従来のように、
まず短絡部を見つけだすための全数検査を必要とせず、
次にレ−ザ等で短絡部を修復するためのレ−ザリペア装
置なども必要とせず、図５や図６に示すような簡単な装
置のみでよい。
【００１４】
【発明の効果】この発明は、金属膜（下部電極）、誘電
体膜および導体膜（上部電極）から成る薄膜コンデンサ
を、基板に形成した後、電解液中で金属膜（下部電極）
と白金電極の間に電圧（白金：正極）を印加するか、ま
たは強アルカリ水溶液中で金属膜（下部電極）とＡｌ電
極を電気的に接続することにより、簡単な薄膜コンデン
サの修復方法で、ＴＦＴアレイ基板の製造歩留まりの向
上したＴＦＴアレイ基板の製造方法を得ることができ
る。
体膜および導体膜（上部電極）から成る薄膜コンデンサ
を、基板に形成した後、電解液中で金属膜（下部電極）
と白金電極の間に電圧（白金：正極）を印加するか、ま
たは強アルカリ水溶液中で金属膜（下部電極）とＡｌ電
極を電気的に接続することにより、簡単な薄膜コンデン
サの修復方法で、ＴＦＴアレイ基板の製造歩留まりの向
上したＴＦＴアレイ基板の製造方法を得ることができ
る。
【図１】この発明の一実施例によるＴＦＴアレイ基板の
要部を示す平面図である。
要部を示す平面図である。
【図２】この発明の一実施例によるＴＦＴアレイ基板の
断面図である。
断面図である。
【図３】この発明の一実施例に係わる薄膜コンデンサま
で製造された基板の断面図である。
で製造された基板の断面図である。
【図４】この発明の一実施例に係わる薄膜コンデンサ修
復直後の基板の断面図である。
復直後の基板の断面図である。
【図５】この発明の一実施例に係わる薄膜コンデンサの
短絡不良修復方法を示す構成図である。
短絡不良修復方法を示す構成図である。
【図６】この発明の他の実施例に係わる薄膜コンデンサ
の短絡不良修復方法を示す構成図である。
の短絡不良修復方法を示す構成図である。
【図７】従来の表示装置に用いられているＴＦＴアレイ
基板の要部を示す平面図である。
基板の要部を示す平面図である。
【図８】従来の表示装置に用いられているＴＦＴアレイ
基板の要部を示す断面図である。
基板の要部を示す断面図である。
１ ガラス等の透明絶縁基板 ２ 薄膜コンデンサの下部電極 ３ 薄膜コンデンサの誘電体 ４ 薄膜コンデンサの上部電極兼画素電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (1)
- 【請求項１】 金属膜（下部電極）、誘電体膜および導
体膜（上部電極）から成る薄膜コンデンサを、基板に形
成した後、電解液中で金属膜（下部電極）と白金電極の
間に電圧（白金：正極）を印加するか、または強アルカ
リ水溶液中で金属膜（下部電極）とＡｌ電極を電気的に
接続することを特徴としたＴＦＴアレイ基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4948192A JPH05249490A (ja) | 1992-03-06 | 1992-03-06 | Ｔｆｔアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4948192A JPH05249490A (ja) | 1992-03-06 | 1992-03-06 | Ｔｆｔアレイ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05249490A true JPH05249490A (ja) | 1993-09-28 |
Family
ID=12832355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4948192A Pending JPH05249490A (ja) | 1992-03-06 | 1992-03-06 | Ｔｆｔアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05249490A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768175A (en) * | 1996-04-25 | 1998-06-16 | Nec Corporation | Ferroelectric memory with fault recovery circuits |
| US6853370B2 (en) | 2001-01-10 | 2005-02-08 | Sharp Kabushiki Kaisha | Display device with electro-optical element activated from plural memory elements |
| KR100557645B1 (ko) * | 1998-12-28 | 2006-05-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 형성방법_ |
| CN104808409A (zh) * | 2015-05-18 | 2015-07-29 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制造方法和显示装置 |
-
1992
- 1992-03-06 JP JP4948192A patent/JPH05249490A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768175A (en) * | 1996-04-25 | 1998-06-16 | Nec Corporation | Ferroelectric memory with fault recovery circuits |
| KR100557645B1 (ko) * | 1998-12-28 | 2006-05-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 형성방법_ |
| US6853370B2 (en) | 2001-01-10 | 2005-02-08 | Sharp Kabushiki Kaisha | Display device with electro-optical element activated from plural memory elements |
| CN104808409A (zh) * | 2015-05-18 | 2015-07-29 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板制造方法和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731216A (en) | Method of making an active matrix display incorporating an improved TFT | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| JP3094610B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3276573B2 (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタの製造方法 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3087408B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPS63114263A (ja) | 薄膜トランジスタ及びその形成方法 | |
| JP3087407B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06332008A (ja) | アクティブマトリクス基板とその製造方法 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JP2887907B2 (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JPH0661490A (ja) | ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 | |
| JPH0815721A (ja) | 配線パターン基板及び薄膜トランジスタマトリクス基板とその製造方法 | |
| JP3023040B2 (ja) | 薄膜トランジスタ素子の製造方法 | |
| JP3173101B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP3131853B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05203989A (ja) | 短絡解消方法 | |
| JPS61121471A (ja) | 薄膜集積装置の製造方法 | |
| JPH02130551A (ja) | 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置 |