JPH0661490A - ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 - Google Patents
２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置Info
- Publication number
- JPH0661490A JPH0661490A JP21002092A JP21002092A JPH0661490A JP H0661490 A JPH0661490 A JP H0661490A JP 21002092 A JP21002092 A JP 21002092A JP 21002092 A JP21002092 A JP 21002092A JP H0661490 A JPH0661490 A JP H0661490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- electrode wiring
- thickness
- layer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 電界が印加される相対する電極間の絶縁性を
確保するための２層構造絶縁膜において、電極配線段差
部の高さ、及び各絶縁膜の厚さを最適化することにより
電極間の電気的短絡が無く、高い絶縁耐圧を実現する。 【構成】 段差を有する電極配線の段差部の高さ、及び
各絶縁膜の厚さが全て（数１）の条件を満たす構成とす
る。
確保するための２層構造絶縁膜において、電極配線段差
部の高さ、及び各絶縁膜の厚さを最適化することにより
電極間の電気的短絡が無く、高い絶縁耐圧を実現する。 【構成】 段差を有する電極配線の段差部の高さ、及び
各絶縁膜の厚さが全て（数１）の条件を満たす構成とす
る。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置（ＬＣ
Ｄ）、エレクトロルミネッセンスディスプレイ（ＥＬ
Ｄ）等のゲート絶縁膜、或は層間絶縁膜等、電界が印加
される相対する電極間の絶縁性を保持するための２層構
造絶縁膜及びそれを用いた電子装置及びＴＦＴ液晶表示
装置に関するものである。
Ｄ）、エレクトロルミネッセンスディスプレイ（ＥＬ
Ｄ）等のゲート絶縁膜、或は層間絶縁膜等、電界が印加
される相対する電極間の絶縁性を保持するための２層構
造絶縁膜及びそれを用いた電子装置及びＴＦＴ液晶表示
装置に関するものである。
【０００２】
【従来の技術】従来薄膜トランジスタ型液晶ディスプレ
イ（ＴＦＴ−ＬＣＤ）には、２種の異なる材料を用いた
２層絶縁構造を採用することにより応力ひずみを緩和
し、トランジスタ特性の向上を図っている（特願昭62-2
19544号）。このような構造は原理的にはダスト等に起
因する欠陥の同一箇所での発生確率を大幅に低減するこ
とができるため、ゲート電極とソース・ドレイン電極間
の電気的短絡（Ｇ−Ｓショート）の防止にも有効な構造
と考えらる。
イ（ＴＦＴ−ＬＣＤ）には、２種の異なる材料を用いた
２層絶縁構造を採用することにより応力ひずみを緩和
し、トランジスタ特性の向上を図っている（特願昭62-2
19544号）。このような構造は原理的にはダスト等に起
因する欠陥の同一箇所での発生確率を大幅に低減するこ
とができるため、ゲート電極とソース・ドレイン電極間
の電気的短絡（Ｇ−Ｓショート）の防止にも有効な構造
と考えらる。
【０００３】（図１）（ａ）に従来技術で作製したＴＦ
Ｔ−ＬＣＤの面内配線パターン図を、また（図１）
（ｂ）及び（ｃ）にそれぞれ（図１）（ａ）におけるＡ
−Ａ及びＢ−Ｂの断面構造図を示した。（図１）（ｃ）
に示したように、ゲート電極１３およびソースバス電極
１８ａは絶縁膜１４ａ，１４ｂを介して交差した構造に
なっており、絶縁膜１４ａ，１４ｂは層間絶縁膜の役割
を担っている。このように絶縁膜が２層になった構造で
は、例えばゲート電極に接する第１の絶縁膜１４ａをス
パッタリング法により、また第２の絶縁膜１４ｂをプラ
ズマＣＶＤ法により形成するといったように、各々の絶
縁膜を異なる工程で製膜し、且つ各製膜工程前には必ず
洗浄を行うことにより、仮に工程中にゲート電極配線
上、あるいはその近傍にダスト等の欠陥要因が付着して
も、同一箇所にピンホール等の欠陥が発生する確率は極
めて低いため、どちらか一方の絶縁膜で絶縁性を確保す
ることができ、ダスト等に起因する欠陥要因の不良を非
常に低くすることができる。
Ｔ−ＬＣＤの面内配線パターン図を、また（図１）
（ｂ）及び（ｃ）にそれぞれ（図１）（ａ）におけるＡ
−Ａ及びＢ−Ｂの断面構造図を示した。（図１）（ｃ）
に示したように、ゲート電極１３およびソースバス電極
１８ａは絶縁膜１４ａ，１４ｂを介して交差した構造に
なっており、絶縁膜１４ａ，１４ｂは層間絶縁膜の役割
を担っている。このように絶縁膜が２層になった構造で
は、例えばゲート電極に接する第１の絶縁膜１４ａをス
パッタリング法により、また第２の絶縁膜１４ｂをプラ
ズマＣＶＤ法により形成するといったように、各々の絶
縁膜を異なる工程で製膜し、且つ各製膜工程前には必ず
洗浄を行うことにより、仮に工程中にゲート電極配線
上、あるいはその近傍にダスト等の欠陥要因が付着して
も、同一箇所にピンホール等の欠陥が発生する確率は極
めて低いため、どちらか一方の絶縁膜で絶縁性を確保す
ることができ、ダスト等に起因する欠陥要因の不良を非
常に低くすることができる。
【０００４】このような２層構造の絶縁膜は、ＴＦＴ−
ＬＣＤのみならず絶縁膜に電界が印加される構造の全て
の電子装置において、電極間の電気的短絡を防止する構
造として有効な構造であると考えられる。
ＬＣＤのみならず絶縁膜に電界が印加される構造の全て
の電子装置において、電極間の電気的短絡を防止する構
造として有効な構造であると考えられる。
【０００５】
【発明が解決しようとする課題】しかしながら、段差を
有する面に電極配線を形成する場合、段差部の材料、段
差部上に形成する膜の材料及びその製膜方法等により段
差部の被覆性が異なる。そのため、たとえ２層構造絶縁
膜によりダスト等に起因する欠陥要因の不良は防止でき
ても、（図３）（ｃ）に示したような電極配線に対する
絶縁膜の段差被覆性の悪い部分があると、絶縁膜にクラ
ックが入ったり、後工程で水分、薬品が滲み込む等の欠
陥が生じ、Ｇ−Ｓショート等の電極間の短絡や電極配線
の溶解、膜剥離等の不良の発生、電極間の絶縁耐圧低下
等の問題が起こる。
有する面に電極配線を形成する場合、段差部の材料、段
差部上に形成する膜の材料及びその製膜方法等により段
差部の被覆性が異なる。そのため、たとえ２層構造絶縁
膜によりダスト等に起因する欠陥要因の不良は防止でき
ても、（図３）（ｃ）に示したような電極配線に対する
絶縁膜の段差被覆性の悪い部分があると、絶縁膜にクラ
ックが入ったり、後工程で水分、薬品が滲み込む等の欠
陥が生じ、Ｇ−Ｓショート等の電極間の短絡や電極配線
の溶解、膜剥離等の不良の発生、電極間の絶縁耐圧低下
等の問題が起こる。
【０００６】ここで段差被覆性の良い構造とは、段差部
を覆う部分の断面形状を見たときに、（図３）（ａ）叉
は（ｂ）に模式的に示したような表面形状が数学的に特
異点を持たない連続曲線で表わされる形状をしている構
造をいう。逆に段差部被覆性の悪い構造とは、（図３）
（ｃ）に模式的に示したような表面形状が数学的に特異
点を持つ非連続曲線で表わされる形状をしている構造を
いう。
を覆う部分の断面形状を見たときに、（図３）（ａ）叉
は（ｂ）に模式的に示したような表面形状が数学的に特
異点を持たない連続曲線で表わされる形状をしている構
造をいう。逆に段差部被覆性の悪い構造とは、（図３）
（ｃ）に模式的に示したような表面形状が数学的に特異
点を持つ非連続曲線で表わされる形状をしている構造を
いう。
【０００７】段差被覆性を良くするには、電極配線の形
状を側壁部にテーパを有する形にするという方法もある
が、素子構成上或はプロセス上テーパ形状の制御が必ず
しも容易でない場合も多く、再現性、信頼性を確保する
のが困難である。
状を側壁部にテーパを有する形にするという方法もある
が、素子構成上或はプロセス上テーパ形状の制御が必ず
しも容易でない場合も多く、再現性、信頼性を確保する
のが困難である。
【０００８】
【課題を解決するための手段】本発明は、段差を有する
電極上に形成する異なる２種の絶縁膜からなる２層構造
絶縁膜の形成において、各絶縁膜の膜厚を電極配線形状
に合わせて最適化することによって段差部における欠陥
の発生を防止する。
電極上に形成する異なる２種の絶縁膜からなる２層構造
絶縁膜の形成において、各絶縁膜の膜厚を電極配線形状
に合わせて最適化することによって段差部における欠陥
の発生を防止する。
【０００９】
【作用】本発明は、前記した手段によりダスト起因の欠
陥の発生を防止しつつ、且つたとえテーパのない段差部
においても欠陥のない絶縁膜が形成でき、非常に歩留り
が良く信頼性の高いデバイスの生産が可能となる。
陥の発生を防止しつつ、且つたとえテーパのない段差部
においても欠陥のない絶縁膜が形成でき、非常に歩留り
が良く信頼性の高いデバイスの生産が可能となる。
【００１０】
【実施例】（実施例１） （図１）（ａ）に本発明の概要を示す１実施例であるＴ
ＦＴ−ＬＣＤの面内配線パターン図を、また（図１）
（ｂ）及び（ｃ）に要部断面図を示す。（図１）におい
て、１１は透光性の絶縁性基板、１２は画素電極、１３
ａ，１３ｂはゲート電極、１４ａ，１４ｂは絶縁膜、１
５は半導体層、１６はパッシベーション膜、１７はオー
ミックコンタクト層、１８ａはソースバス電極、１８ｂ
はドレイン電極である。
ＦＴ−ＬＣＤの面内配線パターン図を、また（図１）
（ｂ）及び（ｃ）に要部断面図を示す。（図１）におい
て、１１は透光性の絶縁性基板、１２は画素電極、１３
ａ，１３ｂはゲート電極、１４ａ，１４ｂは絶縁膜、１
５は半導体層、１６はパッシベーション膜、１７はオー
ミックコンタクト層、１８ａはソースバス電極、１８ｂ
はドレイン電極である。
【００１１】具体的な実施例について説明する。透光性
の絶縁性基板１１として、コーニング社の７０５９ガラ
ス基板を用いた。ガラス基板上にＤＣスパッタリング法
により透光性のＩＴＯ薄膜を１００〜２００ｎｍの厚さ
で製膜し、ウエットエッチング法により島状の画素電極
１２を形成する。
の絶縁性基板１１として、コーニング社の７０５９ガラ
ス基板を用いた。ガラス基板上にＤＣスパッタリング法
により透光性のＩＴＯ薄膜を１００〜２００ｎｍの厚さ
で製膜し、ウエットエッチング法により島状の画素電極
１２を形成する。
【００１２】次に同じくＤＣスパッタリング法によりＡ
ｌ薄膜を５０〜４００ｎｍの厚さで製膜し、ストライプ
状のパターンである第１ゲート電極１３ａをウエットエ
ッチング法により形成する。続いて同じくＤＣスパッタ
リング法によりＣｒ薄膜を５０〜４００ｎｍの厚さで製
膜し、ストライプ状のパターンである第２ゲート電極１
３ｂをウエットエッチング法により形成する。
ｌ薄膜を５０〜４００ｎｍの厚さで製膜し、ストライプ
状のパターンである第１ゲート電極１３ａをウエットエ
ッチング法により形成する。続いて同じくＤＣスパッタ
リング法によりＣｒ薄膜を５０〜４００ｎｍの厚さで製
膜し、ストライプ状のパターンである第２ゲート電極１
３ｂをウエットエッチング法により形成する。
【００１３】次に反応性ＲＦスパッタリング法により酸
化タンタルＴａＯxよりなる第１ゲート絶縁膜１４ａを
５０〜５００ｎｍの厚さで、その後プラズマＣＶＤ法に
より厚さ５０〜５００ｎｍの窒化シリコンＳｉＮxより
なる第２ゲート絶縁膜１４ｂ、アモルファスＳｉ半導体
層１５、パッシベーションＳｉＮx膜１６を順次製膜す
る。ゲート電極１３ａ上以外のパッシベーションＳｉＮ
x膜１６を除去した後、オーミックコンタクト層１７、
ソース、ドレイン電極用金属膜１８を順次製膜する。
化タンタルＴａＯxよりなる第１ゲート絶縁膜１４ａを
５０〜５００ｎｍの厚さで、その後プラズマＣＶＤ法に
より厚さ５０〜５００ｎｍの窒化シリコンＳｉＮxより
なる第２ゲート絶縁膜１４ｂ、アモルファスＳｉ半導体
層１５、パッシベーションＳｉＮx膜１６を順次製膜す
る。ゲート電極１３ａ上以外のパッシベーションＳｉＮ
x膜１６を除去した後、オーミックコンタクト層１７、
ソース、ドレイン電極用金属膜１８を順次製膜する。
【００１４】オーミックコンタクト層１７、ソース、ド
レイン電極用金属膜１８を一括エッチングしてソース、
ドレイン電極１８ａ、１８ｂを形成し、（図１）に示す
ＴＦＴが完成する。なお本実施例の製造工程において
は、基板上に付着したダストによる欠陥の発生を極力抑
えるため、各製膜工程の前には必ず基板を洗浄する工程
を入れている。
レイン電極用金属膜１８を一括エッチングしてソース、
ドレイン電極１８ａ、１８ｂを形成し、（図１）に示す
ＴＦＴが完成する。なお本実施例の製造工程において
は、基板上に付着したダストによる欠陥の発生を極力抑
えるため、各製膜工程の前には必ず基板を洗浄する工程
を入れている。
【００１５】上記ＴＦＴ−ＬＣＤの製造過程において、
各ゲート絶縁膜１４ａ、１４ｂの厚さを変え、Ｇ−Ｓシ
ョートの発生確率（Ｇ−Ｓショート率）を調べた結果の
一例を（図２）に示す。（図２）から明らかなように、
Ｇ−Ｓショート率は各ゲート絶縁膜１４ａ、１４ｂの厚
さに強く依存しており、概ね
各ゲート絶縁膜１４ａ、１４ｂの厚さを変え、Ｇ−Ｓシ
ョートの発生確率（Ｇ−Ｓショート率）を調べた結果の
一例を（図２）に示す。（図２）から明らかなように、
Ｇ−Ｓショート率は各ゲート絶縁膜１４ａ、１４ｂの厚
さに強く依存しており、概ね
【００１６】
【数３】
【００１７】を満たす条件であればＧ−Ｓショートのな
いＴＦＴを得ることができた。これらサンプルのゲート
電極断面の構造を調べた結果、前記Ｇ−Ｓショート率が
ゲート絶縁膜の段差被覆性に強く依存していることが明
かとなった。即ち、（図３）（ａ）に模式的に示したよ
うな段差被覆性の良いサンプルではＧ−Ｓショート率の
低い良好な特性が得られているのに対して、（図３）
（ｃ）に示したような段差被覆性の悪いサンプルではＧ
−Ｓショート率が高い。また（図３）（ｂ）に示したよ
うな、第１ゲート絶縁膜の段差被覆性はあまり良くない
が、第２ゲート絶縁膜の段差被覆性が良く十分な絶縁耐
圧を持った膜が形成されている場合にも良好な特性が得
られる。
いＴＦＴを得ることができた。これらサンプルのゲート
電極断面の構造を調べた結果、前記Ｇ−Ｓショート率が
ゲート絶縁膜の段差被覆性に強く依存していることが明
かとなった。即ち、（図３）（ａ）に模式的に示したよ
うな段差被覆性の良いサンプルではＧ−Ｓショート率の
低い良好な特性が得られているのに対して、（図３）
（ｃ）に示したような段差被覆性の悪いサンプルではＧ
−Ｓショート率が高い。また（図３）（ｂ）に示したよ
うな、第１ゲート絶縁膜の段差被覆性はあまり良くない
が、第２ゲート絶縁膜の段差被覆性が良く十分な絶縁耐
圧を持った膜が形成されている場合にも良好な特性が得
られる。
【００１８】一般に、熱ＣＶＤ法、プラズマＣＶＤ法、
熱酸化法などの化学的気相成長法（ＣＶＤ）を用いて製
膜した薄膜に比べて、スパッタ法、真空蒸着法などの物
理的気相成長法（ＰＶＤ）を用いて製膜した薄膜の方が
段差被覆性が悪い。従って、段差部を有するような基板
に被覆性良く薄膜を形成するには、ＣＶＤ法を用いた方
が良いが、デバイス特性上必要とされる薄膜の性能や工
程上必ずしもＣＶＤ法が適しているとは限らない場合が
多い。
熱酸化法などの化学的気相成長法（ＣＶＤ）を用いて製
膜した薄膜に比べて、スパッタ法、真空蒸着法などの物
理的気相成長法（ＰＶＤ）を用いて製膜した薄膜の方が
段差被覆性が悪い。従って、段差部を有するような基板
に被覆性良く薄膜を形成するには、ＣＶＤ法を用いた方
が良いが、デバイス特性上必要とされる薄膜の性能や工
程上必ずしもＣＶＤ法が適しているとは限らない場合が
多い。
【００１９】例えば上記のＴＦＴ構造の場合、できるだ
け狭いトランジスタ面積で高い移動度を得るための誘電
率の高い絶縁膜、良好な界面特性を得るためのＳｉＮx
ゲート絶縁膜／ａ−Ｓｉ半導体層の連続製膜、高速製膜
によるスループットの向上等の条件から、現在のところ
第１ゲート絶縁膜にはスパッタ法で製膜したＴａＯx膜
が、また第２ゲート絶縁膜にはＣＶＤで製膜したＳｉＮ
x膜が最も適している。そこでこのような条件の下で本
発明の要件を満たす膜厚構成を取り入れたところ、上述
したようなＧ−Ｓショートがなく電気特性にも優れた信
頼性の高いＴＦＴ−ＬＣＤを再現性良く製造することが
できた。
け狭いトランジスタ面積で高い移動度を得るための誘電
率の高い絶縁膜、良好な界面特性を得るためのＳｉＮx
ゲート絶縁膜／ａ−Ｓｉ半導体層の連続製膜、高速製膜
によるスループットの向上等の条件から、現在のところ
第１ゲート絶縁膜にはスパッタ法で製膜したＴａＯx膜
が、また第２ゲート絶縁膜にはＣＶＤで製膜したＳｉＮ
x膜が最も適している。そこでこのような条件の下で本
発明の要件を満たす膜厚構成を取り入れたところ、上述
したようなＧ−Ｓショートがなく電気特性にも優れた信
頼性の高いＴＦＴ−ＬＣＤを再現性良く製造することが
できた。
【００２０】本実施例では、ゲート電極にＡｌとＣｒの
２層膜を、また第１ゲート絶縁膜にはスパッタ法で製膜
したＴａＯx膜、第２ゲート絶縁膜にはＣＶＤ法で製膜
したＳｉＮx膜を用いた構成としたが、ＴＦＴ構造の構
成はここに示した材料、製膜方法の組合せに限るもので
はない。多くの検討の結果、電極配線の段差部の高さｈ
g、第１絶縁膜の厚さｄ1、第１絶縁膜の厚さｄ2とした
時に、Ｇ−Ｓショート率は概ね（図４）に示した傾向を
示すことが明かとなった。また絶縁破壊電界強度も（図
５）に示した傾向を示すことが明かとなった。
２層膜を、また第１ゲート絶縁膜にはスパッタ法で製膜
したＴａＯx膜、第２ゲート絶縁膜にはＣＶＤ法で製膜
したＳｉＮx膜を用いた構成としたが、ＴＦＴ構造の構
成はここに示した材料、製膜方法の組合せに限るもので
はない。多くの検討の結果、電極配線の段差部の高さｈ
g、第１絶縁膜の厚さｄ1、第１絶縁膜の厚さｄ2とした
時に、Ｇ−Ｓショート率は概ね（図４）に示した傾向を
示すことが明かとなった。また絶縁破壊電界強度も（図
５）に示した傾向を示すことが明かとなった。
【００２１】以上の結果から、段差を有するゲート電極
配線上に形成された絶縁膜が、電極配線段差部を覆う部
分の表面形状が特異点を持つ非連続曲線で表わされる形
状の第１の絶縁膜と、第１の絶縁膜の段差部を覆う部分
の表面形状が特異点を持たない連続曲線で表わされる形
状の第２の絶縁膜からなる２層構造絶縁膜である場合に
は、
配線上に形成された絶縁膜が、電極配線段差部を覆う部
分の表面形状が特異点を持つ非連続曲線で表わされる形
状の第１の絶縁膜と、第１の絶縁膜の段差部を覆う部分
の表面形状が特異点を持たない連続曲線で表わされる形
状の第２の絶縁膜からなる２層構造絶縁膜である場合に
は、
【００２２】
【数４】
【００２３】で表わされる条件を満たす膜厚構成であれ
ばＧ−Ｓショート率の極めて低い（実用上問題ない）、
絶縁耐圧に優れた良好な電気特性を有するＴＦＴが得ら
れた。
ばＧ−Ｓショート率の極めて低い（実用上問題ない）、
絶縁耐圧に優れた良好な電気特性を有するＴＦＴが得ら
れた。
【００２４】（数４）では第１絶縁膜、第２絶縁膜とも
に各々の単層膜での絶縁破壊電界強度［Ｅ1］b.d.、
［Ｅ2］b.d.、及び２層構造絶縁膜の厚さ方向に印加す
る最大電圧［Ｖa］maxの大きさからも各絶縁膜の厚さを
定めている。これは、仮にどちらか一方の絶縁膜にピン
ホール等の欠陥があった場合でも、その欠陥を補完する
もう一方の絶縁膜で絶縁性を確保するためである。
に各々の単層膜での絶縁破壊電界強度［Ｅ1］b.d.、
［Ｅ2］b.d.、及び２層構造絶縁膜の厚さ方向に印加す
る最大電圧［Ｖa］maxの大きさからも各絶縁膜の厚さを
定めている。これは、仮にどちらか一方の絶縁膜にピン
ホール等の欠陥があった場合でも、その欠陥を補完する
もう一方の絶縁膜で絶縁性を確保するためである。
【００２５】また絶縁破壊電界強度とは、絶縁膜の厚さ
方向に電圧を印加していった時に、両電極間に急激に大
電流が流れて絶縁性が失われ、抵抗値が数キロオーム以
下になって両電極間が電気的に短絡する時の絶縁膜の厚
さ方向に掛かった単位膜厚当りの最大電圧をいい、例え
ばＴａＯx膜では４００〜５００（ＭＶ／ｍ）、ＳｉＮx
膜では７００〜１０００（ＭＶ／ｍ）、ＳｉＯ2膜では
３００〜４００（ＭＶ／ｍ）程度である。
方向に電圧を印加していった時に、両電極間に急激に大
電流が流れて絶縁性が失われ、抵抗値が数キロオーム以
下になって両電極間が電気的に短絡する時の絶縁膜の厚
さ方向に掛かった単位膜厚当りの最大電圧をいい、例え
ばＴａＯx膜では４００〜５００（ＭＶ／ｍ）、ＳｉＮx
膜では７００〜１０００（ＭＶ／ｍ）、ＳｉＯ2膜では
３００〜４００（ＭＶ／ｍ）程度である。
【００２６】また本発明はＴＦＴ構造に限ったものでは
なく、段差を有する薄膜上に絶縁性薄膜を形成する場合
全てに有効であることは言うまでもない。例えば、電極
配線にＡｌ、Ｔａ、Ｃｕ、Ｍｏ、Ｔｉ、Ｎｉ等の金属膜
を用い、第１絶縁膜にスパッタ法や真空蒸着法で製膜し
たＳｉＮx、酸化シリコンＳｉＯx、酸化アルミニウムＡ
ｌＯx、酸化チタンＴｉＯx等の絶縁膜、第２絶縁膜にプ
ラズマＣＶＤ法や熱ＣＶＤ法や有機金属を用いたＭＯＣ
ＶＤ法等で製膜したＳｉＯx、ＳｉＮx、ＴａＯ x、Ａｌ
Ｏx等の絶縁膜を用いたところ、何れの組合せにおいて
も良好な絶縁性を有する２層構造絶縁膜が得られた。
なく、段差を有する薄膜上に絶縁性薄膜を形成する場合
全てに有効であることは言うまでもない。例えば、電極
配線にＡｌ、Ｔａ、Ｃｕ、Ｍｏ、Ｔｉ、Ｎｉ等の金属膜
を用い、第１絶縁膜にスパッタ法や真空蒸着法で製膜し
たＳｉＮx、酸化シリコンＳｉＯx、酸化アルミニウムＡ
ｌＯx、酸化チタンＴｉＯx等の絶縁膜、第２絶縁膜にプ
ラズマＣＶＤ法や熱ＣＶＤ法や有機金属を用いたＭＯＣ
ＶＤ法等で製膜したＳｉＯx、ＳｉＮx、ＴａＯ x、Ａｌ
Ｏx等の絶縁膜を用いたところ、何れの組合せにおいて
も良好な絶縁性を有する２層構造絶縁膜が得られた。
【００２７】（実施例２） （図６）に本発明の概要を示す一実施例である薄膜ＥＬ
素子の断面模式図を示す。６１は透光性の絶縁性基板、
６２は厚さ１００〜４００ｎｍのスズ添加酸化インジウ
ム（ＩＴＯ）よりなる透明導電膜をストライプ状に形成
した透明電極である。透明電極６２上に第１絶縁膜６３
として、厚さ５０〜５００ｎｍのチタン酸ジルコン酸ス
トロンチウム酸化膜（Ｓｒ（ＴｉxＺｒ1-x）Ｏ3）をス
パッタリング法により製膜し、続けてプラズマＣＶＤ法
により厚さ５０〜５００ｎｍのＳｉＮx第２絶縁膜６４
を製膜した。
素子の断面模式図を示す。６１は透光性の絶縁性基板、
６２は厚さ１００〜４００ｎｍのスズ添加酸化インジウ
ム（ＩＴＯ）よりなる透明導電膜をストライプ状に形成
した透明電極である。透明電極６２上に第１絶縁膜６３
として、厚さ５０〜５００ｎｍのチタン酸ジルコン酸ス
トロンチウム酸化膜（Ｓｒ（ＴｉxＺｒ1-x）Ｏ3）をス
パッタリング法により製膜し、続けてプラズマＣＶＤ法
により厚さ５０〜５００ｎｍのＳｉＮx第２絶縁膜６４
を製膜した。
【００２８】次に、第２絶縁膜６４上に共蒸着法により
半導体薄膜であるマンガン添加硫化亜鉛薄膜よりなるＥ
Ｌ発光体層６５を製膜し、真空中４５０℃で１時間の熱
処理を施した後、ＥＬ発光体層６５上の全面に真空蒸着
法で製膜したＡｌ薄膜を製膜する。Ａｌ薄膜を透明電極
６２と直交する方向のストライプ状に加工して背面電極
６６を形成し、ＥＬ素子が完成する。
半導体薄膜であるマンガン添加硫化亜鉛薄膜よりなるＥ
Ｌ発光体層６５を製膜し、真空中４５０℃で１時間の熱
処理を施した後、ＥＬ発光体層６５上の全面に真空蒸着
法で製膜したＡｌ薄膜を製膜する。Ａｌ薄膜を透明電極
６２と直交する方向のストライプ状に加工して背面電極
６６を形成し、ＥＬ素子が完成する。
【００２９】上記電極間に数１０Ｖ〜数１００Ｖの駆動
電圧を印加しＥＬ素子を発光させたところ、絶縁膜の厚
さによりＥＬ素子の発光状態に顕著な差がみられた。即
ち、透明電極６１の厚さをｈg、第１絶縁膜６３の厚さ
をｄ1、及び第２絶縁膜６４の厚さをｄ2とした時に、ｈ
g、ｄ1、及びｄ2が（数４）の全てを満たしている場合
には、２５０Ｖ（６０Ｈｚ）以上の電圧で駆動しても素
子が破壊することなく、１００（ｃｄ／ｃｍ2）以上の
輝度の発光を持続することができたのに対して、（数
４）の条件以外の膜厚構成の絶縁膜では、数１０Ｖから
百数１０Ｖ程度で素子が絶縁破壊を起こしてしまい良好
な駆動を行うことができなかった。これらの素子の断面
を電子顕微鏡で観察したところ、透明電極の段差部での
第１絶縁膜の段差被覆性が悪く微小なクラックが生じて
おり、このようなクラックがＥＬ素子の絶縁耐圧を低下
させていることが明かとなった。
電圧を印加しＥＬ素子を発光させたところ、絶縁膜の厚
さによりＥＬ素子の発光状態に顕著な差がみられた。即
ち、透明電極６１の厚さをｈg、第１絶縁膜６３の厚さ
をｄ1、及び第２絶縁膜６４の厚さをｄ2とした時に、ｈ
g、ｄ1、及びｄ2が（数４）の全てを満たしている場合
には、２５０Ｖ（６０Ｈｚ）以上の電圧で駆動しても素
子が破壊することなく、１００（ｃｄ／ｃｍ2）以上の
輝度の発光を持続することができたのに対して、（数
４）の条件以外の膜厚構成の絶縁膜では、数１０Ｖから
百数１０Ｖ程度で素子が絶縁破壊を起こしてしまい良好
な駆動を行うことができなかった。これらの素子の断面
を電子顕微鏡で観察したところ、透明電極の段差部での
第１絶縁膜の段差被覆性が悪く微小なクラックが生じて
おり、このようなクラックがＥＬ素子の絶縁耐圧を低下
させていることが明かとなった。
【００３０】以上のように、本発明の要件を満たす膜厚
構成を用いることにより、信頼性の高い、高輝度のＥＬ
素子を実現することができた。
構成を用いることにより、信頼性の高い、高輝度のＥＬ
素子を実現することができた。
【００３１】
【発明の効果】本発明は、段差を有する電極配線上に絶
縁性薄膜を形成する場合、絶縁性薄膜を２層構造絶縁膜
とし、段差を有する薄膜、第１の絶縁膜、及び第２の絶
縁膜の膜厚を各々最適化することによって、段差被覆性
の悪い材料、若しくは製膜方法を用いた場合において
も、ピンホール、クラック等の欠陥のない、良好な絶縁
耐圧を有する絶縁膜を再現性良く形成することができ
る。
縁性薄膜を形成する場合、絶縁性薄膜を２層構造絶縁膜
とし、段差を有する薄膜、第１の絶縁膜、及び第２の絶
縁膜の膜厚を各々最適化することによって、段差被覆性
の悪い材料、若しくは製膜方法を用いた場合において
も、ピンホール、クラック等の欠陥のない、良好な絶縁
耐圧を有する絶縁膜を再現性良く形成することができ
る。
【図１】本発明の実施例におけるＴＦＴ−ＬＣＤの概略
断面図
断面図
【図２】本発明の第１の実施例におけるゲート電極及び
ゲート絶縁膜の厚さとＧ−Ｓショート率の関係を示すグ
ラフ
ゲート絶縁膜の厚さとＧ−Ｓショート率の関係を示すグ
ラフ
【図３】電極配線上に形成された２層構造絶縁膜の断面
模式図
模式図
【図４】電極配線段差部高さ、第１絶縁膜厚及び第２絶
縁膜厚とＧ−Ｓショート率の関係を示すグラフ
縁膜厚とＧ−Ｓショート率の関係を示すグラフ
【図５】電極配線段差部高さ、第１絶縁膜厚及び第２絶
縁膜厚と絶縁破壊電界強度の関係を示すグラフ
縁膜厚と絶縁破壊電界強度の関係を示すグラフ
【図６】本発明の第２の実施例における薄膜ＥＬ素子の
断面模式図
断面模式図
１１ 絶縁性基板 １２ 画素電極 １３ａ 第１ゲート電極 １３ｂ 第２ゲート電極 １４ａ 第１絶縁膜 １４ｂ 第２絶縁膜 １５ 半導体層 １６ パッシベーション膜 １７ オーミックコンタクト層 １８ａ ソースバス電極 １８ｂ ドレイン電極
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7514−4Ｍ
Claims (6)
- 【請求項１】段差を有する電極配線上に形成された２層
構造よりなる絶縁膜が、電極配線段差部を覆う部分の表
面形状が特異点を持つ非連続曲線で表わされる形状の第
１の絶縁膜と、第１の絶縁膜の段差部を覆う部分の表面
形状が特異点を持たない連続曲線で表わされる形状の第
２の絶縁膜との積層構造であることを特徴とする２層構
造絶縁膜。 - 【請求項２】請求項１記載の段差を有する電極配線の段
差部の高さがｈg（ｎｍ）、第１の絶縁膜の厚さ及び絶
縁破壊電界強度が各々ｄ1（ｎｍ）及び［Ｅ1］ b.d.（Ｍ
Ｖ／ｍ）、第２の絶縁膜の厚さ及び絶縁破壊電界強度が
各々ｄ2（ｎｍ）及び［Ｅ2］b.d.（ＭＶ／ｍ）である２
層構造絶縁膜の厚さ方向に印加する最大電圧が［Ｖa］
max（Ｖ）である時に、ｈg、ｄ1、及びｄ2が 【数１】 の全てを満たしていることを特徴とする２層構造絶縁
膜。 - 【請求項３】段差を有する電極配線上に形成された絶縁
膜が、電極配線段差部を覆う部分の表面形状が特異点を
持つ非連続曲線で表わされる形状の第１の絶縁膜と、第
１の絶縁膜の段差部を覆う部分の表面形状が特異点を持
たない連続曲線で表わされる形状の第２の絶縁膜との積
層構造よりなる２層構造絶縁膜であることを特徴とする
電子装置。 - 【請求項４】請求項３記載の段差を有する電極配線の段
差部の高さがｈg（ｎｍ）、第１の絶縁膜の厚さ及び絶
縁破壊電界強度が各々ｄ1（ｎｍ）及び［Ｅ1］ b.d.（Ｍ
Ｖ／ｍ）、第２の絶縁膜の厚さ及び絶縁破壊電界強度が
各々ｄ2（ｎｍ）及び［Ｅ2］b.d.（ＭＶ／ｍ）である電
子装置の２層構造絶縁膜部分の厚さ方向に印加する最大
電圧が［Ｖa］max（Ｖ）である時に、ｈg、ｄ1、及びｄ
2が（数１）の全てを満たしていることを特徴とする電
子装置。 - 【請求項５】ゲート電極配線上に形成されたゲート絶縁
膜、及び層間絶縁膜が、ゲート電極配線段差部を覆う部
分の表面形状が特異点を持つ非連続曲線で表わされる形
状の第１の絶縁膜と、第１の絶縁膜の段差部を覆う部分
の表面形状が特異点を持たない連続曲線で表わされる形
状の第２の絶縁膜との積層構造よりなる２層構造絶縁膜
であることを特徴とするＴＦＴ液晶表示装置。 - 【請求項６】請求項５記載のゲート電極が、少なくとも
その表面がＣｒ金属で形成された段差部高さｈg（ｎ
ｍ）の電極配線であり、第１の絶縁膜がスパッタリング
法で形成された厚さｄTaOxの酸化タンタル膜、及び第２
の絶縁膜がプラズマＣＶＤ法で形成された厚さｄSiNxの
窒化シリコン膜であり、且つｈg、ｄTaOx、ｄSiNxが 【数２】 の全てを満たしていることを特徴とするＴＦＴ液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002092A JPH0661490A (ja) | 1992-08-06 | 1992-08-06 | ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21002092A JPH0661490A (ja) | 1992-08-06 | 1992-08-06 | ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661490A true JPH0661490A (ja) | 1994-03-04 |
Family
ID=16582497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21002092A Pending JPH0661490A (ja) | 1992-08-06 | 1992-08-06 | ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661490A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08234683A (ja) * | 1994-12-14 | 1996-09-13 | Eastman Kodak Co | 有機エレクトロルミネセンス媒体を用いたｔｆｔ−ｅｌ表示パネル |
| JPH08241047A (ja) * | 1994-12-14 | 1996-09-17 | Eastman Kodak Co | Ｔｆｔ−ｅｌ画素製造方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| KR20140111964A (ko) | 2013-03-12 | 2014-09-22 | 제이에스알 가부시끼가이샤 | 게이트 절연막, 조성물, 경화막, 반도체 소자, 반도체 소자의 제조 방법 및 표시 장치 |
-
1992
- 1992-08-06 JP JP21002092A patent/JPH0661490A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08234683A (ja) * | 1994-12-14 | 1996-09-13 | Eastman Kodak Co | 有機エレクトロルミネセンス媒体を用いたｔｆｔ−ｅｌ表示パネル |
| JPH08241047A (ja) * | 1994-12-14 | 1996-09-17 | Eastman Kodak Co | Ｔｆｔ−ｅｌ画素製造方法 |
| US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| US6258638B1 (en) | 1997-03-03 | 2001-07-10 | Nec Corporation | Method of manufacturing thin film transistor |
| US6444508B1 (en) | 1997-03-03 | 2002-09-03 | Nec Corporation | Method of manufacturing thin film transistor |
| US6703267B2 (en) | 1997-03-03 | 2004-03-09 | Nec Corporation | Method of manufacturing thin film transistor |
| KR20140111964A (ko) | 2013-03-12 | 2014-09-22 | 제이에스알 가부시끼가이샤 | 게이트 절연막, 조성물, 경화막, 반도체 소자, 반도체 소자의 제조 방법 및 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731216A (en) | Method of making an active matrix display incorporating an improved TFT | |
| KR100883769B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| TWI546975B (zh) | 半導體裝置、液晶顯示裝置及半導體裝置之製造方法 | |
| KR100583979B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| TWI527118B (zh) | 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法 | |
| TWI396910B (zh) | 顯示基板、顯示基板製造方法及具有該顯示基板之顯示面板 | |
| KR20010038385A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| KR100632216B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| JPH0661490A (ja) | ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置 | |
| JP2005227538A (ja) | 大画面および高精細のディスプレイに対応したアレイ基板およびその製造方法 | |
| KR20100040603A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| WO2024044948A1 (zh) | 显示基板及其制作方法和显示装置 | |
| CN101271905B (zh) | 像素结构与主动元件阵列基板 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| CN2470908Y (zh) | 液晶显示器薄膜电晶体的金属电极接触装置 | |
| KR20070001648A (ko) | 금속 배선의 형성 방법 및 이를 이용한 액정 표시 장치용어레이 기판 | |
| JPH09260675A (ja) | 薄膜トランジスタおよび薄膜トランジスタ基板 | |
| JP3245614B2 (ja) | 薄膜素子の製造方法 | |
| JP3257001B2 (ja) | 多層配線板及び多層配線板の製造方法 | |
| JP2534335B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH10333179A (ja) | 液晶画像表示装置および画像表示装置用半導体装置の製 造方法 |