JPH05249942A - コンピュータ出力映像の画像サンプリング装置 - Google Patents

コンピュータ出力映像の画像サンプリング装置

Info

Publication number
JPH05249942A
JPH05249942A JP4082958A JP8295892A JPH05249942A JP H05249942 A JPH05249942 A JP H05249942A JP 4082958 A JP4082958 A JP 4082958A JP 8295892 A JP8295892 A JP 8295892A JP H05249942 A JPH05249942 A JP H05249942A
Authority
JP
Japan
Prior art keywords
phase
video signal
signal
data
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4082958A
Other languages
English (en)
Inventor
Naoki Kato
直樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4082958A priority Critical patent/JPH05249942A/ja
Publication of JPH05249942A publication Critical patent/JPH05249942A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 入力するコンピュータ映像信号を標本化する
サンプリングパルスの位相を管理しクロックのジッタ成
分の影響を受けずに良質の映像をサンプリングできるコ
ンピュータ出力映像の画像サンプリング装置を提供する
こと。 【構成】 コンピュータ出力映像7aを映像信号入力部
に入力させ、コンピュータ出力映像信号の水平同期信号
7bに同期し、かつ画素ドット周波数と等しい周波数の
クロック信号によりA/D変換回路10でディジタル変
換し、生成した映像信号データ7gと、この映像信号デ
ータ7gのうち前記の画素の水平方向エッジを含む領域
の映像信号データ7hの1フィールド以上離れた、同一
位置の映像信号の振幅差分データの絶対値和を比較し、
その絶対値和の最小値となるようにサンプリングパルス
のクロック位相を制御して入力したコンピュータ出力映
像をディジタル変換する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、高画質のコンピュー
タ出力映像を、例えば異なる方式の表示装置に対して高
品質の画像を表示するコンピュータ出力映像の画像処理
に適用して最適のものである。更に詳述すればコンピュ
ータの出力映像をサンプリングクロック信号によりA/
D変換し、変換されたディジタル映像信号データに何等
かの画像処理を施してD/A変換して異なる方式の表示
装置に画像表示する画像処理方式において、コンピュー
タのサンプリングクロック発生部より発せられるサンプ
リングクロック信号の位相を、原映像に近い高品質の画
像データが得られるよう制御するコンピュータ出力映像
の画像サンプリング装置に関する。
【0002】
【従来の技術】コンピュータの出力映像は、コンピュー
タ内の画像メモリ上に書かれている画像データが、その
コンピュータの持つドットクロックに基づいて順次読み
出され、D/A変換されて出力されるものである。コン
ピュータの出力映像は、各々の画素のデータは独立に、
かつ任意に設立可能であるため、D/A変換された映像
信号の帯域はD/A変換器の変換スピードによっても多
少制約はうけるが、ドット周波数の1/2の周波数にお
いても100%に近い振幅特性を持つことが可能であ
り、かつ高調波成分も存在する非常に帯域の広い信号と
なる。
【0003】このような広帯域映像をサンプリングして
ディジタル変換する方法として、(1)一般のビデオ信
号をサンプリングする場合のように、サンプリングロッ
ク周波数に対してナイキストの標本化定理を満たすよう
な低域通過フィルタを通したのちサンプリングする方法
がある。しかしこの方法によると、サンプリング周波数
としては、少くともドットロック周波数以上の周波数に
設定しなければならないが、ナイキストフィルタ(サン
プリング周波数の1/2以下の周波数を通過帯域とする
フィルタ)の減衰特性を考慮すると、非常に高いサンプ
リング周波数を設定しない限り、サンプリング画像は原
画像に比べて劣化した画像になるという具合の悪い点が
ある。また、コンピュータの出力映像は、ドット数が同
じであっても水平周波数が異なるためにドット周波数の
異なるものが数多く存在し、各々の映像に対して異なる
特性のナイキストフィルタを用いなければならない等の
具合の悪い点がある。
【0004】また、(2)の画像サンプリング方法とし
て、コンピュータ出力映像をサンプリングする場合、出
力映像の画素のドット周波数と等しい周波数のクロック
信号を生成し、このクロック信号を用いてコンピュータ
出力映像の各画素の明確な安定レベル領域をサンプリン
グする装置がある。この装置によると、サンプリング位
相の管理を適切に行えば、コンピュータの出力映像を、
原映像情報に極めて近い形にディジタル化できる。
【0005】
【発明が解決しようとする課題】しかしながら、上述し
た(2)の画像サンプリング装置によるとサンプリング
クロック信号にジッタ(jitter)成分があるため、サン
プリングされた画素が図7のaに示すような明確なエッ
ジを含む領域を有する安定レベル域のものであるときは
不都合はないが、隣接する画素ドットとの境界の変化レ
ベルにあるときは、サンプリングレベルが時間的に変動
し、表示される画像の画質が劣化するという不都合が生
じる。
【0006】したがって、(2)の画像サンプリング装
置によるときは位相が常に画素ドットの安定レベル域を
サンプリングできるように管理しなければならない。こ
のような目的を達成するには、一般に、手動操作により
サンプリングクロック位相が安定レベルをサンプリング
するように制御することが考えられるが、手動操作によ
ると、操作精度が個人の視覚能力や、経験に依存し、個
人毎に操作結果にバラツキを生じる。また、人力により
映像信号の変更や、装置の経時変化に応じて、調整しな
ければならないため多大の労力が必要になる難点があっ
た。
【0007】そこで、この発明は、上述したコンピュー
タ出力映像の画像サンプリング装置における難点を除去
し、人間の視覚特性や経験等に依存することなく、コン
ピュータ出力映像をサンプリングする画素のドット周波
数のクロック位相を、原映像情報に極めて近い画像デー
タが得られる位相に自動的に制御するコンピュータ出力
映像の画像サンプリング装置を提供しようとするもので
ある。
【0008】
【課題を解決するための手段】以上の目的を達成するた
め、この発明のコンピュータ出力映像の画像サンプリン
グ装置は、コンピュータの出力映像の水平同期信号に同
期し、コンピュータ出力映像のドット周波数と等しい周
波数のクロック信号(以下、「CK信号」と略称す
る。)を発生するサンプリングクロック信号発生手段
(以下「CK信号発生手段」と略称する)と、このCK
信号発生手段から発するサンプリングクロック信号のク
ロック位相を何段階かに切替えるCK位相可変手段と、
【0009】さらに、このCK位相可変手段により切替
えられたサンプリングクロック信号によりコンピュータ
の出力映像信号をディジタル変換するA/D変換手段
と、このA/D変換手段によりディジタル変換された映
像信号データの一部を記憶させる画像メモリと、前記A
/D変換手段によりディジタル変換された映像信号デー
タと、前記画像メモリに記憶させた映像信号データのう
ち少くとも水平方向のエッジを含む領域において画素の
映像信号データと時間的に1フィールド以上離れた同一
位置の画素の映像信号データとの間の振幅差分データの
絶対値和を検出する差分データ検出手段と、
【0010】この差分データ検出手段において検出した
振幅差分データの絶対値和を比較し、当該絶対値和を最
小にする前記CK位相可変手段から出力されるサンプリ
ングクロック信号の位相を選択し、前記CK位相可変手
段に位相を切替えさせる位相制御手段と、から構成す
る。
【0011】
【作用】この発明のコンピュータ出力映像の画像処理装
置によれば、コンピュータ出力映像をサンプリングする
クロック位相を、A/D変換手段によりディジタル変換
された映像信号データと、画像メモリに記憶させた映像
信号データのうち少くとも水平方向のエッジを含む領域
において画素の映像信号データの時間的に1フィールド
以上離れた同一位置の画素の映像信号データ間の振幅差
分データの絶対値和を最小にするサンプリングクロック
位相を選択するとともに、位相制御手段によりクロック
位相可変手段を制御してサンプリングクロック信号の位
相を、前記選択した振幅差分データの絶対値和を最小に
するクロック位相に自動的に切り替えることができる。
したがって個人毎の視覚特性の違いや、経験差等に左右
されることなく、最適位相に制御されるため、高品質の
画像を表示するよう画像処理することができる。
【0012】
【実施例】この発明の実施例を図面を参照して説明す
る。図2は、本実施例のコンピュータ出力映像の画像サ
ンプリング装置の概略構成を示すブロック図である。図
2中、8はサンプリングクロック信号発生用PLL回
路、9はサンプリングクロック信号発生用PLL回路8
にて発生したサンプリングクロック信号のクロック位相
を何段階かに変更可能なクロック位相制御回路(以下
「CK位相制御回路」と略称する)、10は図示しない
映像信号入力部に入力したコンピュータの出力映像信号
7aをディジタル信号に変換するA/D変換回路、4は
A/D変換回路10によりディジタル変換した映像信号
データ7gのうち水平方向のエッジを含む領域における
画素の映像信号データを記憶する画像メモリである。
【0013】また、11は画像メモリ4に記憶させたコ
ンピュータ出力映像データのうち少くとも水平方向のエ
ッジを含む画素領域の映像信号データ7hと、A/D変
換回路10によりディジタル変換された映像信号データ
7gとの間の時間的に1フィールド以上離れた同一位置
の画素の映像信号データ間の振幅差分データを比較し、
当該振幅差分データの絶対値和を検出する差分データ検
出回路である。12は、この差分データ検出回路11に
おいて検出した振幅差分データの絶対値に基づいてCK
位相可変回路9によりCK信号発生回路8より発生する
サンプリングクロック信号の位相を、前記振幅差分デー
タの絶対値和を最小にさせるクロック位相へ切替えさせ
る位相制御回路である。7bおよび7cはそれぞれ、C
K信号発生回路8および位相制御回路へ入力するコンピ
ュータ出力映像の水平同期信号および垂直同期信号であ
り、10dは、コンピュータ出力映像の1ラインのドッ
ト数を示す信号である。
【0014】まず、CK信号発生用PLL回路8と、C
K位相制御回路9について説明する。コンピュータ(図
示せず)の出力映像の水平同期信号7bがCK信号発生
用PLL回路8に入力し、コンピュータ出力映像の1ラ
インドット情報が設定されると、入力したコンピュータ
出力映像の水平同期信号にロックされ、入力したコンピ
ュータ出力映像の1ラインのドット数に等しい周波数の
クロック信号7eが、CK位相可変回路9により位相選
択制御を受けた後、A/D変換回路10の変換クロック
7fおよびシステムロック信号となる。
【0015】CK信号発生用PLL回路8は、図3に示
すように、電圧制御発振器(Voltage Controll Oscilla
tor 、以下「VCO」と略称する)8−1のクロック信
号出力7eを、分周器8−2へ入力する。分周器8−2
は、別途入力したコンピュータの出力映像のドット情報
10dが設定され、クロック信号7eは所定の分周比に
分周した後、位相比較器8−3により、入力したコンピ
ュータ出力映像の水平同期信号7bとの間の位相を比較
する。位相比較器8−3の出力はループフィルタ8−4
を通って、VCO8−1に入力し、VCO8−3の発振
周波数を電圧制御することによりコンピュータの出力映
像の水平同期信号に同期し、しかも入力した出力映像の
画素のドット周波数に等しいクロック信号7eを発生す
る。発生したクロック信号7eは、その後、CK位相可
変回路9へ送られ、位相制御され、クロック信号7fを
A/D変換回路10へ送り、コンピュータ出力映像信号
7aをディジタル信号に変換する。
【0016】上述したCK位相可変回路9は、図4に示
すようにCK信号発生用PLL回路8から発せられたク
ロック信号7eを、n個の遅延素子τ1,τ2,……,
τnを縦接続してなる遅延素子群9−1へ送る。各遅延
素子τ1,τ2,……,τnにより位相遅延されたクロ
ック信号7eは、セレクター9−2に送られ、位相制御
回路12から送られる位相選択信号10iにより位相選
択を行い、A/D変換回路10のディジタル変換クロッ
ク信号およびシステムの基本クロック信号7fとなる。
【0017】次に、コンピュータ出力映像をサンプリン
グするクロック信号のクロック位相を、原映像情報に忠
実なサンプリング画像データが得られるような最適位相
とするための差分データ検出系および最適位相制御系に
ついて説明する。コンピュータ出力映像信号7aは、差
分データ検出回路11で振幅差分データの絶対値和が検
出され、位相制御回路12(図2参照のこと)に入力さ
れ、位相制御回路12から発せられる前記絶対値和を最
小にする位相選択信号10i(図4参照のこと)によ
り、A/D変換回路10へ送るクロック信号7fの位相
を最適位相に変える。そして、A/D変換回路10によ
り、コンピュータ出力映像信号はディジタル変換され、
映像信号7gとなる。このディジタル映像信号データ7
gは映像信号処理系へ送るとともに、画像メモリ4およ
び差分データ検出回路11へ送る。
【0018】差分データ検出回路11では、図2に示す
ように、A/D変換回路10によりディジタル変換され
た映像信号データ7gとともに、画像メモリ4に記憶さ
せた前記映像信号データ7gのうち少くとも水平方向の
エッジ領域を含む画素領域の映像信号データ7hが入力
し、A/D変換回路10によりディジタル変換された映
像信号データ7gとの間の時間的に1フィールド以上離
れた同一位置の画素領域の映像信号データとの間の振幅
差分データの絶対値和を比較し、当該振幅差分データの
絶対値和を求め、得られた振幅差分データの絶対値和を
位相制御回路12へ送る。位相制御回路12では、クロ
ック信号7fの各クロック位相毎に得られる振幅差分デ
ータの絶対値和を基にしてその値を最小にする最適のサ
ンプリングクロック7fのクロック位相を選択する。
【0019】本実施例での差分データ検出回路11およ
び位相制御回路12は、図5に示す構成になっている。
位相制御回路12における位相選択信号10iの発生
は、マイクロコンピュータ12−1を用いたソフトウエ
アにて処理し、残りをハードウエアにて処理する。図5
の構成において位相制御は、位相制御回路12内のマイ
クロコンピュータ12−1の指令によりA/D変換のク
ロック位相として最初のクロック位相7fが選択され、
その位相7fにおいて時間方向の振幅差分データ検出を
行う。振幅差分データの検出は大部分がハードウエアで
行われ、マイクロコンピュータ12−1は所定のタイミ
ングにて振幅差分データの取り込み、および書き込みを
行う。12−5、12−6および12−7はそれぞれ振
幅差分データを検出する2次元領域の指定信号を作成す
るカウンタ回路、信号合成回路であり、カウンタ12−
5にて水平同期信号を基にして水平方向の領域指定信号
4aが、カウンタ12−6にて垂直同期信号を基にして
垂直方向の領域指定信号4bが作成される。これらの領
域指定信号4a,4bは、信号合成回路12−7により
合成され、2次元領域指定信号4cとなる。
【0020】そして、この2次元領域指定信号4cによ
り画像メモリ4の書き込みおよび読み取りが行われる。
画像メモリ4は、例えばFIFO(先き入れ先き出しFi
rst-in First-out)メモリで構成されており、2次領域
指定信号4cにて書き込み、読み出しのイネーブル(en
able)制御を行い、各フィールドにおいて指定された領
域の画像データのみ画像メモリ4に書き込み、かつ、画
像メモリ4から時間的に少なくとも1フィールド以上前
に書き込まれた同一領域の画像データを読み出し、差分
データ検出回路11に対して時間方向における差分デー
タが検出可能な対応映像信号データ7g,7hを得る。
ただし、クロック位相の設定変更後の最初のフィールド
においてはまだそのクロック位相における映像データが
画像メモリ4に書き込まれていないため、位相設定後、
1フィールド以上経過した後、振幅差分データの絶対値
和の取り込みを行う必要がある。
【0021】時間的に1フィールド以上離れた方向にお
ける振幅差分データが検出可能な対応映像データ7g,
7hは、まず差分データ検出回路11内の減算器11−
1に入力した後、映像データ7gと7hの振幅差分デー
タを求め、絶対値回路11−2に入力して絶対値処理
し、さらに、その後加算器11−3を介してレジスタ1
1−4に入力される。この加算器11−3のもうひつと
の入力として、レジスタ11−4の出力4dがフィード
バックされる。このレジスタ11−4には出力クリア機
能付きのレジスタを用い、各フィールドの垂直同期タイ
ミングにおいてレジスタ11−4の出力をクリアし、か
つ、レジスタ11−4に与えるクロック信号を、クロッ
クゲート12−9により領域指定信号4cのみ有効とな
るように制御し、領域のサンプリング開始点より順に、
各映像データの振幅差分のデータ絶対値をフィードバッ
ク加算する。
【0022】そして各フィールドの指定領域終了時点に
おいてレジスタ11−4の出力に指定の2次元領域にお
ける時間的に1フィールド以上離れた同一位置の画素の
振幅差分データの絶対値の総和4dを得る。位相制御判
断回路12内マイクロコンピュータ12−1は、所定の
フィールドにおいて検出終了信号(例えば垂直方向の領
域選定信号4b)をチェックし、そのフィールドにおけ
る振幅差分データ4dを取り込み、マイクロコンピュー
タ12−1内のメモリ領域に記憶させる。この後、クロ
ック位相選択信号10iにより、クロック位相を次のク
ロック位相に更新し、順次同様の差分データ検出操作を
繰り返す。各クロック位相毎の差分データ検出を行うフ
ィールド数は、1つのクロック位相で何回の差分情報を
取り込むかによってのみ決まり、それらの総和ないしは
平均化処理はソフトウエアにより容易に処理可能であ
る。一般に多数のフィールドの振幅差分データを用いる
ほど検出精度が高まる反面、処理スピードが遅くなるた
め、実情に応じ双方を勘案して決定する。
【0023】マイクロコンピュータ12−1は、各々の
クロック位相に対する振幅差分データの検出終了後、記
憶されている各位相における振幅差分のデータ絶対値和
を比較し、最適なクロック位相を決定する。最適のクロ
ック位相は基本的には、図7に示す安定領域aにある場
合は、時間方向における振幅差分データはあまり現われ
ず、振幅差分データの絶対値和は小さい。しかし変化領
域bにある場合は、クロック信号のジッタ成分のためそ
の値は増加する。したがって、最も振幅差分の絶対値和
の小さいクロック位相を選択することにより、最適のサ
ンプリングクロック位相を得ることができる。また、コ
ンピュータ出力映像画素のドット周波数と、CK位相可
変回路12の位相遅延単位量を考慮し、隣接する位相に
おける情報を加味して安定なクロック位相を決めること
もできる。
【0024】時間方向おける振幅差分データを検出する
領域としては、図6のAに示すように、一水平期間にお
けるブラッキング期間と画像の有効表示期間の境界エッ
ジをカバーする領域の情報を用いることもできる。この
領域を用いる場合は入力するコンピュータ出力映像に水
平方向のエッジがないか、極めて少いような単純な画像
の場合においても、有効表示領域が黒レベルでない限
り、時間方向の振幅差分情報として有効な情報を得るこ
とができる。この場合、水平領域の幅は入力によらずエ
ッジをある程度カバーする固定幅にすればよく、位置は
予めコンピュータの出力映像の種類によって、安定領域
のエッジまでの水平同期信号の走査期間を考慮して一意
的に登録しておくことが可能である。また、垂直方向の
ライン数は、使用するメモリ容量を基に決めればよい。
【0025】また、時間方向における振幅差分データを
検出する別の領域として、図6のBに示すように、有効
表示領域内において移動可能な2次元ブロック領域を用
いる方法もあり、領域信号作成用の水平、垂直位置設定
用のカウンタの設定値を、マイクロコンピュータ等によ
って変更可能な構成にすればよい。この場合、外部から
操作を可能とする操作スイッチや、操作者によって選択
領域が判るようにする領域表機能等が必要となり、構成
が複雑になるが、黒の背景に図景や文字等が表示される
ような画画面においても検出が可能である点や、水平エ
ッジの多い複雑な領域を有する画像においては領域選択
による検出精度の向上が計れる等の長所がある。上述し
た選択領域の表示方法として、例えば、図2に示すディ
ジタル変換画像信号7gのうち、本来の画像処理に与え
られるコンピュータの出力映像信号に対して領域選択期
間のみ一定レベルを加算、減算する回路を挿入すること
により実現することができる。
【0026】
【発明の効果】以上の説明から明らかなように、この発
明にかかるコンピュータ出力映像の画像処理装置によれ
ば、映像信号入力部に入力したコンピュータ出力映像を
サンプリングするドット周波数に等しいサンプリングク
ロック信号を利用し、かつそのクロック位相を何段階か
に切替え可能にするとともに、そのサンプリングクロッ
ク信号により入力したコンピュータ出力映像をA/D変
換し、変換したディジタル映像信号の一部を記憶する画
像メモリと、画像メモリから読み出した映像信号と前記
ディジタル映像信号の間の各クロック位相毎に少くとも
水平方向のエッジを含んだ領域の前記時間方向における
振幅差分データを検出し、各々の絶対値和を基にしてそ
の値を最小にするクロック位相を選択するため、コンピ
ュータ出力映像は、自動的に最適のクロック位相でサン
プリングすることができるから、コンピュータ出力映像
を最適の位相のサンプリングクロック信号によりサンプ
リングすることができる。
【図面の簡単な説明】
【図1】この発明にかかるコンピュータ出力映像の画像
サンプリング装置の基本構成ブロック図である。
【図2】この発明の実施例のコンピュータ出力映像の画
像サンプリング装置の概略構成をブロック図である。
【図3】図2に示すコンピュータ出力映像の画像サンプ
リング装置のクロック信号発生回路の詳細ブロック構成
図である。
【図4】図2に示すコンピュータ出力映像の画像サンプ
リング装置のCK信号発生用PLL回路の詳細ブロック
図である。
【図5】図2に示すコンピュータ出力映像の画像サンプ
リング装置中の差分データ検出回路および位相制御回路
の拡大詳細ブロック図である。
【図6】コンピュータ出力映像の画像処理方式の画像デ
ータ読み出しおよび画像表示処理系の構成説明図であ
る。
【図7】この発明のコンピュータ出力映像の画像サンプ
リング装置における映像信号とサンプリングクロックと
の位相関係を示す特性図である。
【符号の説明】
1 CK信号発生手段 2 CK位相可変手段 3 A/D変換手段 4 画像メモリ 5 差分データ検出手段 6 位相制御手段 8 CK信号発生用PLL回路 9 CK位相可変回路 10 A/D変換回路 11 差分データ検出回路 12 位相制御回路 7a コンピュータ出力映像信号 7b コンピュータの出力映像の水平同期信号 7c コンピュータの出力映像の垂直同期信号 7f 位相変更クロック信号 7g コンピュータ出力映像信号のA/D変換回路によ
りディジタル変換された映像信号データ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 コンピュータの出力映像の水平同期信号
    に同期し、コンピュータ出力映像のドット周波数と等し
    い周波数のクロック信号を発生するサンプリングクロッ
    ク信号発生手段と、 このサンプリングクロック信号発生手段が発するサンプ
    リングクロック信号のクロック位相を何段階かに切替え
    るクロック位相可変手段と、 このクロック位相可変手段により切り替えられたサンプ
    リングクロック信号によりコンピュータの出力映像信号
    をディジタル変換するA/D変換手段と、 このA/D変換手段によりディジタル変換された映像信
    号データの一部を記憶させる画像メモリと、 前記A/D変換手段によりディジタル変換された映像信
    号データと、前記画像メモリに記憶させた映像信号デー
    タのうち少くとも水平方向のエッジを含む領域において
    画素の映像信号データと時間的に1フィールド以上離れ
    た同一位置の画素の映像信号データとの間の振幅差分デ
    ータの絶対値和を検出する差分データ検出手段と、 この差分データ検出手段において検出した振幅差分デー
    タの絶対値和を比較し、該絶対値和を最小にする前記ク
    ロック位相可変手段から出力されるサンプリングクロッ
    ク信号の位相を選択し、前記クロック位相可変手段に位
    相を切替えさせる位相制御手段と、から成ることを特徴
    とするコンピュータ出力映像の画像サンプリング装置。
JP4082958A 1992-03-06 1992-03-06 コンピュータ出力映像の画像サンプリング装置 Pending JPH05249942A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4082958A JPH05249942A (ja) 1992-03-06 1992-03-06 コンピュータ出力映像の画像サンプリング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4082958A JPH05249942A (ja) 1992-03-06 1992-03-06 コンピュータ出力映像の画像サンプリング装置

Publications (1)

Publication Number Publication Date
JPH05249942A true JPH05249942A (ja) 1993-09-28

Family

ID=13788741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4082958A Pending JPH05249942A (ja) 1992-03-06 1992-03-06 コンピュータ出力映像の画像サンプリング装置

Country Status (1)

Country Link
JP (1) JPH05249942A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895540A (ja) * 1994-09-26 1996-04-12 Internatl Business Mach Corp <Ibm> 画像表示方法及び回路
JP2000347615A (ja) * 1999-03-26 2000-12-15 Canon Inc 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体
JP2001249637A (ja) * 2000-03-02 2001-09-14 Nec Mitsubishi Denki Visual Systems Kk 表示装置
JP2002540475A (ja) * 1999-03-26 2002-11-26 フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 平面スクリーンの位相調整用の方法及び装置
JP2006115113A (ja) * 2004-10-13 2006-04-27 Matsushita Electric Ind Co Ltd クロック発生装置
JP2009147916A (ja) * 2007-11-21 2009-07-02 Fujitsu Ten Ltd 映像信号処理装置
JP2010122694A (ja) * 1996-02-22 2010-06-03 Seiko Epson Corp ドットクロック信号を調整するための方法及び装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895540A (ja) * 1994-09-26 1996-04-12 Internatl Business Mach Corp <Ibm> 画像表示方法及び回路
JP2010122694A (ja) * 1996-02-22 2010-06-03 Seiko Epson Corp ドットクロック信号を調整するための方法及び装置
JP2000347615A (ja) * 1999-03-26 2000-12-15 Canon Inc 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体
JP2002540475A (ja) * 1999-03-26 2002-11-26 フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 平面スクリーンの位相調整用の方法及び装置
JP2001249637A (ja) * 2000-03-02 2001-09-14 Nec Mitsubishi Denki Visual Systems Kk 表示装置
JP2006115113A (ja) * 2004-10-13 2006-04-27 Matsushita Electric Ind Co Ltd クロック発生装置
JP2009147916A (ja) * 2007-11-21 2009-07-02 Fujitsu Ten Ltd 映像信号処理装置

Similar Documents

Publication Publication Date Title
EP0794525B1 (en) Pixel conversion apparatus
JPS63148782A (ja) ビデオ画像収録装置
JPH08116470A (ja) 映像信号取り込み装置
JPH10319932A (ja) ディスプレイ装置
JPH05249942A (ja) コンピュータ出力映像の画像サンプリング装置
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
JPH0832022B2 (ja) 映像信号変換装置
JP3638762B2 (ja) 同期信号生成装置およびそれを用いたフィールド判定装置
JPH08160928A (ja) 画像表示装置
JP3642953B2 (ja) ヘッド分離型ccdカメラの同期調整方法
US5270815A (en) Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions
KR0164255B1 (ko) 비디오 촬영용 영상신호 변환장치
JPH0345956B2 (ja)
JPH0345955B2 (ja)
JP3541628B2 (ja) スーパーインポーズ装置
JPH10173995A (ja) ビデオ信号切り替え回路
JPH07336593A (ja) 画像処理装置
JPH07134575A (ja) 映像信号変換装置
JPH1049103A (ja) 表示制御装置
JP3486343B2 (ja) 映像信号処理装置
JPH10340074A (ja) 映像信号処理回路
JP3180624B2 (ja) テレビジョンカメラ装置
KR100347168B1 (ko) 와이드스크린텔레비전용비디오압축회로
KR0128684B1 (ko) 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법
JP3018384B2 (ja) ビデオ信号処理回路