JPH08116470A - 映像信号取り込み装置 - Google Patents
映像信号取り込み装置Info
- Publication number
- JPH08116470A JPH08116470A JP24910994A JP24910994A JPH08116470A JP H08116470 A JPH08116470 A JP H08116470A JP 24910994 A JP24910994 A JP 24910994A JP 24910994 A JP24910994 A JP 24910994A JP H08116470 A JPH08116470 A JP H08116470A
- Authority
- JP
- Japan
- Prior art keywords
- video
- width
- signal
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000005070 sampling Methods 0.000 claims abstract description 23
- 238000003079 width control Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000010355 oscillation Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、映像信号をサンプリングす
る水平方向の映像データ幅を映像有効幅に合わせ込むよ
うに調整して映像データを取り込むことにある。 【構成】 映像有効幅検出部２はＡ／Ｄコンバータ１の
出力ディジタル映像信号の映像有効幅を検出し、要求さ
れる映像データ幅との差分をとる。取り込み幅制御部３
は、入力差分データの値に応じた分周比制御データとさ
れてプログラマブル分周器７に供給されて分周比を可変
設定する。これにより、ＶＣＯ６の出力信号周波数は要
求される映像データ幅と映像有効幅との差分がゼロとな
るように制御される。このため、映像信号の水平同期信
号の周波数が異なる信号発生源に接続しても、映像信号
発生源からの映像信号の水平走査周波数にＶＣＯ６の出
力信号周波数を常に同期させることができ、映像有効幅
をサンプリングしたいサンプル数でサンプリングでき
る。
る水平方向の映像データ幅を映像有効幅に合わせ込むよ
うに調整して映像データを取り込むことにある。 【構成】 映像有効幅検出部２はＡ／Ｄコンバータ１の
出力ディジタル映像信号の映像有効幅を検出し、要求さ
れる映像データ幅との差分をとる。取り込み幅制御部３
は、入力差分データの値に応じた分周比制御データとさ
れてプログラマブル分周器７に供給されて分周比を可変
設定する。これにより、ＶＣＯ６の出力信号周波数は要
求される映像データ幅と映像有効幅との差分がゼロとな
るように制御される。このため、映像信号の水平同期信
号の周波数が異なる信号発生源に接続しても、映像信号
発生源からの映像信号の水平走査周波数にＶＣＯ６の出
力信号周波数を常に同期させることができ、映像有効幅
をサンプリングしたいサンプル数でサンプリングでき
る。
Description
【０００１】
【産業上の利用分野】本発明は映像信号取り込み装置に
係り、特に映像信号の水平同期信号に同期したサンプリ
ングクロックにより映像信号をサンプリングしてディジ
タルデータとして取り込みを行う映像信号取り込み装置
に関する。
係り、特に映像信号の水平同期信号に同期したサンプリ
ングクロックにより映像信号をサンプリングしてディジ
タルデータとして取り込みを行う映像信号取り込み装置
に関する。
【０００２】
【従来の技術】映像信号をディジタルデータとして取り
込みを行う映像信号取り込み装置では、水平同期信号に
同期したサンプリングクロックにより映像信号をサンプ
リングする必要がある。
込みを行う映像信号取り込み装置では、水平同期信号に
同期したサンプリングクロックにより映像信号をサンプ
リングする必要がある。
【０００３】従来の映像信号取り込み装置は、例えば図
６に示す如き位相同期ループ（ＰＬＬ：Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ）回路を用いて構成されている
（昭和４９年、「ＰＬＬ活用ガイド」、誠文堂新光
社）。この従来装置はＰＬＬ回路１０１とＡ／Ｄコンバ
ータ１０２とよりなる。
６に示す如き位相同期ループ（ＰＬＬ：Ｐｈａｓｅ Ｌ
ｏｃｋｅｄ Ｌｏｏｐ）回路を用いて構成されている
（昭和４９年、「ＰＬＬ活用ガイド」、誠文堂新光
社）。この従来装置はＰＬＬ回路１０１とＡ／Ｄコンバ
ータ１０２とよりなる。
【０００４】ＰＬＬ回路１０１は、映像信号の水平同期
信号と後述の分周器１０６の出力信号との位相比較を行
って位相誤差信号を出力する位相比較器１０３と、低周
波数成分を濾波する低域フィルタ（ＬＰＦ：Ｌｏｗ Ｐ
ａｓｓ Ｆｉｌｔｅｒ）１０４と、入力制御電圧に応じ
た周波数を発振出力する電圧制御発振回路（ＶＣＯ：Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｃｓｉｌａｔ
ｅｒ）１０５と、入力された信号周波数を所定の分周比
で分周して出力する分周器１０６とよりなる一巡のフィ
ードバックループにより構成されている。
信号と後述の分周器１０６の出力信号との位相比較を行
って位相誤差信号を出力する位相比較器１０３と、低周
波数成分を濾波する低域フィルタ（ＬＰＦ：Ｌｏｗ Ｐ
ａｓｓ Ｆｉｌｔｅｒ）１０４と、入力制御電圧に応じ
た周波数を発振出力する電圧制御発振回路（ＶＣＯ：Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｃｓｉｌａｔ
ｅｒ）１０５と、入力された信号周波数を所定の分周比
で分周して出力する分周器１０６とよりなる一巡のフィ
ードバックループにより構成されている。
【０００５】Ａ／Ｄコンバータ１０２は、入力アナログ
映像信号をＰＬＬ回路１０１より入力されるサンプリン
グクロックに基づいて、アナログ−ディジタル変換して
ディジタル映像信号を出力する。
映像信号をＰＬＬ回路１０１より入力されるサンプリン
グクロックに基づいて、アナログ−ディジタル変換して
ディジタル映像信号を出力する。
【０００６】次に、この従来装置の動作について説明す
る。アナログ映像信号はＡ／Ｄコンバータ１０２に入力
される一方、その水平同期信号が分離されて位相比較器
１０３に供給される。位相比較器１０３は入力水平同期
信号と分周器１０６よりの水平走査周波数の信号とを位
相比較してそれらの位相差に応じた誤差信号を生成し、
その誤差信号の高周波数成分をＬＰＦ１０４により減衰
させた後ＶＣＯ１０５に制御電圧として印加し、その出
力信号周波数を可変制御する。
る。アナログ映像信号はＡ／Ｄコンバータ１０２に入力
される一方、その水平同期信号が分離されて位相比較器
１０３に供給される。位相比較器１０３は入力水平同期
信号と分周器１０６よりの水平走査周波数の信号とを位
相比較してそれらの位相差に応じた誤差信号を生成し、
その誤差信号の高周波数成分をＬＰＦ１０４により減衰
させた後ＶＣＯ１０５に制御電圧として印加し、その出
力信号周波数を可変制御する。
【０００７】ＶＣＯ１０５の出力信号はＡ／Ｄコンバー
タ１０２にサンプリングパルスとして印加される一方、
分周器１０６に供給されて周波数が１／ｍ倍（ただし、
ｍは２以上の自然数）に分周された後、位相比較器１０
３に比較信号として供給される。
タ１０２にサンプリングパルスとして印加される一方、
分周器１０６に供給されて周波数が１／ｍ倍（ただし、
ｍは２以上の自然数）に分周された後、位相比較器１０
３に比較信号として供給される。
【０００８】これにより、映像信号の水平同期信号と分
周器１０６の出力信号との間の位相差が縮まる方向へ制
御が行われ、ＶＣＯ１０５からは水平同期信号に位相同
期した、水平走査周波数のｍ倍の繰り返し周波数のパル
スが出力される。なお、映像信号の水平同期信号がない
場合、位相誤差信号は０となり、ＶＣＯ１０５は自走発
振周波数で発振する。
周器１０６の出力信号との間の位相差が縮まる方向へ制
御が行われ、ＶＣＯ１０５からは水平同期信号に位相同
期した、水平走査周波数のｍ倍の繰り返し周波数のパル
スが出力される。なお、映像信号の水平同期信号がない
場合、位相誤差信号は０となり、ＶＣＯ１０５は自走発
振周波数で発振する。
【０００９】また、従来の映像信号取り込み装置とし
て、ＰＬＬ回路内にプログラマブル分周器を用いた例が
知られている（特開昭６４−１２６９１号公報）。図７
はこの従来装置のブロック図を示す。この従来装置は、
同図に示すように、ＰＬＬ回路１１１とＡ／Ｄコンバー
タ１１２とからなる。
て、ＰＬＬ回路内にプログラマブル分周器を用いた例が
知られている（特開昭６４−１２６９１号公報）。図７
はこの従来装置のブロック図を示す。この従来装置は、
同図に示すように、ＰＬＬ回路１１１とＡ／Ｄコンバー
タ１１２とからなる。
【００１０】ＰＬＬ回路１１１は、水平同期信号を基準
入力信号とする位相比較器１１３と、位相比較器１１３
で検出された位相差に基づく位相誤差信号（差信号電
圧）を直流電圧に変換する低域フィルタ（ＬＰＦ）１１
４と、この直流電圧により出力発振周波数が可変制御さ
れるＶＣＯ１１５と、ＶＣＯ１１５の出力発振周波数を
分周して位相比較器１１３へ比較信号として供給するプ
ログラマブル分周器１１６とから構成されている。
入力信号とする位相比較器１１３と、位相比較器１１３
で検出された位相差に基づく位相誤差信号（差信号電
圧）を直流電圧に変換する低域フィルタ（ＬＰＦ）１１
４と、この直流電圧により出力発振周波数が可変制御さ
れるＶＣＯ１１５と、ＶＣＯ１１５の出力発振周波数を
分周して位相比較器１１３へ比較信号として供給するプ
ログラマブル分周器１１６とから構成されている。
【００１１】すなわち、この従来装置は、図６に示した
従来装置に比し、ＰＬＬ回路１１１のＶＣＯ１１５の出
力信号周波数をプログラマブル分周器１１６の分周比に
より可変できる点に特徴がある。
従来装置に比し、ＰＬＬ回路１１１のＶＣＯ１１５の出
力信号周波数をプログラマブル分周器１１６の分周比に
より可変できる点に特徴がある。
【００１２】この従来装置の動作について説明する。位
相比較器１１３により水平同期信号とプログラマブル分
周器１１６の出力信号との位相差に応じて生成された誤
差信号は、ＬＰＦ１１４により直流電圧に変換された
後、ＶＣＯ１１５に制御電圧として印加され、その出力
信号周波数を可変制御する。このＶＣＯ１１５の出力信
号はＡ／Ｄコンバータ１１２にサンプリングパルスとし
て印加される一方、プログラマブル分周器１１６に供給
されて周波数が分周された後、位相比較器１１３に比較
信号として供給される。
相比較器１１３により水平同期信号とプログラマブル分
周器１１６の出力信号との位相差に応じて生成された誤
差信号は、ＬＰＦ１１４により直流電圧に変換された
後、ＶＣＯ１１５に制御電圧として印加され、その出力
信号周波数を可変制御する。このＶＣＯ１１５の出力信
号はＡ／Ｄコンバータ１１２にサンプリングパルスとし
て印加される一方、プログラマブル分周器１１６に供給
されて周波数が分周された後、位相比較器１１３に比較
信号として供給される。
【００１３】これにより、映像信号の水平同期信号とプ
ログラマブル分周器１１６の出力信号との間の位相差が
縮まる方向へ制御が行われ、ＶＣＯ１１５からは水平同
期信号に位相同期したパルスが出力される。なお、映像
信号の水平同期信号がない場合、位相誤差信号は０とな
り、ＶＣＯ１１５は自走発振周波数で発振する。
ログラマブル分周器１１６の出力信号との間の位相差が
縮まる方向へ制御が行われ、ＶＣＯ１１５からは水平同
期信号に位相同期したパルスが出力される。なお、映像
信号の水平同期信号がない場合、位相誤差信号は０とな
り、ＶＣＯ１１５は自走発振周波数で発振する。
【００１４】プログラマブル分周器１１６は入力端子１
１７よりの制御信号により分周比が可変制御される分周
器である。一方、ＶＣＯ１１５の出力信号周波数はこの
プログラマブル分周器１１６の分周比に応じた周波数で
ある。従って、ＶＣＯ１１５の出力信号周波数がプログ
ラマブル分周器１１６の分周比に応じて切り換え制御さ
れる。
１７よりの制御信号により分周比が可変制御される分周
器である。一方、ＶＣＯ１１５の出力信号周波数はこの
プログラマブル分周器１１６の分周比に応じた周波数で
ある。従って、ＶＣＯ１１５の出力信号周波数がプログ
ラマブル分周器１１６の分周比に応じて切り換え制御さ
れる。
【００１５】
【発明が解決しようとする課題】しかるに、図６に示し
た従来装置では、ＶＣＯ１０５の出力発振周波数が固定
であるため、映像有効幅が異なる各種の映像信号が入力
される場合に対応できない。すなわち、この従来装置に
よれば、映像有効幅がそれぞれ異なる各種の映像信号の
サンプリングを行った場合、Ａ／Ｄコンバータ１０２か
ら出力される映像データ内に不要なデータが含まれる場
合、及び必要なデータが省かれる場合が生じる。
た従来装置では、ＶＣＯ１０５の出力発振周波数が固定
であるため、映像有効幅が異なる各種の映像信号が入力
される場合に対応できない。すなわち、この従来装置に
よれば、映像有効幅がそれぞれ異なる各種の映像信号の
サンプリングを行った場合、Ａ／Ｄコンバータ１０２か
ら出力される映像データ内に不要なデータが含まれる場
合、及び必要なデータが省かれる場合が生じる。
【００１６】また、図７に示した従来装置では、プログ
ラマブル分周器１１６を使用しているため、その分周比
を調整することにより上記の映像有効幅が異なる各種の
映像信号の入力に対応できる。しかし、分周比の調整が
外部から行う必要があるため、映像信号の発生源を変更
する度に何らかの方法により分周比を調整する手間が生
じるという問題がある。
ラマブル分周器１１６を使用しているため、その分周比
を調整することにより上記の映像有効幅が異なる各種の
映像信号の入力に対応できる。しかし、分周比の調整が
外部から行う必要があるため、映像信号の発生源を変更
する度に何らかの方法により分周比を調整する手間が生
じるという問題がある。
【００１７】本発明は上記の点に鑑みなされたもので、
映像信号をサンプリングする水平方向の映像データ幅を
映像有効幅に合わせ込むように調整して映像データを取
り込み得る映像信号取り込み装置を提供することを目的
とする。
映像信号をサンプリングする水平方向の映像データ幅を
映像有効幅に合わせ込むように調整して映像データを取
り込み得る映像信号取り込み装置を提供することを目的
とする。
【００１８】また、本発明の他の目的は、任意のサンプ
ル数の映像データを取り込み得る映像信号取り込み装置
を提供することにある。
ル数の映像データを取り込み得る映像信号取り込み装置
を提供することにある。
【００１９】更に、本発明の他の目的は、ノイズの影響
を受けることなく、要求される映像データ幅とサンプリ
ングされた映像有効幅との間の誤差の無い映像データを
安定に取り込むことができる映像信号取り込み装置を提
供することにある。
を受けることなく、要求される映像データ幅とサンプリ
ングされた映像有効幅との間の誤差の無い映像データを
安定に取り込むことができる映像信号取り込み装置を提
供することにある。
【００２０】
【課題を解決するための手段】本発明は上記の目的を達
成するため、アナログ映像信号をサンプリングクロック
に基づいてサンプリングしてディジタル映像信号に変換
するＡ／Ｄコンバータと、ディジタル映像信号の映像有
効幅を検出し、その検出した映像有効幅と要求される映
像データ幅との差分に応じた差分データを出力する映像
有効幅検出部と、アナログ映像信号の水平同期信号と可
変分周器の出力信号との位相差に応じた位相誤差信号に
基づいて出力周波数が可変制御される電圧制御発振器よ
り出力される、水平同期信号に位相同期した信号をＡ／
Ｄコンバータにサンプリングクロックとして出力すると
共に、可変分周器に帰還入力する位相同期ループ回路
と、差分データが入力され、差分データの値がゼロとな
るように位相同期ループ回路内の可変分周器の分周比を
設定する分周比制御データを出力する取り込み幅制御部
とを有する構成としたものである。
成するため、アナログ映像信号をサンプリングクロック
に基づいてサンプリングしてディジタル映像信号に変換
するＡ／Ｄコンバータと、ディジタル映像信号の映像有
効幅を検出し、その検出した映像有効幅と要求される映
像データ幅との差分に応じた差分データを出力する映像
有効幅検出部と、アナログ映像信号の水平同期信号と可
変分周器の出力信号との位相差に応じた位相誤差信号に
基づいて出力周波数が可変制御される電圧制御発振器よ
り出力される、水平同期信号に位相同期した信号をＡ／
Ｄコンバータにサンプリングクロックとして出力すると
共に、可変分周器に帰還入力する位相同期ループ回路
と、差分データが入力され、差分データの値がゼロとな
るように位相同期ループ回路内の可変分周器の分周比を
設定する分周比制御データを出力する取り込み幅制御部
とを有する構成としたものである。
【００２１】また、本発明は、映像有効幅検出部に、要
求される映像データ幅を外部より設定入力する第１の設
定手段を設けたものである。
求される映像データ幅を外部より設定入力する第１の設
定手段を設けたものである。
【００２２】更に、本発明は、予め定めた映像有効幅と
要求される映像データ幅との差分に相当する設定データ
を出力する第２の設定手段と、映像有効幅検出部の出力
差分データと第２の設定手段よりの設定データの一方を
選択して取り込み幅制御部へ出力するスイッチとを設け
たものである。
要求される映像データ幅との差分に相当する設定データ
を出力する第２の設定手段と、映像有効幅検出部の出力
差分データと第２の設定手段よりの設定データの一方を
選択して取り込み幅制御部へ出力するスイッチとを設け
たものである。
【００２３】
【作用】本発明では、映像有効幅検出部により入力映像
信号の映像有効幅と要求される映像データ幅との差分を
求め、その差分に応じて位相同期ループ回路内の可変分
周器の分周比を可変設定して、上記の差分がゼロになる
ように制御したため、入力アナログ映像信号のサンプリ
ングを行う際に、要求される映像データ幅とサンプリン
グされた映像有効幅との間に誤差が生じた場合でも、そ
の誤差に応じた差分データに基づき可変分周器の分周比
及びサンプリングクロック周波数を、サンプリングされ
た映像有効幅が要求される映像データ幅に一致するよう
に補正することができる。
信号の映像有効幅と要求される映像データ幅との差分を
求め、その差分に応じて位相同期ループ回路内の可変分
周器の分周比を可変設定して、上記の差分がゼロになる
ように制御したため、入力アナログ映像信号のサンプリ
ングを行う際に、要求される映像データ幅とサンプリン
グされた映像有効幅との間に誤差が生じた場合でも、そ
の誤差に応じた差分データに基づき可変分周器の分周比
及びサンプリングクロック周波数を、サンプリングされ
た映像有効幅が要求される映像データ幅に一致するよう
に補正することができる。
【００２４】また、本発明では、第１の設定手段により
映像有効幅検出部に、要求される映像データ幅を外部よ
り設定入力するようにしたため、要求される映像データ
幅をユーザの任意の値に変更設定することができる。
映像有効幅検出部に、要求される映像データ幅を外部よ
り設定入力するようにしたため、要求される映像データ
幅をユーザの任意の値に変更設定することができる。
【００２５】更に、本発明では、スイッチにより第２の
設定手段よりの予め定めた映像有効幅と要求される映像
データ幅との差分に相当する設定データを、映像有効幅
検出部の出力差分データに代えて取り込み幅制御部へ出
力できる。
設定手段よりの予め定めた映像有効幅と要求される映像
データ幅との差分に相当する設定データを、映像有効幅
検出部の出力差分データに代えて取り込み幅制御部へ出
力できる。
【００２６】
【実施例】次に、本発明の各実施例について説明する。
図１は本発明の第１実施例のブロック図を示す。本実施
例はＡ／Ｄコンバータ１、映像有効幅検出部２、取り込
み幅制御部３、位相比較器４、低域フィルタ（ＬＰＦ）
５、電圧制御発振器（ＶＣＯ）６及びプログラマブル分
周器７より構成されている。位相比較器４、ＬＰＦ５、
ＶＣＯ６及びプログラマブル分周器７は、ＰＬＬ回路を
構成している。
図１は本発明の第１実施例のブロック図を示す。本実施
例はＡ／Ｄコンバータ１、映像有効幅検出部２、取り込
み幅制御部３、位相比較器４、低域フィルタ（ＬＰＦ）
５、電圧制御発振器（ＶＣＯ）６及びプログラマブル分
周器７より構成されている。位相比較器４、ＬＰＦ５、
ＶＣＯ６及びプログラマブル分周器７は、ＰＬＬ回路を
構成している。
【００２７】Ａ／Ｄコンバータ１は、アナログ映像信号
をディジタル映像信号に変換する。映像有効幅検出部２
は、Ａ／Ｄコンバータ１の出力ディジタル映像信号を監
視することにより、映像信号内の映像有効幅を検出す
る。取り込み幅制御部３は、映像有効幅検出部２の検出
出力により映像有効幅内のサンプル数を制御する。
をディジタル映像信号に変換する。映像有効幅検出部２
は、Ａ／Ｄコンバータ１の出力ディジタル映像信号を監
視することにより、映像信号内の映像有効幅を検出す
る。取り込み幅制御部３は、映像有効幅検出部２の検出
出力により映像有効幅内のサンプル数を制御する。
【００２８】位相比較器４は、入力映像信号から分離し
た水平同期信号とプログラマブル分周器７の出力信号と
の位相差に応じた位相誤差信号を出力する。ＬＰＦ５は
位相誤差信号の高周波数成分を減衰する。ＶＣＯ６はＬ
ＰＦ５の出力信号に応じた周波数の信号をＡ／Ｄコンバ
ータ１へサンプリングクロックとして出力する。プログ
ラマブル分周器７は、前記可変分周器に相当し、取り込
み幅制御部３の出力信号により分周比が可変制御され、
出力信号を位相比較器４へ出力する。
た水平同期信号とプログラマブル分周器７の出力信号と
の位相差に応じた位相誤差信号を出力する。ＬＰＦ５は
位相誤差信号の高周波数成分を減衰する。ＶＣＯ６はＬ
ＰＦ５の出力信号に応じた周波数の信号をＡ／Ｄコンバ
ータ１へサンプリングクロックとして出力する。プログ
ラマブル分周器７は、前記可変分周器に相当し、取り込
み幅制御部３の出力信号により分周比が可変制御され、
出力信号を位相比較器４へ出力する。
【００２９】次に、図１と図２を参照して本実施例の動
作について説明する。図２は映像信号の映像有効幅を示
し、隣り合う２つの水平同期信号ＨＳ間の映像期間の信
号幅を示す。本発明はこの映像有効幅が映像信号発生源
によって変化しても、常に一定のサンプル数の映像デー
タがＡ／Ｄコンバータ１より取り出されるように、サン
プリング周波数を可変制御するようにしたものである。
作について説明する。図２は映像信号の映像有効幅を示
し、隣り合う２つの水平同期信号ＨＳ間の映像期間の信
号幅を示す。本発明はこの映像有効幅が映像信号発生源
によって変化しても、常に一定のサンプル数の映像デー
タがＡ／Ｄコンバータ１より取り出されるように、サン
プリング周波数を可変制御するようにしたものである。
【００３０】Ａ／Ｄコンバータ１は入力アナログ映像信
号を、位相比較器４、ＬＰＦ５、ＶＣＯ６及びプログラ
マブル分周器７よりなるＰＬＬ回路により生成された、
入力アナログ映像信号の水平同期信号に位相同期した水
平走査周波数の所定倍の周波数のサンプリングパルスに
よりサンプリングしてディジタル映像信号（映像デー
タ）を変換出力する。
号を、位相比較器４、ＬＰＦ５、ＶＣＯ６及びプログラ
マブル分周器７よりなるＰＬＬ回路により生成された、
入力アナログ映像信号の水平同期信号に位相同期した水
平走査周波数の所定倍の周波数のサンプリングパルスに
よりサンプリングしてディジタル映像信号（映像デー
タ）を変換出力する。
【００３１】映像有効幅検出部２は上記のディジタル映
像信号を入力信号として受け、図２に示した入力映像信
号の映像有効幅を検出し、要求される映像データ幅との
差分をとる。この差分データは取り込み幅制御部３に供
給され、ここでその値に応じた分周比制御データとされ
てプログラマブル分周器７に供給されて分周比を可変設
定する。これにより、ＶＣＯ６の出力信号周波数は要求
される映像データ幅と映像有効幅との差分がゼロとなる
ように制御される。
像信号を入力信号として受け、図２に示した入力映像信
号の映像有効幅を検出し、要求される映像データ幅との
差分をとる。この差分データは取り込み幅制御部３に供
給され、ここでその値に応じた分周比制御データとされ
てプログラマブル分周器７に供給されて分周比を可変設
定する。これにより、ＶＣＯ６の出力信号周波数は要求
される映像データ幅と映像有効幅との差分がゼロとなる
ように制御される。
【００３２】このため、映像信号の水平同期信号の周波
数が異なる信号発生源に接続しても、ＶＣＯ６からは映
像信号の水平同期信号の整数倍の周波数に同期したサン
プリングクロックが出力され、映像信号発生源の映像信
号の水平同期信号に自動的に追従する。
数が異なる信号発生源に接続しても、ＶＣＯ６からは映
像信号の水平同期信号の整数倍の周波数に同期したサン
プリングクロックが出力され、映像信号発生源の映像信
号の水平同期信号に自動的に追従する。
【００３３】また、分周器をプログラマブル分周器７と
していることで、本実施例では位相比較器４の基準入力
信号である映像信号の水平同期信号の周波数（水平走査
周波数）と、プログラマブル分周器７の分周比によりＶ
ＣＯ６の発振周波数が決定され、映像信号発生源からの
映像信号の水平走査周波数とＶＣＯ６の出力信号周波数
を常に同期させることができる。上記の分周比は、映像
有効幅にサンプリングしたいサンプル数に設定すればよ
い。
していることで、本実施例では位相比較器４の基準入力
信号である映像信号の水平同期信号の周波数（水平走査
周波数）と、プログラマブル分周器７の分周比によりＶ
ＣＯ６の発振周波数が決定され、映像信号発生源からの
映像信号の水平走査周波数とＶＣＯ６の出力信号周波数
を常に同期させることができる。上記の分周比は、映像
有効幅にサンプリングしたいサンプル数に設定すればよ
い。
【００３４】これにより、本実施例によれば、各種の映
像信号源からの入力アナログ映像信号の映像有効幅がそ
れぞれ異なっていても、ＶＣＯ６の出力信号周波数は要
求される映像データ幅と映像有効幅との差分がゼロとな
るように制御され、映像有効幅をサンプリングしたいサ
ンプル数でサンプリングするようにできる。
像信号源からの入力アナログ映像信号の映像有効幅がそ
れぞれ異なっていても、ＶＣＯ６の出力信号周波数は要
求される映像データ幅と映像有効幅との差分がゼロとな
るように制御され、映像有効幅をサンプリングしたいサ
ンプル数でサンプリングするようにできる。
【００３５】図３は図１の更に詳細なブロック図を示
す。同図中、図１と同一構成部分には同一符号を付し、
その説明を省略する。図３において、映像有効幅検出部
２は、映像有効信号部分と非映像信号部分とを検出する
コンパレータ２１、映像有効幅をピクセル毎にカウント
するカウンタ２２及び要求される映像データ幅と映像有
効幅とを比較し、その差分をとる比較器２３より構成さ
れている。
す。同図中、図１と同一構成部分には同一符号を付し、
その説明を省略する。図３において、映像有効幅検出部
２は、映像有効信号部分と非映像信号部分とを検出する
コンパレータ２１、映像有効幅をピクセル毎にカウント
するカウンタ２２及び要求される映像データ幅と映像有
効幅とを比較し、その差分をとる比較器２３より構成さ
れている。
【００３６】また、取り込み幅制御部３は、プログラマ
ブル分周器５の前の状態の分周比に対し、映像有効幅検
出部２より出力された要求される映像データ幅と映像有
効幅の差分データを加味させる演算回路である加減算器
３１と、プログラマブル分周器７の分周比を加減算器３
１の計算結果により設定する記憶回路の一例としてのラ
ッチ回路３２より構成されている。
ブル分周器５の前の状態の分周比に対し、映像有効幅検
出部２より出力された要求される映像データ幅と映像有
効幅の差分データを加味させる演算回路である加減算器
３１と、プログラマブル分周器７の分周比を加減算器３
１の計算結果により設定する記憶回路の一例としてのラ
ッチ回路３２より構成されている。
【００３７】次に、図３の構成の映像信号取り込み装置
の動作について説明する。Ａ／Ｄコンバータ１の出力デ
ィジタル映像信号は、コンパレータ２１に供給され、こ
こで基準信号レベルとレベル比較されることにより映像
有効信号部分か非映像信号部分かを監視され、どちらの
信号部分であるかを示す状態信号を出力する。この状態
信号は、例えば映像有効信号であればハイレベル、非映
像信号部分であればローレベルの信号である。
の動作について説明する。Ａ／Ｄコンバータ１の出力デ
ィジタル映像信号は、コンパレータ２１に供給され、こ
こで基準信号レベルとレベル比較されることにより映像
有効信号部分か非映像信号部分かを監視され、どちらの
信号部分であるかを示す状態信号を出力する。この状態
信号は、例えば映像有効信号であればハイレベル、非映
像信号部分であればローレベルの信号である。
【００３８】カウンタ２２はこの状態信号が入力される
と共に、ＶＣＯ６の出力信号がクロックパルスとして入
力され、状態信号がハイレベルの期間のみこのクロック
パルスを計数する。これにより、カウンタ２２からは映
像有効信号部分のサンプル数（ピクセル数）を示すカウ
ント値が取り出され、比較器２３に供給される。比較器
２３は予め設定されている要求される映像データ幅をカ
ウンタ２２からの、映像有効信号部分のサンプル数（ピ
クセル数）を示すカウント値とを比較し、それらの差分
データを加減算器３１の一方の入力端子へ出力する。
と共に、ＶＣＯ６の出力信号がクロックパルスとして入
力され、状態信号がハイレベルの期間のみこのクロック
パルスを計数する。これにより、カウンタ２２からは映
像有効信号部分のサンプル数（ピクセル数）を示すカウ
ント値が取り出され、比較器２３に供給される。比較器
２３は予め設定されている要求される映像データ幅をカ
ウンタ２２からの、映像有効信号部分のサンプル数（ピ
クセル数）を示すカウント値とを比較し、それらの差分
データを加減算器３１の一方の入力端子へ出力する。
【００３９】加減算器３１の他方の入力端子には、ラッ
チ回路３２の出力値、すなわちプログラマブル分周器７
の前回の分周比データが供給されているため、加減算器
３１からは比較器２３の出力差分データに前回の分周比
制御データが加味された値のデータが取り出されてラッ
チ回路３２へ出力される。これにより、ラッチ回路３２
の出力は、プログラマブル分周器７の分周比が、要求さ
れる映像データ幅と映像有効幅の差分を無くす方向に調
整された分周比制御データが取り出される。
チ回路３２の出力値、すなわちプログラマブル分周器７
の前回の分周比データが供給されているため、加減算器
３１からは比較器２３の出力差分データに前回の分周比
制御データが加味された値のデータが取り出されてラッ
チ回路３２へ出力される。これにより、ラッチ回路３２
の出力は、プログラマブル分周器７の分周比が、要求さ
れる映像データ幅と映像有効幅の差分を無くす方向に調
整された分周比制御データが取り出される。
【００４０】このように、本実施例によれば、要求され
る映像データ幅とサンプリングされる入力映像信号の映
像有効幅との間に誤差が生じた場合、その誤差に応じた
補正が、プログラマブル分周器７に対して自動的に追従
して行われるため、要求される映像データ幅と映像有効
幅との間の差分なく、一定サンプル数の映像データをＡ
／Ｄコンバータ１より取り込むことができる。
る映像データ幅とサンプリングされる入力映像信号の映
像有効幅との間に誤差が生じた場合、その誤差に応じた
補正が、プログラマブル分周器７に対して自動的に追従
して行われるため、要求される映像データ幅と映像有効
幅との間の差分なく、一定サンプル数の映像データをＡ
／Ｄコンバータ１より取り込むことができる。
【００４１】次に、本発明の第２実施例について説明す
る。図４は本発明の第２実施例のブロック図を示す。同
図中、図１及び図３と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は、映像有効幅検出
部２に対して取り込み幅を設定する取り込み幅基準レジ
スタ８を設けた点に特徴がある。
る。図４は本発明の第２実施例のブロック図を示す。同
図中、図１及び図３と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は、映像有効幅検出
部２に対して取り込み幅を設定する取り込み幅基準レジ
スタ８を設けた点に特徴がある。
【００４２】図１及び図３に示した第１実施例では、映
像有効幅検出部２において取り込もうとする映像信号に
対する映像有効幅区間内のサンプル数は要求される映像
データ幅に関連した所定の固定値であった。このため、
映像有効幅区間内のサンプル数が複数種類必要とされる
装置では、これに対応できないという問題がある。そこ
で、本実施例はこれに対応するため、取り込み幅基準レ
ジスタ８により映像有効幅区間内のサンプル数を可変で
きるようにしたものである。
像有効幅検出部２において取り込もうとする映像信号に
対する映像有効幅区間内のサンプル数は要求される映像
データ幅に関連した所定の固定値であった。このため、
映像有効幅区間内のサンプル数が複数種類必要とされる
装置では、これに対応できないという問題がある。そこ
で、本実施例はこれに対応するため、取り込み幅基準レ
ジスタ８により映像有効幅区間内のサンプル数を可変で
きるようにしたものである。
【００４３】次に、本実施例の動作について説明する。
Ａ／Ｄコンバータ１より出力されたディジタル映像信号
は、映像有効幅検出部２に供給され、ここでその映像有
効幅が検出された後、映像有効幅の検出カウンタ値が図
３に示した比較器２３で取り込み幅基準レジスタ８より
入力される要求される映像データ幅と比較される。
Ａ／Ｄコンバータ１より出力されたディジタル映像信号
は、映像有効幅検出部２に供給され、ここでその映像有
効幅が検出された後、映像有効幅の検出カウンタ値が図
３に示した比較器２３で取り込み幅基準レジスタ８より
入力される要求される映像データ幅と比較される。
【００４４】ここで、取り込み幅基準レジスタ８より入
力される、要求される映像データ幅は、任意に可変設定
できるため、比較器２３より取り出される差分データ
は、取り込み幅基準レジスタ８より入力される要求され
る映像データ幅に応じた値を示す。この差分データは、
取り込み幅制御部３を介してプログラマブル分周器７に
供給されてその分周比を差分データが０になるような値
に制御する。
力される、要求される映像データ幅は、任意に可変設定
できるため、比較器２３より取り出される差分データ
は、取り込み幅基準レジスタ８より入力される要求され
る映像データ幅に応じた値を示す。この差分データは、
取り込み幅制御部３を介してプログラマブル分周器７に
供給されてその分周比を差分データが０になるような値
に制御する。
【００４５】これにより、Ａ／Ｄコンバータ１に入力さ
れるアナログ映像信号の映像有効幅のサンプル数が取り
込み幅基準レジスタ８より入力される、要求される映像
データ幅に応じた値に可変される。従って、本実施例に
よれば、映像有効幅のサンプル数が複数種必要とされる
場合でも、この取り込み幅基準レジスタ８の設定値を変
更することにより、これに対応することができる。
れるアナログ映像信号の映像有効幅のサンプル数が取り
込み幅基準レジスタ８より入力される、要求される映像
データ幅に応じた値に可変される。従って、本実施例に
よれば、映像有効幅のサンプル数が複数種必要とされる
場合でも、この取り込み幅基準レジスタ８の設定値を変
更することにより、これに対応することができる。
【００４６】次に、本発明の第３実施例について説明す
る。図５は本発明の第３実施例のブロック図を示す。同
図中、図１及び図３と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は、取り込み幅制御
部３の入力前段に、映像有効幅検出部２の出力差分デー
タと取り込み幅基準レジスタ９の出力データのいずれか
一方を選択するスイッチ１０を設けたものである。
る。図５は本発明の第３実施例のブロック図を示す。同
図中、図１及び図３と同一構成部分には同一符号を付
し、その説明を省略する。本実施例は、取り込み幅制御
部３の入力前段に、映像有効幅検出部２の出力差分デー
タと取り込み幅基準レジスタ９の出力データのいずれか
一方を選択するスイッチ１０を設けたものである。
【００４７】ここで、スイッチ１０はユーザにより任意
に切り換え可能な手動のスイッチである。また、取り込
み幅基準レジスタ９は、外部より設定された映像有効幅
のサンプル数を定める設定値を記憶保持している。
に切り換え可能な手動のスイッチである。また、取り込
み幅基準レジスタ９は、外部より設定された映像有効幅
のサンプル数を定める設定値を記憶保持している。
【００４８】次に、本実施例の動作について説明する。
Ａ／Ｄコンバータ１より出力されたディジタル映像信号
は、映像有効幅検出部２に供給され、ここでその映像有
効幅と要求される映像データ幅との差分を示す差分デー
タに変換されてスイッチ１０の端子１０ａに入力され
る。一方、スイッチ１０の端子１０ｂには取り込み幅基
準レジスタ９よりの取り込み幅を示す設定データが入力
されている。
Ａ／Ｄコンバータ１より出力されたディジタル映像信号
は、映像有効幅検出部２に供給され、ここでその映像有
効幅と要求される映像データ幅との差分を示す差分デー
タに変換されてスイッチ１０の端子１０ａに入力され
る。一方、スイッチ１０の端子１０ｂには取り込み幅基
準レジスタ９よりの取り込み幅を示す設定データが入力
されている。
【００４９】ここで、スイッチ１０は通常は端子１０ａ
側に接続されているため、スイッチ１０を介して映像有
効幅検出部２の出力差分データが取り込み幅制御部３に
入力される。従って、この場合は図１及び図３と共に説
明した第１実施例と同様の構成となり、要求される映像
データ幅とサンプリングされた映像有効幅に差分が生じ
た場合、その差分に応じた補正がプログラマブル分周器
７に対して行われるため、要求される映像データ幅と映
像有効幅に差分のない映像データを取り込むことができ
る。
側に接続されているため、スイッチ１０を介して映像有
効幅検出部２の出力差分データが取り込み幅制御部３に
入力される。従って、この場合は図１及び図３と共に説
明した第１実施例と同様の構成となり、要求される映像
データ幅とサンプリングされた映像有効幅に差分が生じ
た場合、その差分に応じた補正がプログラマブル分周器
７に対して行われるため、要求される映像データ幅と映
像有効幅に差分のない映像データを取り込むことができ
る。
【００５０】しかし、Ａ／Ｄコンバータ１の入力アナロ
グ映像信号に何らかの理由で大きなノイズが乗っている
場合には、映像有効幅検出部２により検出される映像有
効幅が正確に検出できず、従って、これより出力される
差分データも誤差を有するデータであることがある。こ
の誤差を有する差分データが取り込み幅制御部３を介し
てプログラマブル分周器７に供給されると、ＰＬＬ回路
構成部で映像信号の水平同期信号に位相同期することが
できなくなり、モニタ画質が劣化する。
グ映像信号に何らかの理由で大きなノイズが乗っている
場合には、映像有効幅検出部２により検出される映像有
効幅が正確に検出できず、従って、これより出力される
差分データも誤差を有するデータであることがある。こ
の誤差を有する差分データが取り込み幅制御部３を介し
てプログラマブル分周器７に供給されると、ＰＬＬ回路
構成部で映像信号の水平同期信号に位相同期することが
できなくなり、モニタ画質が劣化する。
【００５１】そこで、モニタ画像を監視しているユーザ
が上記の画質劣化を検出した場合、スイッチ１０を端子
１０ｂ側に切り換え接続する。これにより、取り込み幅
基準レジスタ９の出力設定データがスイッチ１０を介し
て取り込み幅制御部３に入力される。
が上記の画質劣化を検出した場合、スイッチ１０を端子
１０ｂ側に切り換え接続する。これにより、取り込み幅
基準レジスタ９の出力設定データがスイッチ１０を介し
て取り込み幅制御部３に入力される。
【００５２】ここで、上記の取り込み幅基準レジスタ９
の出力設定データは、入力アナログ映像信号の本来の映
像有効幅とユーザが要求する映像データ幅との差分を示
す差分データに相当する。従って、この取り込み幅基準
レジスタ９の出力設定データが取り込み幅制御部３に入
力され、更にこれよりプログラマブル分周器７に分周比
制御データとして供給されることにより、ノイズに左右
されることなく、ＰＬＬ回路構成部による入力映像信号
の水平同期信号の位相同期動作を継続させることがで
き、安定にモニタ画像を得ることができる。
の出力設定データは、入力アナログ映像信号の本来の映
像有効幅とユーザが要求する映像データ幅との差分を示
す差分データに相当する。従って、この取り込み幅基準
レジスタ９の出力設定データが取り込み幅制御部３に入
力され、更にこれよりプログラマブル分周器７に分周比
制御データとして供給されることにより、ノイズに左右
されることなく、ＰＬＬ回路構成部による入力映像信号
の水平同期信号の位相同期動作を継続させることがで
き、安定にモニタ画像を得ることができる。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
入力アナログ映像信号のサンプリングを行う際に、要求
される映像データ幅とサンプリングされた映像有効幅と
の間に誤差が生じた場合でも、その誤差に応じた差分デ
ータに基づき可変分周器の分周比及びサンプリングクロ
ック周波数を、サンプリングされた映像有効幅が要求さ
れる映像データ幅に一致するように補正するため、映像
信号発生源の相違などにより入力アナログ映像信号の映
像有効幅が異なっても、要求される映像データ幅とサン
プリングされた映像有効幅との間の誤差無く、常に一定
のサンプル数の映像データを取り込むことができる。
入力アナログ映像信号のサンプリングを行う際に、要求
される映像データ幅とサンプリングされた映像有効幅と
の間に誤差が生じた場合でも、その誤差に応じた差分デ
ータに基づき可変分周器の分周比及びサンプリングクロ
ック周波数を、サンプリングされた映像有効幅が要求さ
れる映像データ幅に一致するように補正するため、映像
信号発生源の相違などにより入力アナログ映像信号の映
像有効幅が異なっても、要求される映像データ幅とサン
プリングされた映像有効幅との間の誤差無く、常に一定
のサンプル数の映像データを取り込むことができる。
【００５４】また、本発明では、第１の設定手段により
映像有効幅検出部に、要求される映像データ幅を外部よ
り設定入力することにより、要求される映像データ幅を
ユーザの任意の値に変更設定できるようにしたため、任
意のサンプル数の映像データを取り込むことができる。
映像有効幅検出部に、要求される映像データ幅を外部よ
り設定入力することにより、要求される映像データ幅を
ユーザの任意の値に変更設定できるようにしたため、任
意のサンプル数の映像データを取り込むことができる。
【００５５】更に、本発明では、スイッチにより第２の
設定手段よりの予め定めた映像有効幅と要求される映像
データ幅との差分に相当する設定データを、映像有効幅
検出部の出力差分データに代えて取り込み幅制御部へ出
力できるようにしたため、ノイズなどにより映像有効幅
検出部の出力差分データに誤差が生じた場合には、第２
の設定手段よりの設定データを取り込み幅制御部へ切り
換え入力することにより、ノイズの影響を受けることな
く、要求される映像データ幅とサンプリングされた映像
有効幅との間の誤差の無い映像データを安定に取り込む
ことができる。
設定手段よりの予め定めた映像有効幅と要求される映像
データ幅との差分に相当する設定データを、映像有効幅
検出部の出力差分データに代えて取り込み幅制御部へ出
力できるようにしたため、ノイズなどにより映像有効幅
検出部の出力差分データに誤差が生じた場合には、第２
の設定手段よりの設定データを取り込み幅制御部へ切り
換え入力することにより、ノイズの影響を受けることな
く、要求される映像データ幅とサンプリングされた映像
有効幅との間の誤差の無い映像データを安定に取り込む
ことができる。
【図１】本発明の第１実施例のブロック図である。
【図２】映像有効幅説明図である。
【図３】図１の実施例の要部を詳細に示すブロック図で
ある。
ある。
【図４】本発明の第２実施例のブロック図である。
【図５】本発明の第３実施例のブロック図である。
【図６】従来の一例のブロック図である。
【図７】従来の他の例のブロック図である。
１ Ａ／Ｄコンバータ ２ 映像有効幅検出部 ３ 取り込み幅制御部 ４ 位相比較器 ５ 低域フィルタ（ＬＰＦ） ６ 電圧制御発振器（ＶＣＯ） ７ プログラマブル分周器 ８、９ 取り込み幅基準レジスタ １０ スイッチ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/24
Claims (5)
- 【請求項１】 アナログ映像信号をサンプリングクロッ
クに基づいてサンプリングしてディジタル映像信号に変
換するＡ／Ｄコンバータと、 該Ａ／Ｄコンバータの出力ディジタル映像信号の映像有
効幅を検出し、その検出した映像有効幅と要求される映
像データ幅との差分に応じた差分データを出力する映像
有効幅検出部と、 前記アナログ映像信号の水平同期信号と可変分周器の出
力信号との位相差に応じた位相誤差信号に基づいて出力
周波数が可変制御される電圧制御発振器より出力され
る、該水平同期信号に位相同期した信号を前記Ａ／Ｄコ
ンバータに前記サンプリングクロックとして出力すると
共に、前記可変分周器に帰還入力する位相同期ループ回
路と、 前記差分データが入力され、該差分データの値がゼロと
なるように前記位相同期ループ回路内の前記可変分周器
の分周比を設定する分周比制御データを出力する取り込
み幅制御部とを有することを特徴とする映像信号取り込
み装置。 - 【請求項２】 前記映像有効幅検出部に、要求される映
像データ幅を外部より設定入力する第１の設定手段を設
けたことを特徴とする請求項１記載の映像信号取り込み
装置。 - 【請求項３】 予め定めた映像有効幅と要求される映像
データ幅との差分に相当する設定データを出力する第２
の設定手段と、前記映像有効幅検出部の出力差分データ
と該第２の設定手段よりの該設定データの一方を選択し
て前記取り込み幅制御部へ出力するスイッチとを設けた
ことを特徴とする請求項１記載の映像信号取り込み装
置。 - 【請求項４】 前記映像有効幅検出部は、 前記Ａ／Ｄコンバータの出力ディジタル映像信号を入力
信号として受け、該入力信号と基準レベルとを比較して
映像有効幅の信号か非映像有効幅の信号かを示す状態信
号を出力するコンパレータと、 該コンパレータの出力状態信号と前記位相同期ループ回
路内の前記電圧制御発振器の出力信号とに基づき映像有
効幅の期間のサンプル数を計数するカウンタと、 該カウンタの計数値と前記要求される映像データ幅の値
との差分を示す差分データを出力する比較器とよりなる
ことを特徴とする請求項１乃至３のうちいずれか一項記
載の映像信号取り込み装置。 - 【請求項５】 前記取り込み幅制御部は、前記位相同期
ループ回路内の前記可変分周器の分周比を設定する分周
比制御データを出力する記憶回路と、前記差分データを
入力信号として受け、該記憶回路よりの前回の分周比制
御データと演算し、その算出値を今回の分周比制御デー
タとして該記憶回路に入力する演算回路とよりなること
を特徴とする請求項１乃至３のうちいずれか一項記載の
映像信号取り込み装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249109A JP2705588B2 (ja) | 1994-10-14 | 1994-10-14 | 映像信号取り込み装置 |
| US08/539,060 US5657089A (en) | 1994-10-14 | 1995-10-04 | Video signal processing device for sampling TV signals to produce digital data with interval control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249109A JP2705588B2 (ja) | 1994-10-14 | 1994-10-14 | 映像信号取り込み装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116470A true JPH08116470A (ja) | 1996-05-07 |
| JP2705588B2 JP2705588B2 (ja) | 1998-01-28 |
Family
ID=17188093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249109A Expired - Lifetime JP2705588B2 (ja) | 1994-10-14 | 1994-10-14 | 映像信号取り込み装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5657089A (ja) |
| JP (1) | JP2705588B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998052183A1 (en) * | 1997-05-16 | 1998-11-19 | Sony Corporation | Device and method for converting scanning |
| EP0821489A3 (en) * | 1996-07-25 | 1999-08-18 | Matsushita Electric Industrial Co., Ltd. | PLL circuit of display monitor |
| US7880812B2 (en) | 2005-12-14 | 2011-02-01 | Nec Viewtechnology, Ltd. | Video apparatus and video processing method |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2964899B2 (ja) * | 1995-02-28 | 1999-10-18 | 日本電気株式会社 | 符号化と復号化周波数同期方法 |
| KR0153950B1 (ko) * | 1995-12-22 | 1998-11-16 | 양승택 | 다중 비트 전송율을 지원하는 적응 클럭 복원 장치 |
| JP3823420B2 (ja) * | 1996-02-22 | 2006-09-20 | セイコーエプソン株式会社 | ドットクロック信号を調整するための方法及び装置 |
| JP3358432B2 (ja) * | 1996-02-29 | 2002-12-16 | ソニー株式会社 | クロック信号発生装置及び方法 |
| US5805233A (en) * | 1996-03-13 | 1998-09-08 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
| US5767916A (en) * | 1996-03-13 | 1998-06-16 | In Focus Systems, Inc. | Method and apparatus for automatic pixel clock phase and frequency correction in analog to digital video signal conversion |
| KR100234849B1 (ko) | 1997-06-30 | 1999-12-15 | 김영환 | 액정표시소자의 위상차 검출회로 |
| FR2778044B1 (fr) | 1998-04-23 | 2000-06-16 | Thomson Multimedia Sa | Procede de recuperation d'horloge lors de l'echantillonnage des signaux de type informatique |
| JP3722628B2 (ja) * | 1998-10-20 | 2005-11-30 | 株式会社日立製作所 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| US6636205B1 (en) | 2000-04-10 | 2003-10-21 | Infocus Corporation | Method and apparatus for determining a clock tracking frequency in a single vertical sync period |
| US6489852B1 (en) * | 2000-07-20 | 2002-12-03 | Marconi Communications, Inc. | Slew controlled frame aligner for a phase locked loop |
| US6559837B1 (en) | 2000-09-25 | 2003-05-06 | Infocus Corporation | Image luminance detection and correction employing histograms |
| TW558712B (en) * | 2001-01-05 | 2003-10-21 | Benq Corp | Method for automatically adjusting display quality |
| US6829014B1 (en) * | 2001-05-04 | 2004-12-07 | General Instrument Corporation | Frequency bounded oscillator for video reconstruction |
| TW561783B (en) * | 2002-03-12 | 2003-11-11 | Via Tech Inc | Image processing method and device |
| TW527824B (en) * | 2002-03-12 | 2003-04-11 | Via Tech Inc | Adative-deflicker processing method and adaptive deflicker filter |
| TW563353B (en) * | 2002-03-12 | 2003-11-21 | Via Tech Inc | Clock signal synthesizer with multiple frequency outputs and method for synthesizing clock signal |
| TWI332797B (en) * | 2005-06-30 | 2010-11-01 | Realtek Semiconductor Corp | Cordless multimedia system and image display system |
| JP2011164356A (ja) * | 2010-02-09 | 2011-08-25 | Canon Inc | 表示装置および表示方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02109486A (ja) * | 1988-10-19 | 1990-04-23 | Matsushita Electric Ind Co Ltd | 自動周波数切替装置 |
| US5184091A (en) * | 1991-06-04 | 1993-02-02 | Zenith Electronics Corporation | Circuit for phase locking an oscillator within any one of a plurality of frequency ranges |
-
1994
- 1994-10-14 JP JP6249109A patent/JP2705588B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-04 US US08/539,060 patent/US5657089A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821489A3 (en) * | 1996-07-25 | 1999-08-18 | Matsushita Electric Industrial Co., Ltd. | PLL circuit of display monitor |
| WO1998052183A1 (en) * | 1997-05-16 | 1998-11-19 | Sony Corporation | Device and method for converting scanning |
| US7880812B2 (en) | 2005-12-14 | 2011-02-01 | Nec Viewtechnology, Ltd. | Video apparatus and video processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5657089A (en) | 1997-08-12 |
| JP2705588B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2705588B2 (ja) | 映像信号取り込み装置 | |
| FI94691B (fi) | Kellosignaalin generointijärjestelmä | |
| JP2001356729A (ja) | 画像表示装置 | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| US7460628B2 (en) | Synchronous clock generation apparatus and synchronous clock generation method | |
| US7268824B2 (en) | Method and apparatus for canceling jitter | |
| JPH1065527A (ja) | 位相同期発振回路 | |
| JPH05249942A (ja) | コンピュータ出力映像の画像サンプリング装置 | |
| CN100568918C (zh) | Pll控制电路及其控制方法 | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| EP0963075A2 (en) | Clock signal producing device | |
| EP0842579A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| KR100317289B1 (ko) | 디지털 티브이의 동기신호 보정장치 | |
| JP2009100315A (ja) | 映像信号処理システム及び表示方法 | |
| JP3486343B2 (ja) | 映像信号処理装置 | |
| JPH05252438A (ja) | 映像信号サンプリング制御回路 | |
| JPH0646374A (ja) | 画像信号取り込み回路 | |
| JPH0522744A (ja) | Ｐｌｌ回路 | |
| JPH08237675A (ja) | 発振信号発生器 | |
| CA2228838A1 (en) | Method and apparatus for digitizing video signals especially for flat panel lcd displays | |
| JPH06268887A (ja) | 外部同期装置 | |
| JPH04213974A (ja) | 画像入力処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 15 |