JPH0524997Y2 - - Google Patents
Info
- Publication number
- JPH0524997Y2 JPH0524997Y2 JP1987191174U JP19117487U JPH0524997Y2 JP H0524997 Y2 JPH0524997 Y2 JP H0524997Y2 JP 1987191174 U JP1987191174 U JP 1987191174U JP 19117487 U JP19117487 U JP 19117487U JP H0524997 Y2 JPH0524997 Y2 JP H0524997Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop circuit
- output
- computer system
- crash dump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、プツシユ・ボタンを操作してコンピ
ユータ・システムの主記憶上の内容を外部記憶へ
セーブするクラツシユ・ダンプ装置に関し、確実
にクラツシユ・ダンプ動作が行えるように改善を
施すものである。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to a crash dump device that saves the contents of the main memory of a computer system to external memory by operating a push button. This is an improvement to enable dumping operations.
〈従来の技術〉
コンピユータ・システムの動作中、システムが
暴走する、またはハングアツプすることがある
が、その時点での主記憶上の内容を後で解析でき
るように、プツシユ・ボタンのオンオフにより外
部記憶へセーブすることがしばしば行われる（ワ
ンタツチ・クラツシユ・ダンプ）。<Prior Art> During operation of a computer system, the system may go out of control or hang up. In order to enable later analysis of the contents of the main memory at that point, the external memory can be saved by turning on and off the pushbutton. Saving is often done (wantatsuchi crash dump).
即ち、システムによつては、オンした一瞬のみ
オン信号を出力するようなプツシユ・ボタン、例
えばモーメンタリ型スイツチを用いるものがあ
り、このようなプツシユ・ボタンをオンオフして
一瞬オン信号を発生させ、この信号によつてクラ
ツシユ・ダンプを開始するシステムがある。そし
て、このクラツシユ・ダンプ後、システムを再ブ
ートさせるようになつている。 That is, some systems use a push button that outputs an on signal only momentarily when it is turned on, such as a momentary type switch. Some systems use this signal to initiate a crash dump. After this crash dump, the system will be rebooted.
〈考案が解決しようとする問題点〉
しかしながら、オペレータには、クラツシユ・
ダンプが実際に行われているかどうかは外部から
判別できず、プツシユ・ボタンを何回もオンにす
ることがあつた。これにより、コンピユータ・シ
ステムが暴走またはハングアツプしたときでな
く、再ブート時の主記憶上の内容がクラツシユ・
ダンプされ、正しい情報を得ることができなかつ
た。<Problems that the invention attempts to solve> However, operators have problems with crashes and
It was not possible to determine from the outside whether a dump was actually occurring, and the push button was turned on many times. This ensures that the contents of main memory are not destroyed when the computer system is rebooted, rather than when it crashes or hangs up.
It was dumped and I couldn't get the correct information.
本考案はこのような問題を解決するものであ
り、主記憶上の内容を確実にクラツシユ・ダンプ
できるようにすることを目的とする。 The present invention is intended to solve these problems, and aims to ensure that the contents of main memory can be crash dumped.
〈問題を解決するための手段〉
以上の問題を解決した本考案は、オンした一瞬
のみオン信号を出力するモーメンタリ型スイツチ
を操作してコンピユータ・システムの主記憶上の
内容を外部記憶へセーブするクラツシユ・ダンプ
装置において、前記モーメンタリ型スイツチのオ
ン信号によりそのＱ端子出力がセツトされ前記コ
ンピユータ・システムが再ブートしたときに出力
されるリセツト信号により前記Ｑ端子出力がリセ
ツトされるフリツプ・フロツプ回路と、前記フリ
ツプ・フロツプ回路の前記Ｑ端子出力を受け前記
Ｑ端子出力が“Ｈ”のときにイネーブル出力を前
記コンピユータ・システムのNMI端子に一定時
間与えるジエネレータとを設けたことを特徴とす
るクラツシユ・ダンプ装置である。<Means for solving the problem> The present invention, which solves the above problems, saves the contents of the computer system's main memory to external memory by operating a momentary switch that outputs an on signal only for the moment it is turned on. In the crash dump device, a flip-flop circuit whose Q terminal output is set by an on signal of the momentary switch and whose Q terminal output is reset by a reset signal output when the computer system is rebooted; , a generator that receives the Q terminal output of the flip-flop circuit and provides an enable output to the NMI terminal of the computer system for a certain period of time when the Q terminal output is "H". It is a dump device.
〈作用〉
本考案のクラツシユ・ダンプ装置は、モーメン
タリ型スイツチの１度目のオンにより出力手段の
セツト出力が保持され、コンピユータ・システム
側はこのセツト出力をNMI処理として受け付け、
クラツシユ・ダンプを行う。コンピユータ・シス
テムはクラツシユ・ダンプ、再ブート後、セツト
出力をリセツトする。<Operation> In the crash dump device of the present invention, the set output of the output means is held when the momentary switch is turned on for the first time, and the computer system side accepts this set output as NMI processing.
Perform a crash dump. The computer system resets the set output after crash dumping and rebooting.
〈実施例〉
図は本考案を実施したクラツシユ・ダンプ装置
の構成を表わす図である。<Embodiment> The figure is a diagram showing the configuration of a crash dump device in which the present invention is implemented.
この図において、１０は本考案によるクラツシ
ユ・ダンプ装置、２０は対象となるコンピユー
タ・システムCPUである。 In this figure, 10 is a crash dump device according to the present invention, and 20 is a target computer system CPU.
クラツシユ・ダンプ装置１０は、モーメンタリ
型スイツチ１１、フリツプ・フロツプ回路１２、
ジエネレータ１３より構成される。 The crash dump device 10 includes a momentary switch 11, a flip-flop circuit 12,
It is composed of a generator 13.
フリツプ・フロツプ回路１２は、スイツチ１１
のオンによりセツトされ、そのＱ端子出力はジエ
ネレータ１３のイネーブル端子ENに与えられ、
CPU２０側よりリセツトされる。 The flip-flop circuit 12 is connected to the switch 11
is set by turning on, and its Q terminal output is given to the enable terminal EN of the generator 13,
It is reset from the CPU 20 side.
ジエネレータ１３はフリツプ・フロツプ回路１
２の出力についてフイルタ的な役割を果たし、フ
リツプ・フロツプ回路１２を直接CPU２０へ与
えるよりも、安定したイネーブル信号をCPU２
０へ送出することができる。即ち、フリツプ・フ
ロツプ回路１２のＱ端子出力“Ｈ”により一定時
間イネーブルとされ、CPU２０側のNMI（Non−
Maskable Interrupt）端子を一定時間アクテイ
ブとする。そして、フリツプ・フロツプ回路１２
のＱ端子出力がリセツトされると、アクテイブ信
号を一定時間出力したこのジエネレータ１３もリ
セツトされる。 Generator 13 is flip-flop circuit 1
2, and provides a stable enable signal to the CPU 20, rather than feeding the flip-flop circuit 12 directly to the CPU 20.
0. That is, it is enabled for a certain period of time by the Q terminal output "H" of the flip-flop circuit 12, and the NMI (Non-
Maskable Interrupt) terminal is kept active for a certain period of time. And the flip-flop circuit 12
When the Q terminal output of the generator 13 is reset, the generator 13 which outputs an active signal for a certain period of time is also reset.
CPU２０は、端子がアクテイブとなると、
クラツシユ・ダンプ動作がNMI処理として開始
され、クラツシユ・ダンプ処理が終了すると、リ
セツト出力がなされる。 When the CPU 20 becomes active,
The crash dump operation is started as NMI processing, and when the crash dump processing is completed, a reset output is made.
ここで、NMI（Non−Maskable Interrupt）
処理とは、コンピユータ・システムにおける最優
先の割り込みであり、禁止不可能な割り込み処理
である。 Here, NMI (Non−Maskable Interrupt)
The processing is the highest priority interrupt in the computer system and is an interrupt processing that cannot be inhibited.
さて、以上のように構成された本考案のクラツ
シユ・ダンプ装置の動作を説明する。 Now, the operation of the crash dump device of the present invention constructed as described above will be explained.
まず、クラツシユ・ダンプ要求が発生し、スイ
ツチ１１をオンオフとする。スイツチ１オンによ
り、フリツプ・フロツプ回路１２がセツトされ
る。 First, a crash dump request is generated and the switch 11 is turned on and off. When switch 1 is turned on, flip-flop circuit 12 is set.
フリツプ・フロツプ回路１２のＱ端子出力
“Ｈ”がジエネレータ１３のイネーブル端子EN
に与えられ、ジエネレータ１３はCPU２０側に
対するNMI出力をアクテイブとする。 The Q terminal output “H” of the flip-flop circuit 12 is the enable terminal EN of the generator 13.
The generator 13 activates the NMI output to the CPU 20 side.
CPU２０は、NMI処理としてクラツシユ・ダ
ンプを開始し、この時点での主記憶上の内容を外
部記憶（図示せず）へセーブする。 The CPU 20 starts a crash dump as NMI processing, and saves the contents of the main memory at this point in an external memory (not shown).
セーブ動作が終了し、CPU２０が再ブートさ
れると、CPU２０はリセツト出力をな
し、このリセツト出力によりフリツプ・フロツプ
回路１２はリセツトされる。 When the save operation is completed and the CPU 20 is rebooted, the CPU 20 outputs a reset output, and the flip-flop circuit 12 is reset by this reset output.
ここで、クラツシユ・ダンプ中即ちフリツプ・
フロツプ回路１２がセツト中は、この間スイツチ
１１がオンオフされてもリセツトがかからない限
りフリツプ・フロツプ回路１２出力は変化せず、
スイツチ１１のミス操作があつてもクラツシユ・
ダンプは影響を受けることがない。 Here, during the crash dump, that is, the flip
While the flip-flop circuit 12 is being set, the output of the flip-flop circuit 12 will not change even if the switch 11 is turned on or off during this period unless it is reset.
Even if there is a mistake in the operation of switch 11, the crash will occur.
Dumps are not affected.
尚、ジエネレータ１３はフリツプ・フロツプ回
路等で構成することができる。 Incidentally, the generator 13 can be constructed from a flip-flop circuit or the like.
〈考案の効果〉
以上述べたように、本考案のクラツシユ・ダン
プ装置は、モーメンタリ型スイツチの１度目のオ
ンにより出力手段のセツト出力が保持され、コン
ピユータ・システム側はこのセツト出力をNMI
処理として受け付け、クラツシユ・ダンプを行う
ので、コンピユータ・システムが暴走またはハン
グアツプした場合、その時点での主記憶上の内容
が常に確実にクラツシユ・ダンプされる。<Effects of the Invention> As described above, in the crash dump device of the present invention, the set output of the output means is held when the momentary switch is turned on for the first time, and the computer system side outputs this set output to NMI.
Since it is accepted as a process and a crash dump is performed, even if the computer system goes out of control or hangs up, the contents in the main memory at that time are always reliably crash dumped.
図は本考案を実施したクラツシユ・ダンプ装置
を表わす例である。
１０……クラツシユ・ダンプ装置、１１……モ
ーメンタリ型スイツチ、１２……フリツプ・フロ
ツプ回路、１３……ジエネレータ、２０……コン
ピユータ・システムCPU。
The figure shows an example of a crash dump device embodying the present invention. 10...Crash dump device, 11...Momentary switch, 12...Flip-flop circuit, 13...Generator, 20...Computer system CPU.
Claims (1)
タリ型スイツチを操作してコンピユータ・システ
ムの主記憶上の内容を外部記憶へセーブするクラ
ツシユ・ダンプ装置において、前記モーメンタリ
型スイツチのオン信号によりそのＱ端子出力がセ
ツトされ前記コンピユータ・システムが再ブート
したときに出力されるリセツト信号により前記Ｑ
端子出力がリセツトされるフリツプ・フロツプ回
路と、前記フリツプ・フロツプ回路の前記Ｑ端子
出力を受け前記Ｑ端子出力が“Ｈ”のときにイネ
ーブル出力を前記コンピユータ・システムの
NMI端子に一定時間与えるジエネレータとを設
けたことを特徴とするクラツシユ・ダンプ装置。 In a crash dump device that saves the contents of the computer system's main memory to external storage by operating a momentary type switch that outputs an ON signal only momentarily when it is turned on, the ON signal of the momentary type switch causes its Q terminal output to be The Q
A flip-flop circuit whose terminal output is reset; and a flip-flop circuit that receives the Q terminal output of the flip-flop circuit and sends an enable output to the computer system when the Q terminal output is "H".
A crash dump device characterized by being equipped with a generator that applies an NMI terminal for a certain period of time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987191174U JPH0524997Y2 (en) | 1987-12-16 | 1987-12-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987191174U JPH0524997Y2 (en) | 1987-12-16 | 1987-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0196045U JPH0196045U (en) | 1989-06-26 |
| JPH0524997Y2 true JPH0524997Y2 (en) | 1993-06-24 |
Family
ID=31482099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987191174U Expired - Lifetime JPH0524997Y2 (en) | 1987-12-16 | 1987-12-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0524997Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530524B2 (en) * | 1991-06-20 | 1996-09-04 | エムテック株式会社 | Automatic ticket gate for ski areas |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603217B2 (en) * | 1978-12-27 | 1985-01-26 | 富士通株式会社 | Memory dump startup method |
| JPS58115561A (en) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | Memory dump system |
| JPS60189563A (en) * | 1984-03-11 | 1985-09-27 | Casio Comput Co Ltd | Memory dump drive circuit |
-
1987
- 1987-12-16 JP JP1987191174U patent/JPH0524997Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0196045U (en) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325489A (en) | Data transfer control device using direct memory access | |
| JPS63111545A (en) | Microprocessor for debug | |
| JPH0524997Y2 (en) | ||
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS6367647A (en) | Application equipment for microprocessor | |
| JPS62137627A (en) | Memory dump system | |
| JPH09160800A (en) | emulator | |
| JPS62185451A (en) | Small sized computer | |
| JPH0256662A (en) | Memory protecting system | |
| JP3219438B2 (en) | I/O control unit status storage method | |
| JPH01124037A (en) | Memory dumping system | |
| JPH02244345A (en) | Information processor | |
| JPH0428346U (en) | ||
| JPS61236098A (en) | Rom program controller | |
| JPS6356449U (en) | ||
| JPS6225336A (en) | Processor resetting system | |
| JPS6365946B2 (en) | ||
| JPS6397188U (en) | ||
| JPH0497435A (en) | Control system for exceptional treatment | |
| JPS63211443A (en) | Memory dump system | |
| JPS63211444A (en) | Memory dump system | |
| JPH08212104A (en) | Information processing apparatus and instruction tracing method in information processing apparatus | |
| JPS5992974U (en) | Vending machine with power outage compensation function | |
| JPH02104445U (en) | ||
| JPH02139614A (en) | Ac driven personal computer |