JPH0524997Y2 - - Google Patents
Info
- Publication number
- JPH0524997Y2 JPH0524997Y2 JP1987191174U JP19117487U JPH0524997Y2 JP H0524997 Y2 JPH0524997 Y2 JP H0524997Y2 JP 1987191174 U JP1987191174 U JP 1987191174U JP 19117487 U JP19117487 U JP 19117487U JP H0524997 Y2 JPH0524997 Y2 JP H0524997Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop circuit
- output
- computer system
- crash dump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
本考案は、プツシユ・ボタンを操作してコンピ
ユータ・システムの主記憶上の内容を外部記憶へ
セーブするクラツシユ・ダンプ装置に関し、確実
にクラツシユ・ダンプ動作が行えるように改善を
施すものである。
ユータ・システムの主記憶上の内容を外部記憶へ
セーブするクラツシユ・ダンプ装置に関し、確実
にクラツシユ・ダンプ動作が行えるように改善を
施すものである。
〈従来の技術〉
コンピユータ・システムの動作中、システムが
暴走する、またはハングアツプすることがある
が、その時点での主記憶上の内容を後で解析でき
るように、プツシユ・ボタンのオンオフにより外
部記憶へセーブすることがしばしば行われる（ワ
ンタツチ・クラツシユ・ダンプ）。
暴走する、またはハングアツプすることがある
が、その時点での主記憶上の内容を後で解析でき
るように、プツシユ・ボタンのオンオフにより外
部記憶へセーブすることがしばしば行われる（ワ
ンタツチ・クラツシユ・ダンプ）。
即ち、システムによつては、オンした一瞬のみ
オン信号を出力するようなプツシユ・ボタン、例
えばモーメンタリ型スイツチを用いるものがあ
り、このようなプツシユ・ボタンをオンオフして
一瞬オン信号を発生させ、この信号によつてクラ
ツシユ・ダンプを開始するシステムがある。そし
て、このクラツシユ・ダンプ後、システムを再ブ
ートさせるようになつている。
オン信号を出力するようなプツシユ・ボタン、例
えばモーメンタリ型スイツチを用いるものがあ
り、このようなプツシユ・ボタンをオンオフして
一瞬オン信号を発生させ、この信号によつてクラ
ツシユ・ダンプを開始するシステムがある。そし
て、このクラツシユ・ダンプ後、システムを再ブ
ートさせるようになつている。
〈考案が解決しようとする問題点〉
しかしながら、オペレータには、クラツシユ・
ダンプが実際に行われているかどうかは外部から
判別できず、プツシユ・ボタンを何回もオンにす
ることがあつた。これにより、コンピユータ・シ
ステムが暴走またはハングアツプしたときでな
く、再ブート時の主記憶上の内容がクラツシユ・
ダンプされ、正しい情報を得ることができなかつ
た。
ダンプが実際に行われているかどうかは外部から
判別できず、プツシユ・ボタンを何回もオンにす
ることがあつた。これにより、コンピユータ・シ
ステムが暴走またはハングアツプしたときでな
く、再ブート時の主記憶上の内容がクラツシユ・
ダンプされ、正しい情報を得ることができなかつ
た。
本考案はこのような問題を解決するものであ
り、主記憶上の内容を確実にクラツシユ・ダンプ
できるようにすることを目的とする。
り、主記憶上の内容を確実にクラツシユ・ダンプ
できるようにすることを目的とする。
〈問題を解決するための手段〉
以上の問題を解決した本考案は、オンした一瞬
のみオン信号を出力するモーメンタリ型スイツチ
を操作してコンピユータ・システムの主記憶上の
内容を外部記憶へセーブするクラツシユ・ダンプ
装置において、前記モーメンタリ型スイツチのオ
ン信号によりそのＱ端子出力がセツトされ前記コ
ンピユータ・システムが再ブートしたときに出力
されるリセツト信号により前記Ｑ端子出力がリセ
ツトされるフリツプ・フロツプ回路と、前記フリ
ツプ・フロツプ回路の前記Ｑ端子出力を受け前記
Ｑ端子出力が“Ｈ”のときにイネーブル出力を前
記コンピユータ・システムのNMI端子に一定時
間与えるジエネレータとを設けたことを特徴とす
るクラツシユ・ダンプ装置である。
のみオン信号を出力するモーメンタリ型スイツチ
を操作してコンピユータ・システムの主記憶上の
内容を外部記憶へセーブするクラツシユ・ダンプ
装置において、前記モーメンタリ型スイツチのオ
ン信号によりそのＱ端子出力がセツトされ前記コ
ンピユータ・システムが再ブートしたときに出力
されるリセツト信号により前記Ｑ端子出力がリセ
ツトされるフリツプ・フロツプ回路と、前記フリ
ツプ・フロツプ回路の前記Ｑ端子出力を受け前記
Ｑ端子出力が“Ｈ”のときにイネーブル出力を前
記コンピユータ・システムのNMI端子に一定時
間与えるジエネレータとを設けたことを特徴とす
るクラツシユ・ダンプ装置である。
〈作用〉
本考案のクラツシユ・ダンプ装置は、モーメン
タリ型スイツチの１度目のオンにより出力手段の
セツト出力が保持され、コンピユータ・システム
側はこのセツト出力をNMI処理として受け付け、
クラツシユ・ダンプを行う。コンピユータ・シス
テムはクラツシユ・ダンプ、再ブート後、セツト
出力をリセツトする。
タリ型スイツチの１度目のオンにより出力手段の
セツト出力が保持され、コンピユータ・システム
側はこのセツト出力をNMI処理として受け付け、
クラツシユ・ダンプを行う。コンピユータ・シス
テムはクラツシユ・ダンプ、再ブート後、セツト
出力をリセツトする。
〈実施例〉
図は本考案を実施したクラツシユ・ダンプ装置
の構成を表わす図である。
の構成を表わす図である。
この図において、１０は本考案によるクラツシ
ユ・ダンプ装置、２０は対象となるコンピユー
タ・システムCPUである。
ユ・ダンプ装置、２０は対象となるコンピユー
タ・システムCPUである。
クラツシユ・ダンプ装置１０は、モーメンタリ
型スイツチ１１、フリツプ・フロツプ回路１２、
ジエネレータ１３より構成される。
型スイツチ１１、フリツプ・フロツプ回路１２、
ジエネレータ１３より構成される。
フリツプ・フロツプ回路１２は、スイツチ１１
のオンによりセツトされ、そのＱ端子出力はジエ
ネレータ１３のイネーブル端子ENに与えられ、
CPU２０側よりリセツトされる。
のオンによりセツトされ、そのＱ端子出力はジエ
ネレータ１３のイネーブル端子ENに与えられ、
CPU２０側よりリセツトされる。
ジエネレータ１３はフリツプ・フロツプ回路１
２の出力についてフイルタ的な役割を果たし、フ
リツプ・フロツプ回路１２を直接CPU２０へ与
えるよりも、安定したイネーブル信号をCPU２
０へ送出することができる。即ち、フリツプ・フ
ロツプ回路１２のＱ端子出力“Ｈ”により一定時
間イネーブルとされ、CPU２０側のNMI（Non−
Maskable Interrupt）端子を一定時間アクテイ
ブとする。そして、フリツプ・フロツプ回路１２
のＱ端子出力がリセツトされると、アクテイブ信
号を一定時間出力したこのジエネレータ１３もリ
セツトされる。
２の出力についてフイルタ的な役割を果たし、フ
リツプ・フロツプ回路１２を直接CPU２０へ与
えるよりも、安定したイネーブル信号をCPU２
０へ送出することができる。即ち、フリツプ・フ
ロツプ回路１２のＱ端子出力“Ｈ”により一定時
間イネーブルとされ、CPU２０側のNMI（Non−
Maskable Interrupt）端子を一定時間アクテイ
ブとする。そして、フリツプ・フロツプ回路１２
のＱ端子出力がリセツトされると、アクテイブ信
号を一定時間出力したこのジエネレータ１３もリ
セツトされる。
CPU２０は、端子がアクテイブとなると、
クラツシユ・ダンプ動作がNMI処理として開始
され、クラツシユ・ダンプ処理が終了すると、リ
セツト出力がなされる。
クラツシユ・ダンプ動作がNMI処理として開始
され、クラツシユ・ダンプ処理が終了すると、リ
セツト出力がなされる。
ここで、NMI（Non−Maskable Interrupt）
処理とは、コンピユータ・システムにおける最優
先の割り込みであり、禁止不可能な割り込み処理
である。
処理とは、コンピユータ・システムにおける最優
先の割り込みであり、禁止不可能な割り込み処理
である。
さて、以上のように構成された本考案のクラツ
シユ・ダンプ装置の動作を説明する。
シユ・ダンプ装置の動作を説明する。
まず、クラツシユ・ダンプ要求が発生し、スイ
ツチ１１をオンオフとする。スイツチ１オンによ
り、フリツプ・フロツプ回路１２がセツトされ
る。
ツチ１１をオンオフとする。スイツチ１オンによ
り、フリツプ・フロツプ回路１２がセツトされ
る。
フリツプ・フロツプ回路１２のＱ端子出力
“Ｈ”がジエネレータ１３のイネーブル端子EN
に与えられ、ジエネレータ１３はCPU２０側に
対するNMI出力をアクテイブとする。
“Ｈ”がジエネレータ１３のイネーブル端子EN
に与えられ、ジエネレータ１３はCPU２０側に
対するNMI出力をアクテイブとする。
CPU２０は、NMI処理としてクラツシユ・ダ
ンプを開始し、この時点での主記憶上の内容を外
部記憶（図示せず）へセーブする。
ンプを開始し、この時点での主記憶上の内容を外
部記憶（図示せず）へセーブする。
セーブ動作が終了し、CPU２０が再ブートさ
れると、CPU２０はリセツト出力をな
し、このリセツト出力によりフリツプ・フロツプ
回路１２はリセツトされる。
れると、CPU２０はリセツト出力をな
し、このリセツト出力によりフリツプ・フロツプ
回路１２はリセツトされる。
ここで、クラツシユ・ダンプ中即ちフリツプ・
フロツプ回路１２がセツト中は、この間スイツチ
１１がオンオフされてもリセツトがかからない限
りフリツプ・フロツプ回路１２出力は変化せず、
スイツチ１１のミス操作があつてもクラツシユ・
ダンプは影響を受けることがない。
フロツプ回路１２がセツト中は、この間スイツチ
１１がオンオフされてもリセツトがかからない限
りフリツプ・フロツプ回路１２出力は変化せず、
スイツチ１１のミス操作があつてもクラツシユ・
ダンプは影響を受けることがない。
尚、ジエネレータ１３はフリツプ・フロツプ回
路等で構成することができる。
路等で構成することができる。
〈考案の効果〉
以上述べたように、本考案のクラツシユ・ダン
プ装置は、モーメンタリ型スイツチの１度目のオ
ンにより出力手段のセツト出力が保持され、コン
ピユータ・システム側はこのセツト出力をNMI
処理として受け付け、クラツシユ・ダンプを行う
ので、コンピユータ・システムが暴走またはハン
グアツプした場合、その時点での主記憶上の内容
が常に確実にクラツシユ・ダンプされる。
プ装置は、モーメンタリ型スイツチの１度目のオ
ンにより出力手段のセツト出力が保持され、コン
ピユータ・システム側はこのセツト出力をNMI
処理として受け付け、クラツシユ・ダンプを行う
ので、コンピユータ・システムが暴走またはハン
グアツプした場合、その時点での主記憶上の内容
が常に確実にクラツシユ・ダンプされる。
図は本考案を実施したクラツシユ・ダンプ装置
を表わす例である。 １０……クラツシユ・ダンプ装置、１１……モ
ーメンタリ型スイツチ、１２……フリツプ・フロ
ツプ回路、１３……ジエネレータ、２０……コン
ピユータ・システムCPU。
を表わす例である。 １０……クラツシユ・ダンプ装置、１１……モ
ーメンタリ型スイツチ、１２……フリツプ・フロ
ツプ回路、１３……ジエネレータ、２０……コン
ピユータ・システムCPU。
Claims (1)
- オンした一瞬のみオン信号を出力するモーメン
タリ型スイツチを操作してコンピユータ・システ
ムの主記憶上の内容を外部記憶へセーブするクラ
ツシユ・ダンプ装置において、前記モーメンタリ
型スイツチのオン信号によりそのＱ端子出力がセ
ツトされ前記コンピユータ・システムが再ブート
したときに出力されるリセツト信号により前記Ｑ
端子出力がリセツトされるフリツプ・フロツプ回
路と、前記フリツプ・フロツプ回路の前記Ｑ端子
出力を受け前記Ｑ端子出力が“Ｈ”のときにイネ
ーブル出力を前記コンピユータ・システムの
NMI端子に一定時間与えるジエネレータとを設
けたことを特徴とするクラツシユ・ダンプ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987191174U JPH0524997Y2 (ja) | 1987-12-16 | 1987-12-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987191174U JPH0524997Y2 (ja) | 1987-12-16 | 1987-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0196045U JPH0196045U (ja) | 1989-06-26 |
| JPH0524997Y2 true JPH0524997Y2 (ja) | 1993-06-24 |
Family
ID=31482099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987191174U Expired - Lifetime JPH0524997Y2 (ja) | 1987-12-16 | 1987-12-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0524997Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530524B2 (ja) * | 1991-06-20 | 1996-09-04 | エムテック株式会社 | スキ―場用自動改札機 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS603217B2 (ja) * | 1978-12-27 | 1985-01-26 | 富士通株式会社 | メモリ・ダンプ起動方式 |
| JPS58115561A (ja) * | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | メモリダンプ方式 |
| JPS60189563A (ja) * | 1984-03-11 | 1985-09-27 | Casio Comput Co Ltd | メモリダンプ駆動回路 |
-
1987
- 1987-12-16 JP JP1987191174U patent/JPH0524997Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0196045U (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5325489A (en) | Data transfer control device using direct memory access | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| JPH0524997Y2 (ja) | ||
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS6367647A (ja) | マイクロプロセツサ応用機器 | |
| JPS62137627A (ja) | メモリダンプ方式 | |
| JPH09160800A (ja) | エミュレータ | |
| JPS62185451A (ja) | 小型コンピユ−タ | |
| JPH0256662A (ja) | メモリ保護方式 | |
| JP3219438B2 (ja) | 入出力制御装置の状況記憶方式 | |
| JPH01124037A (ja) | メモリダンプ方式 | |
| JPH02244345A (ja) | 情報処理装置 | |
| JPH0428346U (ja) | ||
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPS6356449U (ja) | ||
| JPS6225336A (ja) | プロセツサ・リセツト方式 | |
| JPS6365946B2 (ja) | ||
| JPS6397188U (ja) | ||
| JPH0497435A (ja) | 例外処理制御方式 | |
| JPS63211443A (ja) | メモリダンプ方式 | |
| JPS63211444A (ja) | メモリダンプ方式 | |
| JPH08212104A (ja) | 情報処理装置および情報処理装置における命令トレース方法 | |
| JPS5992974U (ja) | 停電補償機能付自動販売機 | |
| JPH02104445U (ja) | ||
| JPH02139614A (ja) | Ａｃ駆動型パーソナルコンピュータ |