JPH05250051A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH05250051A JPH05250051A JP4921392A JP4921392A JPH05250051A JP H05250051 A JPH05250051 A JP H05250051A JP 4921392 A JP4921392 A JP 4921392A JP 4921392 A JP4921392 A JP 4921392A JP H05250051 A JPH05250051 A JP H05250051A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- lead wire
- supply device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Measurement Of Current Or Voltage (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 入出力電圧差が小さくても（０.５Ｖ以下）
動作し、出力トランジスタのhFEにばらつきがあっても
過電流の設定値のばらつきを低減できる電源装置を提供
する。 【構成】 制御用ＩＣ５のボンディングパッド（電極）
１とリードフレーム１０とを電気的に接続するリード線
１１、またはパワートランジスタ９のボンディングパッ
ド６とリードフレーム１０とを電気的に接続するリード
線１２を、電流検出用の抵抗体として使用した。
動作し、出力トランジスタのhFEにばらつきがあっても
過電流の設定値のばらつきを低減できる電源装置を提供
する。 【構成】 制御用ＩＣ５のボンディングパッド（電極）
１とリードフレーム１０とを電気的に接続するリード線
１１、またはパワートランジスタ９のボンディングパッ
ド６とリードフレーム１０とを電気的に接続するリード
線１２を、電流検出用の抵抗体として使用した。
Description
【０００１】
【産業上の利用分野】本発明は電流検出を必要とする電
源装置に関する。
源装置に関する。
【０００２】
【従来の技術】近年、電源装置について小型化等要望が
強く、電源用ＩＣについても入出力電圧差が小さくても
（０.５Ｖ以下）動作する低ドロップ電源用ＩＣが実現
されている。また電源用ＩＣには、ＩＣを保護するため
に出力電流を検出し、ある電流以上になると出力トラン
ジスタをオフさせる過電流検出回路が設けられている。
強く、電源用ＩＣについても入出力電圧差が小さくても
（０.５Ｖ以下）動作する低ドロップ電源用ＩＣが実現
されている。また電源用ＩＣには、ＩＣを保護するため
に出力電流を検出し、ある電流以上になると出力トラン
ジスタをオフさせる過電流検出回路が設けられている。
【０００３】以下従来の電源装置について、主として過
電流検出回路について説明する。３は従来の電源用ＩＣ
の過電流検出回路である。図３において、３１は出力ト
ランジスタ、３２はプリドライバトランジスタ、３３は
エラーアンプ、３４は基準電圧、３５、３６は出力電圧
設定用抵抗、３７は電流検出用抵抗、３８はプリドライ
バトランジスタ３２をオフさせるトランジスタである。
出力電流Ｉoとすると、プリドライバトランジスタ３２
のエミッタには、（１）式で表される電流ＩE（Ｑ2）が
流れる。
電流検出回路について説明する。３は従来の電源用ＩＣ
の過電流検出回路である。図３において、３１は出力ト
ランジスタ、３２はプリドライバトランジスタ、３３は
エラーアンプ、３４は基準電圧、３５、３６は出力電圧
設定用抵抗、３７は電流検出用抵抗、３８はプリドライ
バトランジスタ３２をオフさせるトランジスタである。
出力電流Ｉoとすると、プリドライバトランジスタ３２
のエミッタには、（１）式で表される電流ＩE（Ｑ2）が
流れる。
【０００４】 ＩE（Ｑ2）＝ＩO／ｈFE1 ………… （１） ここでｈFE1は出力トランジスタ３１の電流増幅率（ｈ
FE）である。トランジスタ３８のベース・エミッタ間電
圧差ＶBE8は、 ＶBE8＝Ｒ37ＩE（Ｑ2） ………… （２） となり、ＶBE＝０.７Ｖになるとトランジスタ３８はオ
ンし、プリドライバトランジスタ３２をオフにし、出力
トランジスタ３１をオフにする方法が従来はとられてい
た。ここで、Ｒ37は抵抗３７の抵抗値である。
FE）である。トランジスタ３８のベース・エミッタ間電
圧差ＶBE8は、 ＶBE8＝Ｒ37ＩE（Ｑ2） ………… （２） となり、ＶBE＝０.７Ｖになるとトランジスタ３８はオ
ンし、プリドライバトランジスタ３２をオフにし、出力
トランジスタ３１をオフにする方法が従来はとられてい
た。ここで、Ｒ37は抵抗３７の抵抗値である。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では出力トランジスタのｈFEのばらつきによっ
て過電流の設定値がばらつくという課題を有していた。
来の構成では出力トランジスタのｈFEのばらつきによっ
て過電流の設定値がばらつくという課題を有していた。
【０００６】本発明は上記の従来の課題を解決するもの
で、過電流の設定値のばらつきを低減できる電源装置を
提供することを目的とする。
で、過電流の設定値のばらつきを低減できる電源装置を
提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の電源装置は、半導体素子の電極とリードフレ
ームを電気的に接続するリード線をまたは半導体素子間
を接続するリード線を電流検出用の抵抗体として使用し
た構成を有している。
に本発明の電源装置は、半導体素子の電極とリードフレ
ームを電気的に接続するリード線をまたは半導体素子間
を接続するリード線を電流検出用の抵抗体として使用し
た構成を有している。
【０００８】
【作用】この構成によって、出力トランジスタのｈFEの
ばらつきによらない低ドロップ電源を実現できる。
ばらつきによらない低ドロップ電源を実現できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の電源装置の要部回路
図である。図１において、１、２、３、４は制御用ＩＣ
５のボンディングパッド、６、７、８はパワートランジ
スタ９のボンディングパッド、１０はリードフレーム、
１１は制御用ＩＣ５のボンディングパッド１とリードフ
レーム１０を接続するリード線、１３、１４、１５は制
御用トランジスタ５のボンディングパッド２、３、４と
パワートランジスタ９のボンディングパッド６、７、８
を接続するリード線、１６、１７は出力電圧設定用抵
抗、１８はパワートランジスタ９をドライブするプリド
ライバトランジスタ、１９はエラーアンプ、２０は基準
電圧、２１、２２はカレントミラートランジスタ、２３
は定電流源、２４はトランジスタ、２５は抵抗である。
しながら説明する。図１は本発明の電源装置の要部回路
図である。図１において、１、２、３、４は制御用ＩＣ
５のボンディングパッド、６、７、８はパワートランジ
スタ９のボンディングパッド、１０はリードフレーム、
１１は制御用ＩＣ５のボンディングパッド１とリードフ
レーム１０を接続するリード線、１３、１４、１５は制
御用トランジスタ５のボンディングパッド２、３、４と
パワートランジスタ９のボンディングパッド６、７、８
を接続するリード線、１６、１７は出力電圧設定用抵
抗、１８はパワートランジスタ９をドライブするプリド
ライバトランジスタ、１９はエラーアンプ、２０は基準
電圧、２１、２２はカレントミラートランジスタ、２３
は定電流源、２４はトランジスタ、２５は抵抗である。
【００１０】リード線１１の抵抗値をＲ11，リード線１
２の抵抗をＲ12，リード線１３の抵抗値をＲ13、出力電
流をＩO、ボンディングパッド６の電圧をＶP6、ボンデ
ィングパッド２の電圧をＶP2、ボンディングパッド１の
電圧をＶP1、定電流源２３の電流をＩCNST、リードフレ
ーム１０の電圧をＶLFとすると、ＶP6，ＶP2，ＶP1は以
下に示す（３）、（４）、（５）式で表せる。
２の抵抗をＲ12，リード線１３の抵抗値をＲ13、出力電
流をＩO、ボンディングパッド６の電圧をＶP6、ボンデ
ィングパッド２の電圧をＶP2、ボンディングパッド１の
電圧をＶP1、定電流源２３の電流をＩCNST、リードフレ
ーム１０の電圧をＶLFとすると、ＶP6，ＶP2，ＶP1は以
下に示す（３）、（４）、（５）式で表せる。
【００１１】 ＶP6＝ＶLF−Ｒ6（ＩO＋ＩCNST） ………… （３） ＶP2＝ＶP6−Ｒ13ＩCNST ………… （４） ＶP1＝ＶLF−Ｒ1ＩCNST ………… （５） またトランジスタ２１、２２のベース電圧をＶＢ，トラ
ンジスタ２１のコレクタ電流をＩC21とすると、ＶB，Ｉ
C21は（６）、（７）式で表せる。
ンジスタ２１のコレクタ電流をＩC21とすると、ＶB，Ｉ
C21は（６）、（７）式で表せる。
【００１２】 ＶB＝ＶP2−Ｖtｌｎ（ＩCNST／ＩS） ………… （６） ＩC21＝ＩSｅｘｐ｛（ＶP1−ＶB）／Ｖt｝ ………… （７） なお、Ｖt＝ｋｔ／ｑであり、ｋはボルツマン定数、Ｔ
は絶対温度、ｑは素電荷である。またＩSは飽和電流で
ある。（６）、（７）式より、ＩC21は（８）式で表さ
れる。
は絶対温度、ｑは素電荷である。またＩSは飽和電流で
ある。（６）、（７）式より、ＩC21は（８）式で表さ
れる。
【００１３】 ＩC21＝ＩSｅｘｐ｛ＶP1−ＶP2＋Ｖtｌｎ（ＩCNST／ＩS）｝／Ｖt ……… （８） ここで、（３）、（４）、（５）式より、つぎの関係式
が導かれる。
が導かれる。
【００１４】 ＶP1−ＶP2＝Ｒ6（ＩO＋ＩCNST）＋（Ｒ13−Ｒ1） ………… （９） （８）、（９）式よりトランジスタ２１のコレクタ電流
は出力電流に比例して流れる。またトランジスタ２４の
ベース・エミッタ間電圧ＶBE24は（１０）式で表せる。
は出力電流に比例して流れる。またトランジスタ２４の
ベース・エミッタ間電圧ＶBE24は（１０）式で表せる。
【００１５】 ＶBE24＝ＩC21Ｒ25 ………… （１０） なお、Ｒ25は抵抗２５の抵抗値である。そして、ＶBE24
が０.７Ｖ以上になると、トランジスタ２４がオンし、
プリドライバ１８がオフして出力電圧が下がる。このよ
うにして、出力電流をモニタすることが出来る。本実施
例において使用した検出抵抗を兼ねているリード線の抵
抗は数１０ｍΩで出力電流が１Ａの時には電圧降下は数
１０ｍＶ程度であり、低ドロップ電源の条件である入出
力電圧の差が０.５Ｖ以下を実現出来る。本実施例では
制御用ＩＣとパワートランジスタを別のチップで構成す
る電源を説明したが制御部とパワートランジスタを１チ
ップとしたモノリシックＩＣでもよい。図２に実施例を
図面を参照しながら説明する。図２において、４１、４
２はボンディングパッド、４０はリードフレーム、４４
はボンディングパッド４１とリードフレーム４０を接続
するリード線、４５はボンディングパッド４２を接続す
るリード線、４７、４８は出力電圧設定用抵抗、４６は
パワートランジスタ４３をドライブするプリドライバト
ランジスタ、４９はエラーアンプ、５０は基準電圧、５
１、５２はカレントミラートランジスタ、５５は定電流
源、５４はトランジスタ、５３は抵抗である。ここで、
リード線４５が電流検出の抵抗を兼ねている。
が０.７Ｖ以上になると、トランジスタ２４がオンし、
プリドライバ１８がオフして出力電圧が下がる。このよ
うにして、出力電流をモニタすることが出来る。本実施
例において使用した検出抵抗を兼ねているリード線の抵
抗は数１０ｍΩで出力電流が１Ａの時には電圧降下は数
１０ｍＶ程度であり、低ドロップ電源の条件である入出
力電圧の差が０.５Ｖ以下を実現出来る。本実施例では
制御用ＩＣとパワートランジスタを別のチップで構成す
る電源を説明したが制御部とパワートランジスタを１チ
ップとしたモノリシックＩＣでもよい。図２に実施例を
図面を参照しながら説明する。図２において、４１、４
２はボンディングパッド、４０はリードフレーム、４４
はボンディングパッド４１とリードフレーム４０を接続
するリード線、４５はボンディングパッド４２を接続す
るリード線、４７、４８は出力電圧設定用抵抗、４６は
パワートランジスタ４３をドライブするプリドライバト
ランジスタ、４９はエラーアンプ、５０は基準電圧、５
１、５２はカレントミラートランジスタ、５５は定電流
源、５４はトランジスタ、５３は抵抗である。ここで、
リード線４５が電流検出の抵抗を兼ねている。
【００１６】
【発明の効果】以上のように本発明は、半導体素子とリ
ードフレームを接続するリード線または半導体素子間を
接続するリード線を電流検出用の抵抗体として使用する
ことにより、出力トランジスタのｈFEにばらつきがあっ
ても過電流の設定値のばらつきを低減出来る優れた電源
装置を実現できるものである。
ードフレームを接続するリード線または半導体素子間を
接続するリード線を電流検出用の抵抗体として使用する
ことにより、出力トランジスタのｈFEにばらつきがあっ
ても過電流の設定値のばらつきを低減出来る優れた電源
装置を実現できるものである。
【図１】本発明の電源装置の要部回路図
【図２】本発明の電源装置の要部回路図
【図３】従来の電源用ＩＣの過電流検出回路
１ ボンディングパッド ５ 制御用ＩＣ ６ ボンディングパッド ９ パワートランジスタ １０ リードフレーム １１ リード線
Claims (4)
- 【請求項１】 半導体素子の電極とリードフレームを電
気的に接続するリード線を電流検出用の抵抗体として使
用することを特徴とする電源装置。 - 【請求項２】 １個の収納容器に２個以上の半導体素子
が収納されており、少なくとも第１の半導体素子の電極
と第２の半導体素子の電極とを電気的に接続するリード
線を電流検出用の抵抗体として使用することを特徴とす
る電源装置。 - 【請求項３】 第１の半導体素子がパワートランジスタ
で第２の半導体素子が制御ＩＣである請求項２記載の電
源装置。 - 【請求項４】 パワートランジスタと制御部が１個の半
導体素子上に形成されているモノリシックＩＣである請
求項１記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4921392A JP3042144B2 (ja) | 1992-03-06 | 1992-03-06 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4921392A JP3042144B2 (ja) | 1992-03-06 | 1992-03-06 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05250051A true JPH05250051A (ja) | 1993-09-28 |
| JP3042144B2 JP3042144B2 (ja) | 2000-05-15 |
Family
ID=12824699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4921392A Expired - Fee Related JP3042144B2 (ja) | 1992-03-06 | 1992-03-06 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042144B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
-
1992
- 1992-03-06 JP JP4921392A patent/JP3042144B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006309312A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | レギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3042144B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574205A (en) | Temperature detecting transistor circuit | |
| JPH0661432A (ja) | 半導体装置 | |
| JP2982315B2 (ja) | 電源装置 | |
| JPH05250051A (ja) | 電源装置 | |
| JPS62128307A (ja) | 熱保護回路 | |
| JPH0749540Y2 (ja) | 半導体集積回路装置 | |
| JPH0158684B2 (ja) | ||
| JP2824360B2 (ja) | 電流検出用半導体装置 | |
| JPH021868Y2 (ja) | ||
| JP3300651B2 (ja) | 安定化電源装置 | |
| JP2721100B2 (ja) | 電流制限装置 | |
| JPH08223013A (ja) | 電力用トランジスタの過電流保護装置 | |
| JPH0793043A (ja) | 過電流制限回路 | |
| JPH05326832A (ja) | 直流電圧安定化素子 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JPS62113460A (ja) | 熱保護回路 | |
| JPH06338734A (ja) | パワートランジスタ温度保護回路装置 | |
| JPH10260743A (ja) | 直流安定化電源 | |
| JP3477483B2 (ja) | 安定化電源回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JP2520898B2 (ja) | 温度検出回路 | |
| JP2567015B2 (ja) | 入力電圧検出回路 | |
| JPS6033718A (ja) | 電流・電圧変換回路 | |
| JPH0150925B2 (ja) | ||
| RU2006060C1 (ru) | Источник тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |