JPH05250110A

JPH05250110A - 電子オン／オフ印刷機構制御システム

Info

Publication number: JPH05250110A
Application number: JP4312825A
Authority: JP
Inventors: W Ward Joseph; ダブリュー．ウォードジョセフ
Original assignee: Xerox Corp
Current assignee: Xerox Corp
Priority date: 1991-11-04
Filing date: 1992-10-28
Publication date: 1993-09-28

Abstract

(57)【要約】【目的】文書が生成される方法を記述するために使用
される文字、ビットマップ、フォント、属性、またはそ
の他の情報などで構成される入力情報ストリームを処理
するシステムを提供する。【構成】入力情報を処理するシステムは、入力情報を
分解する手段と、入力の情報内容を解釈する手段と、オ
ン／オフ印刷機構を制御するための出力ビットストリー
ムをフォーマットする手段とから成る。情報の処理は、
データの最小バッファリングが印刷機構へ出力されるよ
うな比較的高速の動作によって決定される、印刷機構の
データ転送率を支援するための要件に合致した方法で実
行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、低／中間ボリュームプ
リンタの改良型電子サブシステムに関し、特に、高解像
度の電子プリンタを駆動するため、同期リアルタイムで
画像を生成、操作するテキストプロセッサと図形画像ポ
ストプロセッサとを提供する電子サブシステムに関す
る。

【０００２】

【従来の技術】米国特許第４、５２７、２５２号で開示
されているような従来技術のシステムでは、文字符号デ
ータがビットストリームに変換されて、それら変換され
た、即ち、生成されたビットストリームがディスクメモ
リに割り当てられる印刷システムが開示されている。変
換されたビットストリームは、その後検索されて、出力
マーカーを直接駆動したり、出力マーカーを駆動するた
めその検索されたビットストリームを新たに変換された
ビットストリームと合成したり、或いは、ビットストリ
ームを検索するため、出力マーカーを後で駆動するよう
ディスクメモリに割り当てるため新たに変換されたディ
スクストリームと合成したりする。

【０００３】従来技術のシステムでは、文字生成サブシ
ステムがオンラインされているので、最大要求に適合さ
れる、即ち、サイズにされる必要があり、また、出力マ
ーカーが印字される前に全ページあるいは複数ページを
完全に生成することができないという、難しさがある。
更に、文字生成器は、出力マーカーを駆動する前に全部
の変換されたビットストリームを記憶しなければなら
ず、最初にＲＡＭに記憶させることなくリアルタイムで
変換されたビットストリームを変更するのは不可能であ
る、という難しさもある。

【０００４】米国特許第４、５２０、４５５号には、高
品位電子印刷のテキストストリングを処理する電子サブ
システムを開示し、特に、ページ本体内での一般的安定
したフォントスタイル、間隔、方向を備えた従来のワー
ド処理アプリケーションには適用できるが、文書（書
類）出版ソフトウェアで要求される複雑なページ構成か
ら成る多様な要件を処理するには不適切である。その開
示されたシステムでは、テキスト出力シーケンスを生成
するためＡＳＣＩＩ（アスキー）符号化文字ストリング
に直接適用され、従って、ストリングシーケンス内で同
時に複数のフォントと文字属性とを混合させることはで
きない。

【０００５】この特許に開示されたシステムでは、特殊
なテキスト属性を生成する装備がない。つまり、例え
ば、用紙を回転せずには同じプリンタで適切に間隔を置
いた人物や風景が方向付けられた出力を効率的に生成で
きない。さらに、文字単位でテキストラインでまたはテ
キストライン内で文字フォント、書式、サイズ、添字上
下、下線などを動的に選択する装備もなく、図形画像デ
ータや他の複雑なページ構成要求をテキストに合成する
装備もない。更に、潜在的に多数のテキストフォントの
ためのメモリ記憶要件を減らしたり圧縮したりする装備
もない。しかも、印刷前にテキスト画像ビットマップの
ストリップを記憶するためのシステムの出力バンドバッ
ファはかなり大型で、その機能専用の特殊な高速ランダ
ムアクセスメモリ（ＲＡＭ）から構成されている。

【０００６】

【発明が解決しようとする課題】従って、本発明の目的
は、上記の困難の多くを克服し、文字単位で多数のテキ
スト属性を同時に画定して効率的に生成するのを可能に
し、ＡＳＣＩＩストリング表よりもずっと広い範囲から
出力画像を生成できる、電子サブシステムアーキテクチ
ャを提供することである。

【０００７】

【課題を解決するための手段と作用】簡単にいえば、本
発明は、文書が作成されるシステムを説明するために使
用される、文字、ビットマップ、フォント、属性、また
はその他の情報などで構成される入力情報ストリームを
処理するシステムである。入力情報の処理には、入力情
報を分解することと、入力の情報内容を解釈すること
と、オン／オフ印刷機構を制御するための出力ビットス
トリームをフォーマット化することから成る。情報の処
理は、印刷機構へ出力されるべきデータの最小バッファ
リングを有する比較的高速での動作によって決定され
る、印刷機構のデータ転送率を支援するための要件に合
致した方法で実行される。

【０００８】電子オン／オフ印刷機構制御システムであ
って、外部データ源と通信する手段と、外部データ源か
ら受信されたデータを記憶する手段と、データを符号化
データ状態にフォーマットしてからメモリデバイスに記
憶する手段と、出力ビットストリームを生成するため前
記メモリデバイスから前記符号化データを同期して読み
出す手段と、出力の属性を制御するため前記出力ビット
ストリームを変更する手段と、を有する電子オン／オフ
印刷機構制御システム。

【０００９】

【実施例】一般的な機能の説明図１、図２は、本発明に従って、文書が生成される方法
を説明するために使用されるテキスト文字、ビットマッ
プ、フォント、書式、サイズ、その他関連属性、及び図
形や画像のビットマップ情報から成る入力情報を処理す
るのに適切な電子サブシステムの主要な機能的ブロック
を示す。中央処理装置（ＣＰＵ）１６、システムアドレ
スバス１３、データバス１４、メモリ２０、２２、３
２、入力／出力部２４、アドレス復号装置６０、読み出
し／書き込み制御装置６２によって特徴付けられる一般
的なコンピュータアーキテクチャの特徴と共に、図１の
エリア１０と２６で一般的に示される２個の補助機能的
構造部が備わっており、それぞれテキストラインバッフ
ァレジスタ（ＴＬＢＲ）とリアルタイムスキャンプロセ
ッサ（ＲＴＳＰ）テキスト双対プロセッサとなる。

【００１０】前記テキストラインバッファレジスタ（Ｔ
ＬＢＲ）１０は、デュアルポートのランダムアクセスメ
モリ（ＲＡＭ）の２個のレジスタバンク１２ａ、１２ｂ
を備えている。一方のポートは、データバス１４から処
理情報を検索するためにＣＰＵアドレスバス１３と選択
／制御ライン１５にアクセスされ、もう一方のポート
は、処理情報をＲＴＳＰデータバス１８へ提示するため
にＲＴＳＰアドレスバス１７からアクセスされる。ＣＰ
Ｕアドレスバス１３とＣＰＵデータバス１４はまた、Ｃ
ＰＵ１６、システムメモリ２０、システム／図形ＲＡＭ
２２、メモリマップのシステム入出力部２４、それにオ
プションのフォント記憶部３２のＲＡＭ部分に延長して
相互接続しているので、ＣＰＵプログラム制御のもと
で、各構成要素と全構成要素への及びからの、また各構
成要素と全構成要素の中での完全な制御、通信、データ
伝送が可能になる。ＣＰＵ１６は、モトローラ社の６８
０ｘ０ファミリーＣＰＵでもよいし、その他の適切なマ
イクロプロセッサであってもよい。さらに、アドレス復
号装置６０と読み出し書き込み制御装置６２とが使用さ
れており、ＣＰＵアドレスバス１３とＣＰＵデータバス
１４とに接続された全てのデバイスにチップ選択信号や
データ方向制御信号を提供する。ＴＬＢＲ１０は、一般
的に文字の全テキストラインシーケンス（本実施例で
は、ＴＬＢＲのＲＡＭ容量のみで制限されている２５５
個まで）を表す、ＣＰＵデータバス１４を介してＣＰＵ
１６から伝送された符号文字情報を同化する。

【００１１】符号文字情報は、文字ポインタ（文字画像
マップの開始アドレス）、文字の位置決めとサイズ調整
部（水平方向及び垂直方向）、及び太字、下線、反転映
像などのビデオ画像後処理属性を備えている。プリンタ
のタイミング論理部からの要求があり次第、バッファレ
ジスタ（ＴＬＢＲ）１０の制御信号がリアルタイムスキ
ャン双対プロセッサ（ＲＴＳＰ）２６へ送られ、ＲＴＳ
Ｐ２６は、一連のビデオデータ出力ストリームにリアル
タイムで文字画像を復号するため関連文字情報を各制御
装置へと分配する。その一連の出力ストリームによっ
て、印刷機構が複数の（本実施例では５６本まで）ペー
ジ幅ビデオ画像スライス、即ち、走査線を使って所望の
テキストラインを生成する。（５６本の走査線を越える
より大きいテキストラインの場合は、多数の走査線の画
像スライスを単に繰り返し、完成するまで続ける。）

【００１２】テキストページのコンパイル（編集）及び
印刷処理は、ブロック塀を建てるのと同様であることが
わかる。即ち、個々のブロックが任意のサイズからなる
バリエーションで一段ごと左から右へと建てられ、その
手順では全ての行のブロックを順序付け、全てのオーバ
ーサイズのブロックを最も薄いサイズ（即ち、１本の走
査線のサイズ）のスライスに切り出し、それらスライス
を塀を建てるように順に再アセンブルしている。データ
が抜けている残存ギャップ部には、ブロック塀のギャッ
プをモルタルで埋めるように、「空白書き込み」（背
景）データで書き込まれる。

【００１３】ＲＴＳＰ２６内の機能制御素子は、文字ポ
インタレジスタ／文字マップカウンタ（ＣＭＣ）２８を
備えており、走査線カウンタ（ＳＬＣ）３０と共に、文
字ポインタレジスタ／文字マップカウンタ（ＣＭＣ）２
８は、走査線の出力中に各テキストライン文字毎にフォ
ント記憶アドレスを生成する、文字画像マップアドレス
のリアルタイムシーケンスを生成する。つまり、ＣＭＣ
２８とＳＬＣ３０により生成されたアドレスシーケンス
は、特定の文字画像マップの所定の部分を選択するた
め、フォント記憶装置３２へのアドレスオフセットイン
デックスとして使用される。その部分的文字画像マップ
はバイト形式でマルチプレクサ（ＭＵＸ）３４へ提供さ
れて、そこで動的に変化する下位アドレスライン３６に
より、個々のビットの選択が制御されて、画像データラ
イン３８へ直列方法で出力される。

【００１４】属性制御ブロック４２から種々の属性選択
ライン４４を介して送られてきた入力コマンド信号に従
って、画像データの次の変更が属性選択ブロック４０で
行われる。特定のテキスト変更は、太字４０ａ、２重打
ち４０ｂ、下線４０ｃを含む。本システムのこの部分
は、アプリケーション上の必要性に応じて、追加の属性
変更ハードウェアにも拡張可能である。さらにまた、属
性選択処理ブロック４０には、空白書き込み（背景空
白）４０ｄ、図形／テキスト選択４０ｅ、画像反転４０
ｆのための制御素子が備わっている。ブロック４０ａ、
４０ｂ、４０ｃ、４０ｄ、４０ｅ、４０ｆの動的選択
は、ＴＬＢＲ１０内の各文字に割当られた特定の属性画
定に従って、文字単位で属性制御ブロック４２内でリア
ルタイムで且つ急いで実行される。多様な属性変更機能
を組み込むことによって、所望の属性を得るために複製
バリアント（変更）によるフォントメモリ記憶空間を浪
費することなく、所定の記憶されたベースフォントから
派生したバリアント出力テキスト「画像」に多様性を非
常に拡張する。この概念は、ＲＴＳＰブロック２６内で
実行される画像データストリームタイミング変動により
さらに延長されて、それぞれの所定記憶フォント文字の
寸法の変更や形状の変換、例えば、以下に詳しく説明さ
れているように、画像のサイズ再変更や拡大（ブロック
４８ｂ内）、垂直方向「伸長」（ブロック５４ｄ内）、
水平方向「拡張」（ブロック５４ｃ内）、イタリック変
換（２８、３０、３２、４０を含む）などが可能とな
る。さらに、図形／テキスト選択ブロック４０ｅがデー
タスイッチとして作用し、ブロック４０ｄからのテキス
ト画像データまたはシフトレジスタ４６からの図形デー
タを動的に使用可能にするので、テキストと図形を混成
したり、或いは、必要に応じて図形上にテキストを選択
的にオーバレイすることもできる。

【００１５】図形画像データは、ビットマップ形状で図
形ＲＡＭ領域２２に記憶されてもよく、ＣＰＵ１６から
のコマンドに従って、シフトレジスタ４６内で所望の画
像データが直列化されてから、ブロック４０ｅで同期し
て提供、即ち、ビデオデータビットストリームに合成さ
れる。記憶されている図形画像データが印刷機構へ出力
される場合は、図形ビデオタイミング制御装置４８ａが
属性選択ブロック４２で使用可能になる。次に、図形ビ
デオタイミング制御装置４８ａは、画像データアドレス
を生成してメモリ２２のデータにアクセスし、同時に、
同期ダンプタイミングをシフトレジスタ４６へ送ってデ
ータを直列化する。ただし、シフトレジスタ４６は、デ
ュアルポート直列出力ビデオＲＡＭ（ＶＲＡＭ）と知ら
れている市販のメモリ構成要素を利用して、システム図
形ＲＡＭ２２の範囲内に一体的に組み込まれてもよい。
さらに、図形ビデオタイミング制御装置４８ｂは、属性
選択ブロック４２によって使用可能な選択タイミング制
御装置を組み込んで、様々な画像データのサイズ（拡大
／縮小）や解像度を提供する。本実施例では、一般的な
画素解像度である７５ｓｐｉ（１インチあたりのスポッ
ト数）と３００ｓｐｉが提供されるが、その他の拡大／
解像度オプションも同様に備えてよい。

【００１６】スキャン双対プロセッサ（ＲＴＳＰ）２６
は、連続する文字の間で所望の水平間隔を設けるための
水平位置インデックスレジスタ／カウンタ（ＨＰＩ／Ｈ
ＩＣ）５０を備えている。文字マップから出る「文字
幅」フラグ（ＣＷＦＬＡＧ）３３に従ってブロックＨ
ＰＩ／ＨＩＣ５０は、文字を水平方向に位置決めし、テ
キストライン上のプロポーショナル（ピッチ）を可能に
する。このブロックは、水平方向位置をたどり、「空白
書き込み」機能４０ｄを作動する、文字ＣＷ範囲を越え
る場合は常に、ＨＰＩ一致信号（ＨＰＩＣ）５１を生成
するので、各文字ブロックＨＰＩ_X内で文字画像マップ
が越えているときには、ビデオビットストリームは空白
書き込みデフォルト値をとる。

【００１７】また、ＲＴＳＰ双対プロセッサ２６は、画
定されたテキストラインの高さを設定し、走査線カウン
タ３０と共にテキストライン内での各文字の所望の垂直
位置決めを行う、垂直位置インデックスレジスタ／カウ
ンタ（ＶＰＩ／ＶＩＣ）５２をも備えている。このブロ
ックは、添字上下を行うことができ、また、ＶＰＩ一致
出力ＶＰＩＣ５３を用いて、「空白書き込み」機能４０
ｄと共に、文字画像マップの範囲の前で且つ範囲を越え
てデフォルト値に空白書き込みをさせる。

【００１８】要約すれば、本発明によるリアルタイムス
キャンプロセッサ（ＲＴＳＰ）２６は、テキストと図形
の属性機能動作の強力なセットと共に、符号化されたテ
キスト／文字／画像のデータシーケンスと、多数の符号
化された属性／フォント変更子／画像データ操作とを動
的に合成する使用可能（イネーブリング）手段を提供し
て、所望の種類のフォント及び／又は画素素子輪郭、即
ち、ビットマップを支援する縮小されたまたは最小の記
憶空間から、視覚的画像フレーム、即ち、ページを生成
する。さらにまた、システムＣＰＵ制御装置から、電子
プリンタ内の高速ラスタ出力スキャナあるいは同様の書
き込みデバイスへ、決められた順序の画像「ビットマッ
プ」を同期して転送するような実質的なリアルタイム操
作をなくすことによって、ＣＰＵは、高いレベルのペー
ジ画像コンテクストを属性を変更したテキスト文字およ
び／または図形「画像データブロック」へとポインタの
符号化されたシーケンスとしてコンパイルするだけであ
る。

【００１９】詳細な操作の説明次に、組み合わされたテキスト及び／又は図形及び／又
はビットマップ画像データ構造を取り扱う一体化型低コ
ストの画像処理アーキテクチャで、ポインタを有する素
子の画像データパターン、即ち、輪郭（例えば、テキス
トフォントビットマップ）に埋め込む符号化属性の意図
や汎用性を明確にする目的で、本発明の実施例内におけ
る主要な構成要素の機能的ブロックをさらに詳細に説明
する。本実施例のアーキテクチャは、属性を埋め込んだ
符号化データパターンから、レーザ走査プリンタなどの
高速／高解像度ラスタ走査画像形成システムへの、画像
ビットパターンのリアルタイム分解や転送を示し、提供
することを目的としている。

【００２０】図３に示されているように、テキストライ
ンバッファレジスタ（ＴＬＢＲ）１０は、「レジスタ
０」１２ａと「レジスタ１」１２ｂによって示される二
重バンクレジスタとして分割されて、すでにコンパイル
されたアクティブバッファレジスタがテキストラインの
生成のためリアルタイムスキャン双対プロセッサ（ＲＴ
ＳＰ）２６でアクセスされている一方、次のテキストラ
インを公式化するためにそのもう半分のレジスタがＣＰ
Ｕ１６によって同時にコンパイルされるようになってい
る。この結果、文書のテキストデータをコンパイルし且
つその他のプリンタの入出力機能を行うのにＣＰＵ処理
ロードを同等に分配し、また、各テキストラインの完了
後と次のテキストラインの開始前の間の短時間ウィンド
ウ中で、ピーク「バースト」処理からリアルタイムオー
バランの危険を回避する。

【００２１】ＴＬＢＲ１０内で、各バッファレジスタ１
２ａ、１２ｂは、それぞれが２５６個の１６ビットワー
ドを含んでいる２個のメモリブロックにさらに細分され
ている。それゆえ、各バッファレジスタの２つに細分さ
れた部分には、各特定文字ビットマップの出力に関連す
る文字情報あたり２個の１６ビットワード（計３２ビッ
ト）が記憶できる。この３２ビットの符号化文字デスク
リプタの特定用途は、下記にさらに詳しく説明してあ
る。また、ＴＬＢＲ１０は単式１６ビットレジスタ、テ
キストライン属性レジスタ（ＴＬＡＲ）１２ｃをも備え
ている。ＴＬＡＲ１２ｃは、各テキストラインのデフォ
ルト値または事前設定属性を提供できるようプログラム
されている、即ち、ＲＴＳＰがコンパイルされたばかり
の片方のバッファレジスタを作動させる用意ができた場
合には、ＴＬＡＲは新規のテキストライン／画像バンド
で更新される。

【００２２】各文字を探し出してその属性を定義する３
２ビットのロングワードのビットの一般的な割り当てを
理解するために、図３のバッファ１２ａ、特に上部の２
５６ワードメモリブロック、アドレス００００ｈから０
０ＦＦｈを参照する。ここには、図１の文字フォント記
憶装置３２内の文字開始アドレスを表すまたは指し示す
ために下位１４ビットを使用する複数のワードが構成さ
れている。これらポインタレジスタデータ〔ＰＲＤ〕ビ
ットライン１８は、文字マップカウンタ（ＣＭＣ）２８
の直接事前設定入力に接続されており、文字マップカウ
ンタ２８はＲＴＳＰ文字カウンタ５６がＴＬＢＲ１０の
２５５ワード範囲を進むにつれて、続く文字ポインタの
各値が繰り返しプレロードされる。それゆえ、各プレロ
ード値に続いて、ＣＭＣ２８が同期生成器５４ａからの
（ただし、水平拡張ブロック５４ｃを介する）高周波数
画素クロック信号Ｃ３、２９ｃでクロックされ、フォン
ト記憶装置３２からの文字ビットマップパターンビット
の範囲をアクセスし、ＭＵＸ３４を介して文字ビットマ
ップパターンビットを出力ビデオデータビットストリー
ム３８へと提示する。各ワードの残りの上位２ビット
は、文字の符号化属性部分の最下位の２ビットを示し、
属性選択ブロック４２内で、以下に説明されている追加
属性ビットと共にリアルタイムで復号される。

【００２３】０１００ｈから０１ＦＦｈの下部メモリブ
ロックも、複数の１６ビットワードから成り、全体で位
置／属性レジスタデータ〔ＰＡＲＤ〕を構成している。
特に、ビット０から５は、ＶＰＩブロック５２内で使用
される垂直位置データ〔ＶＰＤ〕を表しており、各文字
の垂直位置を画定及びシフトする。ビット６と７は、文
字の符号化属性選択の最上位２ビットであって、上記
〔ＰＲＤ〕の追加の２ビットと共に、属性選択ブロック
４２内にリアルタイムで復号される。ビット８から１２
は、ＨＰＩブロック５０で使用される水平位置インデッ
クスデータ〔ＨＰＩＤ〕値を表しており、各文字の相対
的水平位置を探し出し、シフトする。最後に、ビット１
３から１５は、第２の小さい垂直位置シフト値である
「デルタ高」データ〔ＤＨＤ〕を定義しており、そのよ
うな値がテキストライン内の任意の文字の位置をオフセ
ットする必要があるとき、例えば、添字又は添字テキス
トに必要なときには常に、ＶＰＩブロック５２へ提示さ
れる。これら位置属性パラメータの適用は、以下に詳し
く説明されている。

【００２４】第２のバッファレジスタ１２ｂは、バッフ
ァレジスタ１２ａと構造が同じであって、メモリ位置の
０２００ｈから０３ＦＦｈまでを占有する。

【００２５】バッファレジスタ１０は、各テキストライ
ンに対応するデフォルト値属性を画定する単一ワードレ
ジスタであるテキストライン属性レジスタ（ＴＬＡＲ）
１２ｃを有している。特に、ＴＬＡＲの最下位６ビット
は、１からＮ走査線までのテキストライン／画像バンド
の標準、即ち、デフォルト値高を割り当てるために、Ｓ
ＬＣ３０とＶＰＩ５２内で使用される垂直位置インデッ
クスデータ〔ＶＰＩＤ〕である。（これら属性パラメー
タの適用は以下で詳しく説明される。）ビット８と９
は、テキストや図形を２倍の係数で水平及び／又は垂直
方向に伸長するさいに使用される符号化サイズ情報を示
している。ビット８と９のバイナリ値は、〔ＶＰＩＤ
_5-0〕値（ＴＬＡＲビット５−０）で画定されているよ
うに、テキストライン（または匹敵する図形バンド）に
適用されるサイズスケーリング係数を決定し、下記の方
法で、〔ＨＰＩＤ〕値（〔ＰＡＲＤ_12-8〕）から個々の
文字／画像のブロックを決定する。９、８サイズスケーリング機能：００１：１／普通サイズ０１水平方向２倍伸長１０垂直方向２倍伸長１１水平垂直方向とも２倍伸長／２倍サイズＴＬＡＲビットの６、７と１０から１５までは、本実施
例では使用していないが、デフォルトテキストラインと
図形バンドの属性セットを拡張したり伸長したりするの
に利用しても構わない。

【００２６】バッファレジスタ１０の実行には、リアル
タイムスキャン双対プロセッサ２６を介してリアルタイ
ムバスポートアクセスと適切にインターリーブされたり
同期されたりするように、ＣＰＵバスポートから多数の
アクセス時間を設定する必要がある。ＴＬＢＲのＲｅｇ
０（１２ａ）とＲｅｇ１（１２ｂ）間の移行やＴＬＡＲ
１２ｃの更新は、ＲＴＳＰ内の同期生成（Ｓｙｎｃ．Ｇ
ｅｎ．）タイミング論理５４ａで制御される。同期生成
５４ａは、テキストライン／（図形バンド）一致フラグ
を生成し、その信号はそれぞれのレジスタ（１２ｂと１
２ａ）での現在の新たなラインＴＬＡＲデータの処理と
次のラインのＴＬＢＲコンパイルを中断する信号として
ＣＰＵ１６で受信される。数Ｎが〔ＶＰＩＤ_5-0〕のＴ
ＬＡＲ割り当て値で画定されている実際の走査期間中で
は、ＣＰＵ１６は自由に、次のテキストラインデータを
コンパイルし、コンパイルされたデータを非作動バッフ
ァレジスタに書き込むことができる。それと同時に、リ
アルタイムスキャン双対プロセッサ２６のバッファレジ
スタ１０へのバスポートアクセスが与えられ、コンパイ
ルされたばかりの（アクティブ）レジスタから、文字単
位で種々の同期出力制御機能ブロックへと文字情報を読
み出す。

【００２７】従来の電子サブシステムのビットマップデ
ュアルバンドバッファの代わりにバッファレジスタを有
することの価値は、生のビデオ画像画素ビットマップデ
ータではなく符号化文字データが記憶でき、そのため、
サイズも小さくでき、さらに、ＣＰＵの時間集約のビッ
ト処理や信号伝送を大幅に減らして、テキストリストと
属性を高レベルのみでコンパイルするだけに限定できる
ことである。その結果、例えば、フォント記憶装置およ
び／またはＲＡＭから出力バッファレジスタへの連続的
「ブロック伝送」サイクルを介して、ビットマップデー
タストリームの生成のためのサイクル時間の集中的な負
担を取り除き、非常に高いデータ転送率で、ＲＴＳＰに
よって並行動作として独立して処理される。

【００２８】文字寸法パラメータを定義し、本発明の一
部として記憶されたビットマップデータのメモリマップ
を示す図５にも関連する図４を参照すると、フォント記
憶に要するメモリ空間を減らすため、フォントビットマ
ップデータの２次元データ圧縮が行われている。データ
圧縮は、実際の文字データのおよそＣＷｘＣＨ範囲へ文
字単位でメモリ割り当てのサイズを測って実施される。
特に、図４ａはフォント記憶装置の数個の一般的な文字
の記憶要件を示している。領域１００は、所定の文字／
フォントセットの全関連画像パターン情報を構成及び収
集する最小セルである。フレーム次元ＣＷ、ＣＨの一方
あるいは両方とも、一般にフォント内で各文字ごと変化
し、より小さなフォントはより大きなフォントより一般
的に非常に小さな文字セルを要する。例えば、６ポイン
トサイズのフォントの各文字は、同様のスタイルの１２
ポイントの文字の１／４のセル領域を占める。

【００２９】また、領域１０２は、隣接文字と連続構成
テキストラインの間の空白書き込み部を確保するために
ＨＰＩｘＶＰＩ範囲までのまたはそれを越える各文字を
囲む空白を一般的に含む、非圧縮フォント記憶技術の従
来の記憶要求を示している。そのような記憶方法では、
各文字毎に必要でないデータを含む過度の記憶空間が必
要となる。そのため、非圧縮や１次元圧縮よりも２次元
圧縮記憶によるフォントメモリ要件の節約は、より小さ
な文字フォントやプロポーショナル（即ち、ピッチ）フ
ォントでは特に実質的なものとなる。最も一般的に使用
されるプロポーショナル（即ち、ピッチ）の文字フォン
トの一般的なセットでの平均メモリ節約の推定率は、非
圧縮フォント記憶に要するメモリの２５％から４５％の
範囲内にある。

【００３０】図４ｂでは、文字画像は、説明された方向
（領域１００と１０２はそれぞれ領域１１０と１１２で
示されている）から直交寸法、例えば、プリンタ出力
「走査」方向に直交するテキストラインを生成するのに
都合がよい寸法、で定義してもよいことに注目したい。
その場合、ＣＷやＣＨなどの方向属性を交換させて、本
実施例の説明にあるのと類似し且つ同等の実行をさせる
こともできる。便宜上、実施例のプリンタアーキテクチ
ャに関連させて「人物」方向と「風景」方向とが言及さ
れているが、本発明の範囲内で同等の設備での他のアー
キテクチャ実施においては、相互交換したり逆方向配置
されてもよい。

【００３１】従って、２次元圧縮ビットマップ機能を提
供することにより、複雑なページと文書フォーマットを
印刷するときに呼び出される多数の文字フォントを記憶
する容量を格段に削減することができる。本実施例のハ
ードウェアの簡略化は、論理ハードウェアの複雑さとコ
ストが最小である圧縮記憶利点の内の９０％を得るため
に、ＣＷｘＣＨへの完全圧縮ではなく、ＣＷ_RｘＣＨ_R
セルへの「丸められた」圧縮縮小を行うことに注意した
い。しかしながら、テキストラインを形成する出力走査
線の構成中に、必要とされるＣＷとＣＨのオフセットに
従って、個々の文字ビットマップの２次元再位置決めを
支援するため、ＣＷｘＣＨサイズへ追加圧縮又は完全圧
縮が追加のアルゴリズム的ハードウェア（即ち、より高
い演算の精度）で可能になる。

【００３２】「丸められた」圧縮の論理ハードウェアの
オーバヘッドを減少するために、フォント記憶装置へ文
字ビットマップ（フォント）をマッピングする際には、
下記の規則を適用する（図４参照）。１．最小文字ビットマップサイズ（ＣＷｘＣＨ）を設定
する。２．文字の区分（又は水平位置）オフセットは、ＣＷ_R
値、即ち、ＣＷが次の「１６進（ｈｅｘ）の８」（２³)
値までＣＷを切り上げた値、（例えば、０８_H、１
０_H、１８_H、２０_H、．．．）に等しい。３．文字の（又は垂直位置）オフセットは、次の「偶数
１６進の１０」（２⁵）値に丸められた｛（ＣＮｘＣＷ
_R）／Ｎ｝_R値（例えば、２０_H、４０_H、６
０_H、．．．）に等しい。ただし、Ｎはメモリの有効
データワード長と定義される（以下の説明されているよ
うにＣＷフラグのようなフレームビットあるいはフラグ
ビットのネット）。４．前記特徴的寸法（ＣＷ、ＣＨ、ＤＨなど）の最小セ
ットを、各文字に属する属性コード内の符号化形式に定
義される文字属性として割り当てる。５．フォント記憶メモリ内で個々の文字ビットマップを
マッピングするときに、どの文字も「１６進の８００」
範囲を横切らず、むしろ範囲で次の文字を始める。（な
お、同等の規則は、ＣＷとＣＨの値を相互交換して、図
４ｂの直交フォントに適用できる。）

【００３３】図５では、フォントメモリの一例部分２０
０が示されている。フォントメモリは、領域２１０、２
１４、２１８で示される（それぞれ６４から１２８まで
の、またはそれ以上のビットの固有な文字パターンを一
般的にもっている）記憶された文字フォントビットマッ
プと、潜在的に空であるメモリ部分２１２、２１６など
とから構成されている。空のメモリ部分は、連続するメ
モリ空間の使用可能度によって許容される程度まで、隣
接するフォントセットに隣接する固有な各フォントセッ
トをマップする、効率よいソフトウェアプログラミング
によって除去される。

【００３４】フォント記憶圧縮／マッピングアルゴリズ
ムにより、フォントを８ビット幅のメモリ空間にマッピ
ングすることができ、一般に市販のメモリ構成要素に必
要なフォントメモリの従来の線形延長、即ち、「スタッ
キング」が可能となる。さらに、フォント記憶装置は、
固定（永久）メモリ（ＰＲＯＭ、ＥＰＲＯＭなど）、
（ソフトウェア書き込み可能な）可変メモリ（ＲＡＭ、
ＮＶＭ、ＥＡＲＯＭ、ＥＥＲＯＭなど）、あるいは部分
的にその両方にわたって含まれ、また、プリンタ装置に
内蔵されていてもよいし、「ＰＲＯＭカートリッジ」、
「ＲＡＭカード」、フロッピーディスク、ＣＤ−ＲＯＭ
などの取外し／携帯可能な記憶構成要素に（部分また全
体が）含まれることもできる。この方法では、フォント
カートリッジやメモリカードの大きさを決めたり集中さ
せたりして、必要データ容量に従ってその他の多量記憶
媒体で必要な記憶空間を圧縮するのに利点がある。本発
明に従ったフォントマッピング技術では、テキストビッ
トマップデータを直列データストリーム３８へ逐次送る
のに、１個のデータ選択装置（図１に示す）、即ち、フ
ォント記憶マルチプレクサ（ＭＵＸ）３４だけで十分で
あるという利点もある。

【００３５】図５の２５０は、本発明にしたがってフォ
ント記憶装置３２に記憶された本発明の圧縮されたフォ
ントビットマップの短い部分の拡大図を示している。ビ
ットマップパターンデータは、各文字毎に完全ビットマ
ップパターンを表す範囲へと、フォントマッピングアル
ゴリズムに従って、メモリ内に構成されている。例え
ば、２５２ａは１個の文字を画定し、２５２ｂは次の文
字を画定する等となる。各文字のビットマップは、さら
にセグメント２５４ａ乃至２５４ｆに画定され、例え
ば、各セグメントは、複数の隣接出力走査線のビットマ
ップデータ（および、文字特有のＣＷｘＣＨ情報を収集
するフラグワード）を表している。各セグメント２５４
ｘは、ビットマップデータ２６２とフォントマッピング
アルゴリズムによる空間２６４の最小の量とを含んでお
り、文字幅は最近似値の「１６進８」値に丸められてい
る。セグメント２５４ｘは、完全な文字画像パターンを
捕獲するのに必要なデータの全走査線数を含むために、
必要な回数だけ文字ごとに繰り返される。

【００３６】さらに詳しくいえば、本実施例では、各セ
グメント２５４ｘは、列に並んだ画素データ（Ｄ₀乃至
Ｄ₆）の一連の７本の連続走査線から成る。また、デー
タビット列Ｄ₇は、特にプロポーショナル（ピッチ）や
右マージンに調整されたテキスト構成の適用を可能にす
るのに適した、正確な「右側空白書き込み」フレーミン
グを画定するため、適切な各文字のＣＷフラグビットを
生成するために用意されているものである。その機能は
以下に説明されている。各走査シーケンス毎の所望の画
素データへのアクセスは、図２のＭＵＸ３４を介する出
力データラインＤ₀乃至Ｄ₆をまず最初に選択すること
によって可能になる。同時に、フォント記憶アドレス
〔ＦＳＡ〕バス３６ａ、３６ｂを含む、文字マップカウ
ンタ（ＣＭＣ）２８と走査線カウンタ（ＳＬＣ）３０か
らの合成出力で決定される、セグメント２５４ｘ内のメ
モリ位置の短い範囲を増分してアクセスすることによ
り、フォント記憶メモリ３２内から画素データシーケン
スが送出される。ここでアクセスされるフォントメモリ
の範囲は、（ＨＰＩ／ＨＩＣ５０で処理された）走査さ
れる特定の文字に割り当てられた水平位置インデックス
データ〔ＨＰＩＤ〕値により制御される。ＨＰＩＤ値
は、通常、完全ビットパターンを表示するためにこの文
字のＣＷ値と等しいかまたはＣＷ値より大きい。ＨＰＩ
値カウント範囲がＣＷ値より大きいとＨＰＩ／ＨＩＣ５
０が決定した場合は、〔ＨＰＩＣ〕５１の出力は制御ブ
ロック４０ｄ内で出力データを「空白書き込み」と置き
換えさせる一方、ＦＳＡがメモリセグメント２５４_Xを
越えて隣接セグメント２５４_X+1のデータ範囲へと簡単
に増分する。合成文字の完全走査線が完了した時点で、
次の隣接出力データラインＤ₀からＤ₆が選択され、セ
グメント２５４_X内の全データラインにわたって上記シ
ーケンスが繰り返されて、その後に、セグメント２５４
_X+1等内の全データラインで繰り返されて、例えば、２
５２ａなどの文字を画定するデータの全走査線の完全範
囲を含む。一時的なＦＳＡ値は、文字特有の〔ＨＰＩ
Ｄ〕値に従って、ＣＭＣ２８とＳＬＣ３０内で文字単位
（水平方向）や走査線単位（垂直方向）で動的に調整さ
れ、テキストラインの〔ＶＰＤ〕値は、文字特有の垂直
シフト「デルタ高さ」〔ＤＨＤ〕調整値によって変更さ
れて、〔ＤＨＤ〕値は、ＲＴＳＰ２６の主要動作とし
て、ＴＬＢＲ１０（ＴＬＡＲ１２ｃを含む）から生成さ
れた完全構成文字とテキストライン属性であったことに
注目したい。

【００３７】要約すれば、説明されたＲＴＳＰ２６によ
り、符号化された文字／領域画像の属性記述は、符号化
シーケンス／属性コンテクストに従って、全空間順序ペ
ージ画像が生成するのに必要な順序付けられたタイムス
ライスシーケンスで関連する文字／領域輪郭／パターン
定義と同時に合成される。

【００３８】図６、図７は、上記の機能的動作を提供す
る図１、図２の所定ブロック内の論理回路をより詳しく
示している。

【００３９】図６は、同時に作動されるＳＬＣ３０とＶ
ＰＩ／ＶＩＣ５２内の本実施例の特定の論理を概略的に
示している。記述されているように、ＴＬＡＲ１２ｃ
は、垂直位置インデックスレジスタ３００を備え、垂直
位置インデックスデータ〔ＶＰＩＤ〕をＳＬＣ３０とＶ
ＰＩ／ＶＩＣ５２へ送出する。ＴＬＢＲ１２ａ、１２ｂ
は、文字特定の位置／属性データをポインタレジスタデ
ータバス１８を介してＶＰＩ／ＶＩＣ５２を含む多数の
機能部へ送出する。ブロックＶＰＩ／ＶＩＣ５２内は、
文字デルタ高データ〔ＤＨＤ〕を収集するデルタ高レジ
スタ３０２、文字ベースの垂直位置データ〔ＶＰＤ〕を
収集する垂直位置レジスタ３０４、演算（減算）ブロッ
ク３１０、大きさ比較ブロック３１２、３１６、バイナ
リカウンタ３１４、ＯＲ機能部３１８を備えている。Ｓ
ＬＣ３０は、以下で詳しく説明される７を法とする減分
カウンタとして作動されるカウンタ３０６と、演算（減
算）器３０８とを備えている。ＳＬＣ３０は、垂直位置
インデックスデータ〔ＶＰＩＤ_[5-0]〕から派生し、デ
ルタ高データ〔ＤＨＤ_[5-3]〕を使って文字単位で変更
され、各走査線完了ごとに減分された、有効走査線デー
タ〔ＳＬＤ_[5-0]〕値を動的に処理する。〔ＳＬＤ〕値
がゼロになるまで同じサイクルを繰り返して、現在のテ
キストライン／画像書き込みバンドが完了する。

【００４０】ＳＬＣ３０内には、〔ＶＰＩＤ〕が始めに
プレロードされ、走査線クロック〔Ｃ４〕で減分される
垂直インデックスカウンタ３０６（ＶＩＣ）は、７を法
とするカウンタとして、圧縮バイト幅データ空間内に、
フォント記憶装置のＤ₇ビットをＣＷフラグのために確
保する一方、先に画定されたように、残存データライン
を連続してマッピングする。（この７を法とするカウン
タは、７カウントの各倍数をスキップしながら（即ち、
バイナリカウント”５５_D”、”４７”、”３
９”、．．．”１５”、”７_D”がなくなる）、５６番
目（最上部）の走査線上の（１０進法の）最大カウント
６２_D（あるいは、ＴＬＡＲ１２ｃで指定されるよう
な、対象とするテキストサイズやベーステキストライン
／画像バンド間隔に従って、それより小さいカウント）
からゼロまで連続する走査線を減分することによって、
ＣＷフラグビット〔Ｄ₇〕を飛び越す結果となる。それ
ゆえ、プレロード〔ＶＰＩＤ〕データは、完全文字パタ
ーンを画定するためフォント記憶装置へ所望の数のアク
セスを得るために、７を法とするカウント計算のために
上位方向に調整される必要がある。ここでのカウント手
段は、バイト幅（８ビット）構成内でアクセスされる市
販のメモリ構成要素が適切に利用できるよう考案される
のであって、他の特定の実施例でもその他のメモリアー
キテクチャが同様に考案されてもよい。さらにまた、Ｓ
ＬＣ３０内では、演算（減算）ブロック３０８、ＶＩＣ
３０６の上位出力〔ＶＩＤ_5-3〕は、ＤＨＲ３０２から
の〔ＤＨＲ_5-3〕で文字単位で動的に変更されて、最終
出力〔ＳＬＤ_5-0〕を生成する。ＳＬＤ_5-0は、適切な
ビットマップ画像ラインを転送して、テキストライン／
画像バンドを形成する走査線の全群を横切って、適切に
位置決めされた文字を生成する。

【００４１】ＶＰＩ／ＶＩＣ５２の追加の同時動作によ
り、各文字毎に最小ビットマップ画像の上下を適切に空
白フレーミングできる。特に、減算ブロック３１０で
は、ＤＨＲ３０２からの（文字単位で画定される）〔Ｄ
ＨＤ〕で〔ＶＰＩＤ〕を調整して、ブロック３１２でそ
の値がＶＩＣ３０６の現在走査線カウント〔ＶＩＤ_5-3
／ＳＬＣ_2-0〕と比較される。〔ＶＩＤ／ＳＬＤ〕カウ
ントが文字画像初期エッジ〔ＶＰＩＤ−ＤＨＤ〕より大
きい場合は常に、ブロック３１２の出力がゲート３１８
を介して「空白書き込みプリアンブル」を生成し、ゲー
トの出力〔ＶＰＩＣ〕５３が「空白書き込み」マスクブ
ロック４０ｄを作動させる。さらに、ＶＰＲ３０４は、
ブロック３１６で増分走査線カウンタ（ＳＣ）３１４か
らの出力〔ＳＣＤ〕と比較される、各文字の文字ベース
ライン（即ち、底エッジ）値〔ＶＰＤ〕を受信するの
で、ブロック３１６の出力は、ゲート３１８を介してマ
スクブロック４０ｄもまた作動させる「空白書き込みポ
ストスクリプト」を生成する。

【００４２】図６から明かなように、本実施例では、
〔ＤＨＤ〕位置決め精度は８走査線の精度（例えば、
０．０２５インチ（約０．０６４ｃｍ）の精度）に画定
されるので、計算用ハードウェア（例えば、３０２、３
０８、３１０）の削減が可能となる。ただし、精度のそ
の他の度合も本発明の範囲内で特定してもよいことは自
明である。

【００４３】ＨＰＩ／ＨＩＣ論理ブロック５０の類似動
作で、〔ＨＰＩＣ〕５１を介してブロック４０ｄへ、各
文字の周囲に同様のプリフェイス、ポストフェイスの空
白書き込みフレーム表示を生成でき、完全に多様なプロ
ポーショナル、即ち、ピッチ要求が可能となる。さら
に、例えば、ＶＰＲ３０４が任意の画像ブロックまたは
多数のブロック内で（任意の所望の〔ＨＰＩＤ〕値と共
に）「ゼロ」値に割り当てられて、完全空白ブロックを
生成するようにすれば、要求があり次第、プロポーショ
ナル（ピッチ）、タブ、テキストライン間隔、局所画像
マスキングなどの種々の合成動作を行うのに都合がよ
い。

【００４４】また、前述の圧縮記憶方法を使用すれば、
図７に概略的に示されているように、フォント記憶装置
３２へ書き込まれた〔ＦＳＡ〕値は，ＣＭＣ２８内の文
字セグメントオフセット調整（ＣＳＯＡ）再マッピング
回路２８ｂから支援をかりて、増補、即ち、調整され
る。図示の回路内では、文字走査線の始点で、文字マッ
プベースカウンタ（ＣＭＢＣ）２８ａでプレロードされ
ているＴＬＢＲ１０からの〔ＲＰＤ〕に従って、文字ポ
インタＣＭＣ２８はフォント記憶装置内の現在走査線の
開始位置にて初期化される。続いて、ＣＭＢＣが〔Ｃ
３〕により出力画素クロック率で増分され、特定の走査
線内の連続出力パターン画素をアクセスする。ＣＭＣが
現在の文字内の現在走査線の最終点に達したとき、ＣＷ
フラグビット（Ｄ₇）が高位に設定されて、現在の文字
走査線の最終点に達したことが表示される。〔ＣＷ〕フ
ラグ３３の出力は、図１の文字カウンタ５６に、テキス
トラインの次の文字のインデックスを付け、新たなＣＭ
Ｃ初期値を続いて生成させる。シーケンスは現在の走査
線を横切って画定される全文字および／または画像タイ
ルへと続き、〔ＶＰＩＤ〕によって画定される現在テキ
ストライン／画像バンド内の続く走査線へと繰り返され
る。その後、バッファレジスタ（文字／画像マップ）ポ
インタの新規画定リストで同じ動作が反復され、現在及
び続くページの完成まで継続される。

【００４５】出力ビデオデータビットストリームの合成
動作に組み込まれるリアルタイム自動処理として、フォ
ント記憶装置３２内の前記２次元圧縮形式に従って記憶
された文字の正確な位置画像パターン検索マッピングを
実行するため、ＣＭＢＣ２８ａからの直接〔ＦＳＡ〕出
力が文字セグメントオフセット調整（ＣＳＯＡ）ブロッ
ク２８ｂ内で生成されたオフセット値を追加して、正確
なフォント記憶アドレス位置〔ＦＡＳ”〕を画定する。
このＣＳＯＡ機能は、前述の圧縮アルゴリズム、即ち、
｛（ＣＨ_iｘＣＷ_R）／Ｎ｝（ただし、（０＜ｉ≦Ｃ
Ｈ）でＣＨ_i＝〔ＳＬＤ_(i)〕）において規則の第３項
を実施し、図５を参照して、現在の画像パターンデータ
が記憶されている正しいメモリセグメント２５４ｘを探
し出す。

【００４６】ブロックＣＳＯＡ２８ｂ内の機能的素子に
は、演算（加算）ブロック３３０、乗算ブロック３３
２、演算（加算）ブロック３３４が備わっている。「全
ワード（バイト）」すなわち「整数〔Ｎ〕個」値の場合
にのみＣＳＯＡは作動するので、「Ｎで割る」信号は、
下位アドレスライン（ＦＳＡ_2-0）にＣＳＯＡが作用し
ないことを意味している。乗算ブロック３３２が、ＳＬ
Ｃ３０から文字特有の高範囲走査線データ〔ＳＬ
Ｄ_5-3〕を受信する一方、加算ブロック３３０がＨＰＩ
／ＨＩＣ５０からの高位文字幅値〔ＣＷＤ_4,3〕を受信
し、”０１”を加算してこの値を１個の完全な「バイ
ト」に「丸めて」、下位〔ＣＷＤ〕残存値の確率を算定
する。ブロック３３２からの積の出力は、ブロック３３
４にてＣＭＢＣ２８ａの中間範囲ポインタアドレス出力
〔ＦＳＡ_10-3〕に加算されるので、ＴＬＢＲ１０からの
現在作動「文字ストリング」リストと共に、文字特有メ
モリ範囲オフセットが、現在の〔ＶＰＩＤ〕範囲での各
動作走査線において、ベースポインタアドレスからフォ
ント記憶装置３２へ提供される。

【００４７】要約すれば、（図１、図２、図６、図７に
適切に示されているように）、ＲＴＳＰ双対プロセッサ
２６の実際の動作間に、文字データのフォント記憶装置
３２のリアルタイムデータアクセス、即ち、「ショッピ
ング」が、本実施例では下記の手順に従って実行され
る。

【００４８】（ａ）ＴＬＢＲ１０内のコンパイルリス
トの各文字の初期フォント記憶装置ポインタアドレス
は、文字カウンタ（ＣＣ）５６から順に得られ、ポイン
タレジスタアドレスバス〔ＰＲＡ_07-00〕１７を介して
ＴＬＢＲ１０をアクセスして、データバス〔ＰＲＤ
_15-00〕１８を介して所望の文字の開始位置（即ち、原
点）を検索して、その結果、文字マップカウンタ（ＣＭ
Ｃ）２８を作動させるフォント記憶装置アドレス範囲、
特に、高位アドレス〔ＦＳＡ_17-11〕３６を特定する。
ＣＭＣ２８は、ＨＰＩ／ＨＩＣ５０からのカウントが現
在の文字と一致するまで画素単位で増分され、ここでＣ
ＭＣ２８が次の所望の文字の開始位置を事前設定する。
この処理は、各走査線終了まで継続され、ＴＬＢＲ１０
に現在記憶されている文字の全ストリングの画素データ
のラインスライスパターンを記述する。（ＨＰＩ／ＨＩ
Ｃ５０は、各ＨＰＩ／ＨＩＣカウント一致毎にデータバ
ス１８〔ＰＲＤＫ_12-18〕に新規の「幅」属性データ
〔ＨＰＩＤ〕を連続プレロードして、文字単位で水平間
隔を同時に設定する。）

【００４９】（ｂ）ＣＭＣ２８内の中間フォント記憶
装置アドレス、とくに、〔ＦＳＡ_10-03〕（ＣＭＣ内
部）は、（ＤＨＲ３０２からの）デルタ高調整データ値
にて増加され、（ＣＳＯＡ２８ｂからの）文字セグメン
トオフセット調整スケーリングにて変更される、走査線
カウンタ（ＳＬＣ）３０内の垂直インデックスカウンタ
（ＶＩＣ）３０６から派生する走査線カウント情報を使
って後処理が実行され、アドレス３６で再画定中間〔Ｆ
ＳＡ〕値（特に〔ＦＳＡ”_10-03〕）を生成する。この
〔ＦＳＡ〕値により、出力ビデオ画像データストリーム
３８内での圧縮パターン記憶位置から所望の物理的配置
までの、現在の輪郭またはビットパターンストリームの
再位置決めや変更配置ができる。（〔ＦＳＡ〕の範囲
は、画素クロック率で増分される。）

【００５０】（ｃ）ＣＭＣ２８からの下位〔ＦＳＡ〕
値、特に〔ＦＳＡ_02-00〕、はフォント記憶装置３２へ
直接伝送され、本実施例に組込まれる簡略された「丸め
られた」圧縮アルゴリズムにより変更されることはな
い。

【００５１】（ｄ）ＶＩＣ３０６からの下位走査線カ
ウントデータ〔ＳＬＤ_2-0〕３６ｂは直接転送されて、
出力マルチプレクサ３４のラインを選択する。マルチプ
レクサ３４のデータ入力ラインは、フォント記憶装置デ
ータライン〔ＦＳＤ_0-6〕と連続して接続され、順序付
けられたシーケンスをビデオ画像データストリーム３８
へ出力する。

【００５２】前述のように、ＲＴＳＰ２６は、ブロック
４０内で次の属性選択機能と関連し、さらに、ＣＰＵ１
６に命令されてビデオシフトレジスタ４６を介して出力
されるビットマップ図形ＲＡＭ２２の目標記憶図形ビッ
トマップパターンにプログラム同期（即ち、時間並行）
して作動されるので、画定するページ／文書フォーマッ
ト説明ソフトウェアのような混合および／または合成テ
キスト及び図形を生成することができる。ページ記述ソ
フトウェアは、テキスト及び図形属性ブロックにより供
給される電源を利用して、印刷出力文書を最終的に構成
する電子コンパイルページのセットを生成する。

【００５３】

【発明の効果】従って、前記の説明から明白なのは、本
発明の手段により、符号化された高レベル記述データと
ポインタのシーケンスから、関連属性を有するテキスト
／フォントデータストリームへ、複雑なページや文書の
構成を動的にコンパイル、合成、及び生成するための使
用可能な手段が提供され、特定の図形属性処理で、（所
望の局地画定された領域、ゾーン、および／またはブロ
ック内で）個別にスケーリング、位置決め、操作される
（形式を問わない）一般的画像／図形ビットマップ画像
データを同時生成して、最後にその２種のビデオデータ
ストリームを完全にコンパイル及び調整された出力デー
タストリームに合成させて、所望の印刷ページを生成す
る。

【図面の簡単な説明】

【図１】本発明の電子サブシステムの概略ブロック図を
示す。

【図２】本発明の電子サブシステムの概略ブロック図を
示す。

【図３】本発明に従った拡張された走査線バッファレジ
スタを示す。

【図４】（ａ）乃至（ｂ）は、本発明に従ったフォント
記憶圧縮方法を示す。

【図５】本発明に従った一般的なフォント記憶メモリの
構成図を示す。

【図６】本発明に従ったフォントアドレス生成回路の特
定部分の電気概略の詳細である。

【図７】本発明に従ったフォントアドレス生成回路の特
定部分の電気概略の詳細を示す。

【符号の説明】

１０テキストラインバッファレジスタ１２レジスタバンク１６ＣＰＵ２０システムプログラムメモリ２２システム図形ＲＡＭ２６リアルタイムスキャンプロセッサ２８文字マップカウンタ３０走査線カウンタ３２フォント記憶装置５６文字カウンタ６０アドレス復号装置６２読み出し／書き込み制御装置

Claims

【特許請求の範囲】

【請求項１】電子オン／オフ印刷機構制御システムで
あって、外部データ源と通信する手段と、前記外部データ源から受信されたデータを記憶する手段
と、前記データを符号化データ状態にフォーマットしてから
メモリデバイスに記憶する手段と、出力ビットストリームを生成するため前記メモリデバイ
スから前記符号化データを同期して読み出す手段と、出力の属性を制御するため前記出力ビットストリームを
変更する手段と、を有する電子オン／オフ印刷機構制御システム。