JPH05250308A - 電子計算機の調停方式 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＭＡコントローラの存在にも拘らず、中央
処理装置の処理能力を向上できる電子計算機の調停方式
を実現する。 【構成】 ＤＭＡコントローラ４１２には、単位処理装
置間調停機構５１からアクセス許可獲得に係る所要時間
の予想値ＥＪが与えられる。ＤＭＡコントローラ４１２
は、少なくともこの情報ＥＪに基づいて、自己のアクセ
ス要求ＥＤの出力タイミングを決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、中央処理装置及びＤＭ
Ａコントローラを備える単位処理装置が、複数の装置に
共通の記憶装置又はバスに対する使用権を獲得する際の
電子計算機の調停方式に関するものである。

【０００２】

【従来の技術】電子計算機において、中央処理装置の負
荷を低減するため、中央処理装置と並行して独立に記憶
装置を一方とするデータ転送を制御するＤＭＡコントロ
ーラが使用されている。

【０００３】半導体素子の集積度の向上に伴い、中央処
理装置と同一チップ上にＤＭＡコントローラを搭載して
単位処理装置を構成することも行われている。また、高
速化等を期して複数の単位処理装置によって電子計算機
を構成したものがある。このようにした場合、単位処理
装置間で共通記憶装置又は共通バスに対する使用権を調
停する必要がある他、単位処理装置内でも中央処理装置
とＤＭＡコントローラ間で共通記憶装置又は共通バスに
対する使用権を調停する必要がある。なお、内部調停に
よって、中央処理装置の動作情報を同一単位処理装置を
構成するＤＭＡコントローラが遅滞なく認識でき、中央
処理装置が主記憶装置を参照しないサイクルでＤＭＡコ
ントローラが記憶装置を参照できるので、機械サイクル
時間が短い電子計算機においても既に上述した構成が実
現されている。

【０００４】図２は、このような従来の電子計算機の一
構成例を示すブロック図である。なお、この従来例は共
通記憶装置に対する調停を行なうものである。

【０００５】図２において、この電子計算機は、複数の
単位処理装置（図２では１個のみ示している）１１と、
単位処理装置間調停機構２１と、複数の単位処理装置１
１に共通な記憶装置３１とから構成されており、調停機
構２１によってアクセス許可が与えられたいずれかの単
位処理装置が共通バスＧを介して記憶装置３１にアクセ
ス可能となされている。

【０００６】各単位処理装置１１は、中央処理装置１１
１と、記憶装置３１と当該単位処理装置１１内部の図示
しない入出力ポート（又は図示しないローカルメモリ）
とのデータ転送を、中央処理装置１１１に並行して独立
に制御するＤＭＡコントローラ１１２と、当該単位処理
装置１１内部の中央処理装置１１１とＤＭＡコントロー
ラ１１２との記憶装置３１のアクセスを調停する内部調
停機構１１３とから構成されている。

【０００７】なお、中央処理装置１１１がＤＭＡコント
ローラ１１２にデータ転送を依頼した後は、中央処理装
置１１１は次の処理を行なうことができ、この処理にお
いて記憶装置３１をアクセスする必要が生じる場合があ
ってアクセス要求が競合することがあり、そのため内部
調停が必要である。

【０００８】次に、従来の電子計算機における調停動作
を説明する。

【０００９】中央処理装置１１１は、記憶装置３１のア
クセスが必要となると内部調停機構１１３にアクセス要
求Ａを与え、また、ＤＭＡコントローラ１１２も、記憶
装置３１のアクセスが必要となると内部調停機構１１３
にアクセス要求Ｄを与える。ＤＭＡコントローラ１１２
が中央処理装置１１１から独立に記憶装置３１をアクセ
スし得るので、これらアクセス要求Ａ及びＤが上述した
ように競合することもある。

【００１０】内部調停機構１１３は、中央処理装置１１
１からのアクセス要求ＡとＤＭＡコントローラ１１２か
らのアクセス要求Ｄの論理和を、当該単位処理装置１１
のアクセス要求Ｈとして調停機構２１に与える。

【００１１】調停機構２１は、複数の単位処理装置１１
からのアクセス要求Ｈをもとにしてアクセスできる単位
処理装置を決定し、決定した単位処理装置に対してアク
セス許可Ｉを与える。

【００１２】アクセス許可Ｉが与えられた単位処理装置
１１内の内部調停機構１１３は、中央処理装置１１１と
ＤＭＡコントローラ１１２のいずれに参照を行なわせる
かを決定し（例えば要求の発生順序による）、決定した
中央処理装置１１１又はＤＭＡコントローラ１１２にア
クセス許可Ｂ又はＥを与える。アクセス許可Ｂ又はＥを
受けた中央処理装置１１１又はＤＭＡコントローラ１１
２は、バスＧを介して記憶装置３１をアクセスする。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
電子計算機においては、単位処理装置間調停機構２１及
び内部調停機構１１３による調停が行われているため、
各中央処理装置１１１が記憶装置３１（又はバスＧ）の
アクセス許可を獲得するのに要する時間（サイクル数）
が不定である。このような記憶装置３１をアクセスする
のに要するサイクル数が不定の電子計算機においては、
中央処理装置１１１によるアクセスタイミングをサイク
ル数で管理できず、ＤＭＡコントローラ１１２による記
憶装置３１のアクセスが完了するまで、中央処理装置１
１１による記憶装置３１のアクセス開始が保留され、中
央処理装置１１１の処理能力が低下するという欠点があ
った。例えば、複数の単位処理装置１１に処理を等分し
て実行させるような電子計算機の場合、この欠点のため
に電子計算機全体の処理能力も低下させるという欠点を
も引き起こしていた。

【００１４】そこで、中央処理装置１１１のアクセス要
求の優先順位を高めることも考えられるが、単位処理装
置１１間の調停とも相俟って、ＤＭＡコントローラ１１
２による制御動作がほとんど実行されないということも
生じて、必ずしも上記欠点を解決するものとはなってい
ない。

【００１５】本発明は、以上の点を考慮してなされたも
のであり、ＤＭＡコントローラの存在にも拘らず、中央
処理装置の処理能力を向上できる電子計算機の調停方式
を提供しようとするものである。

【００１６】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、中央処理装置と、ＤＭＡコント
ローラと、上記中央処理装置及びＤＭＡコントローラ間
の共通記憶装置又は共通バスの使用権の調停を行なう内
部調停機構とを備えた単位処理装置を少なくとも１以上
有すると共に、１以上の単位処理装置を含めた複数の装
置間での共通記憶装置又は共通バスの使用権の調停を行
なう装置間調停機構を有する電子計算機の調停方式を、
以下のようにした。

【００１７】すなわち、装置間調停機構が、その時点で
使用権許可を与えない、使用権要求を送出した単位処理
装置について、使用権許可を与えるまでの予測待ち時間
を算出してその内部のＤＭＡコントローラに予測待ち時
間情報を与えると共に、予測待ち時間情報が与えられた
単位処理装置のＤＭＡコントローラが、この予測待ち時
間情報に基づいて定めたタイミングで、中央処理装置か
らの使用権要求に優先する使用権要求を内部調停機構に
与えることとした。

【００１８】ここで、ＤＭＡコントローラが、使用権を
要求しようとするときに、中央処理装置からの使用権要
求より優先順位が落ちる潜在的な使用権要求を内部調停
機構に出力して、装置間調停機構から予測待ち時間情報
又は使用権許可を出力させることが好ましい。

【００１９】また、中央処理装置がＤＭＡコントローラ
にパイプライン動作情報を与え、ＤＭＡコントローラ
が、予測待ち時間情報及びパイプライン動作情報に基づ
いて定めたタイミングで、中央処理装置からの使用権要
求に優先する使用権要求を内部調停機構に与えることが
好ましい。

【００２０】さらに、ＤＭＡコントローラが、当該時点
以前に転送制御した単位時間当りのデータ量が所定値よ
り少ない場合には、タイミング調整を行なうことなく上
記中央処理装置からの使用権要求と優先順位が同一又は
上回る使用権要求を内部調停機構に与えることが好まし
い。

【００２１】

【作用】本発明は、ＤＭＡコントローラが使用権要求を
出力するタイミングを最適化することで、同一単位処理
装置内の中央処理装置の処理能力の向上を計ったもので
ある。このタイミングを決定させるために、装置間調停
機構が、その時点で使用権許可を与えない、使用権要求
を送出した単位処理装置について、使用許可を与えるま
での予測待ち時間を算出してその内部のＤＭＡコントロ
ーラに予測待ち時間情報を与える。そして、予測待ち時
間情報が与えられたＤＭＡコントローラが、この予測待
ち時間情報に基づいて出力タイミングを定めて、中央処
理装置からの使用権要求に優先する使用権要求を内部調
停機構に与える。

【００２２】ここで、予測待ち時間情報の精度を向上さ
せるために、またＤＭＡコントローラが必要とする時点
で予測待ち時間情報を取り込めるために、ＤＭＡコント
ローラが、使用権を要求しようとするときに、中央処理
装置からの使用権要求より優先順位が落ちる潜在的な使
用権要求を内部調停機構に出力して、装置間調停機構か
ら予測待ち時間情報又は使用権許可を出力させることが
好ましい。

【００２３】また、中央処理装置として、パイプライン
処理を行ない、外部にパイプライン動作情報を出力でき
るものを適用した場合には、中央処理装置からＤＭＡコ
ントローラにパイプライン動作情報を与えて、ＤＭＡコ
ントローラが、予測待ち時間情報及びパイプライン動作
情報に基づいて定めたタイミングで、中央処理装置から
の使用権要求に優先する使用権要求を内部調停機構に与
えることとして、出力タイミングをより最適化すること
が好ましい。

【００２４】さらに、ＤＭＡコントローラが、当該時点
以前に転送制御した単位時間当りのデータ量が所定値よ
り少ない場合には、タイミング調整を行なうことなく上
記中央処理装置からの使用権要求と優先順位が同一又は
上回る使用権要求を内部調停機構に与えることとし、中
央処理装置の処理能力に及ぼす影響が少ないときには調
停制御を従来と同様にして簡単化することが好ましい。

【００２５】

【実施例】

（Ａ）第１実施例 以下、本発明による第１実施例を図面を参照しながら詳
述する。ここで、図１がこの第１実施例の構成を示すブ
ロック図である。

【００２６】図１において、この実施例の電子計算機
も、複数の単位処理装置（図１では１個のみ示してい
る）４１と、単位処理装置間調停機構５１と、共通な記
憶装置６１とから構成されており、調停機構５１によっ
てアクセス許可が与えられたいずれかの単位処理装置が
共通バスＧ１を介して記憶装置６１にアクセス可能とな
されている。なお、この実施例の調停機構５１は、後述
する予想待ち時間算出部５１ａを内蔵している。

【００２７】各単位処理装置４１は、中央処理装置４１
１と、記憶装置６１上と当該単位処理装置４１内部の図
示しない入出力ポート（又は図示しいないローカルメモ
リ）とのデータ転送を、中央処理装置４１１と並行して
独立に制御するＤＭＡコントローラ４１２と、当該単位
処理装置４１内部の中央処理装置４１１とＤＭＡコント
ローラ４１２との記憶装置６１のアクセス競合を調停す
る内部調停機構４１３とから構成されている。ＤＭＡコ
ントローラ４１２は、要求タイミング決定部４１２ａを
内蔵している。

【００２８】中央処理装置４１１は、記憶装置６１のア
クセスが必要になると内部調停機構４１３にアクセス要
求ＥＡを与えるものであり、内部調停機構４１３からア
クセス許可ＥＢを返送されてきたときに記憶装置６１に
対するアクセスを実行するものである。また、この実施
例の場合、中央処理装置４１１はＤＭＡコントローラ４
１２にパイプライン動作情報ＥＦを与えるものである。
なお、このパイプライン動作情報ＥＦは、後述するよう
にＤＭＡコントローラ４１２がアクセス要求ＥＤを出力
するタイミングの決定に利用される。調停処理には直接
関係しないが、中央処理装置４１１は、必要に応じて記
憶装置６１及び図示しない入出力ポート間のデータ転送
の制御をＤＭＡコントローラ４１２に依頼するものであ
る。

【００２９】ＤＭＡコントローラ４１２は、中央処理装
置４１１によってデータ転送の制御を依頼されていて、
かつ図示しない入出力ポートから要求がきたときに、記
憶装置６１をアクセスしようとするものであり、記憶装
置６１をアクセスしようとするときにアクセス要求（Ｅ
Ｃ又はＥＤ）を内部調停機構４１３に与えるものであ
る。また、ＤＭＡコントローラ４１２は、内部調停機構
４１３からアクセス許可ＥＥが返送されてきたときに記
憶装置６１に対するアクセスを実際に行なうものであ
る。

【００３０】この実施例の場合、このＤＭＡコントロー
ラ４１２が出力するアクセス要求としては潜在アクセス
要求ＥＣと本アクセス要求（以下、これについては単に
アクセス要求と呼ぶ）ＥＤとがある。潜在アクセス要求
ＥＣは、ＤＭＡコントローラ４１２が記憶装置６１をア
クセスしようとするときに、中央処理装置４１１や他の
単位処理装置等のアクセス要求の発生を考慮することな
く直ちに出力するものである。他方、アクセス要求ＥＤ
は、中央処理装置４１１や他の単位処理装置等のアクセ
ス要求の発生の仕方を推測して出力するものである。す
なわち、中央処理装置４１１による処理を阻害する確率
が低いタイミングにアクセス要求ＥＤの出力タイミング
を決定する。

【００３１】上述した要求タイミング決定部４１２ａ
は、このアクセス要求ＥＤの出力タイミングを決定する
ものである。要求タイミング決定部４１２ａは、調停機
構５１から与えられた、調停機構５１が当該単位処理装
置４１にアクセス許可ＥＩが与えるまでの予測待ち時間
情報ＥＪによって概ねの出力タイミングを決定し、ま
た、中央処理装置４１１からのパイプライン動作情報
（記憶装置参照予定を意味する）ＥＦによって中央処理
装置４１１がパイプライン処理のどの段階の処理を実行
しているかを検出して中央処理装置４１１からのアクセ
ス要求ＥＡと競合しないであろうタイミングを決定す
る。

【００３２】また、潜在アクセス要求ＥＣは、予測待ち
時間情報ＥＪを得るために（なお、これに代わってアク
セス許可ＥＩが与えられることもある）出力するもので
もあり、従って、アクセス要求ＥＤに先立って出力され
るものである。

【００３３】内部調停機構４１３は、中央処理装置４１
１からアクセス要求ＥＡが与えられたとき、及び又は、
ＤＭＡコントローラ４１２から潜在アクセス要求ＥＣ又
はアクセス要求ＥＤが与えられたときに、上位の調停機
構５１に対してアクセス要求ＥＨを与えるものである。
また、内部調停機構４１３は、調停機構５１からアクセ
ス許可ＥＩが与えられたときに、中央処理装置４１１又
はＤＭＡコントローラ４１２にアクセス許可ＥＢ又はＥ
Ｅを与えるものである。

【００３４】この実施例の場合、ＤＭＡコントローラ４
１２からのアクセス要求ＥＤが中央処理装置４１１から
のアクセス要求ＥＡより優先し、中央処理装置４１１か
らのアクセス要求ＥＡがＤＭＡコントローラ４１２から
の潜在アクセス要求ＥＣより優先するように定められて
いる。従って、内部調停機構４１３は、中央処理装置４
１１にアクセス許可ＥＢを与えるか、又は、ＤＭＡコン
トローラ４１２にアクセス許可ＥＥを与えるか等を、図
３及び以下に示すように決定する。

【００３５】(1) アクセス要求ＥＡだけが与えられてい
る場合には、中央処理装置４１１にアクセス許可ＥＢを
与える。 (2) 潜在アクセス要求ＥＣだけが与えられている場合に
は、ＤＭＡコントローラ４１２にアクセス許可ＥＥを与
える。 (3) アクセス要求ＥＡ及び潜在アクセス要求ＥＣの双方
が与えられている場合には、まず中央処理装置４１１に
アクセス許可ＥＢを与えた後にＤＭＡコントローラ４１
２にアクセス許可ＥＥを与える。 (4) アクセス要求ＥＤだけが与えられている場合には、
ＤＭＡコントローラ４１２にアクセス許可ＥＥを与え
る。 (5) アクセス要求ＥＡ及びアクセス要求ＥＤの双方が与
えられている場合には、まずＤＭＡコントローラ４１２
にアクセス許可ＥＥを与えた後に中央処理装置４１１に
アクセス許可ＥＢを与える。

【００３６】調停機構５１は、複数の単位処理装置４１
内の内部調停機構４１３からのアクセス要求ＥＨを受
け、例えばラウンド・ロビン方式に従いいずれかの単位
処理装置を決定してアクセス許可ＥＩを返送するもので
ある。また、アクセス許可ＥＩを返送しない単位処理装
置１１に対しては、そのＤＭＡコントローラ４１２に予
想待ち時間情報Ｊを与えるものである。なお、この実施
例の場合、調停機構５１は、アクセス要求ＥＨを出力し
ていてアクセス許可ＥＩを与えない単位処理装置１１の
ＤＭＡコントローラ４１２にだけ予想待ち時間情報ＥＪ
を与える。

【００３７】ここで、予想待ち時間の算出は、内蔵する
予想待ち時間算出部５１ａが例えば以下のように行な
う。調停機構５１がラウンド・ロビン等の算法に基づ
き、複数の単位処理装置のアクセス順序を決定したとす
る。ある単位処理装置は、その時点でｎ番目と決定され
たとする。当該単位処理装置の予想待ち時間ＥＪは、記
憶装置６１のサイクル時間にこのｎを乗じたものとす
る。

【００３８】次に、以上の構成を有する電子計算機の調
停処理を、アクセス要求の出方に基づいた場合分けを行
なって説明する。

【００３９】(1) 中央処理装置４１１だけがアクセス要
求ＥＡを出力したとする。この場合、内部調停機構４１
３はアクセス要求ＥＨを調停機構５１に与える。調停機
構５１は、複数の単位処理装置４１からのアクセス要求
ＥＨをもとにしてアクセスできる単位処理装置を決定
し、決定した単位処理装置にアクセス許可ＥＩを与え、
他の単位処理装置に予測待ち時間情報ＥＪを与える。

【００４０】決定された単位処理装置４１内の内部調停
機構４１３は、中央処理装置４１１にアクセス許可ＥＢ
を与える。これにより、中央処理装置４１１はバスＧ１
を介して記憶装置６１をアクセスする。

【００４１】なお、中央処理装置４１１がアクセス要求
ＥＡを出力したことを、ＤＭＡコントローラ４１２は、
中央処理装置４１１からのパイプライン動作情報ＥＦに
よって認識し、アクセスしたくなった場合にも潜在アク
セス要求ＥＣ又はアクセス要求ＥＤの出力を待機する。

【００４２】(2) ＤＭＡコントローラ４１２だけが潜在
アクセス要求ＥＣを出力したとする。この場合も、内部
調停機構４１３はアクセス要求ＥＨを調停機構５１に与
える。調停機構５１は、複数の単位処理装置４１からの
アクセス要求ＥＨをもとにしてアクセスできる単位処理
装置を決定し、決定した単位処理装置にアクセス許可Ｅ
Ｉを与え、他の単位処理装置に予測待ち時間情報ＥＪを
与える。

【００４３】決定された単位処理装置４１内の内部調停
機構４１３は、ＤＭＡコントローラ４１２にアクセス許
可ＥＥを与える。これにより、ＤＭＡコントローラ４１
２はバスＧ１を介して記憶装置６１をアクセスする。

【００４４】他方、予測待ち時間情報ＥＪを受信したＤ
ＭＡコントローラ４１２は、この予測待ち時間情報ＥＪ
及び中央処理装置４１１からのパイプライン動作情報Ｅ
Ｆに基づいて中央処理装置４１１の処理を阻害する確率
が低いタイミングを決定して、その時点で潜在アクセス
要求ＥＣをアクセス要求ＥＤに切り替える。

【００４５】(3) 中央処理装置４１１がアクセス要求Ｅ
Ａを出力した時点と、ＤＭＡコントローラ４１２が潜在
アクセス要求ＥＣを出力した時点とがほぼ同時とする。
この場合も、内部調停機構４１３はアクセス要求ＥＨを
調停機構５１に与える。調停機構５１は、複数の単位処
理装置４１からのアクセス要求ＥＨをもとにしてアクセ
スできる単位処理装置を決定し、決定した単位処理装置
にアクセス許可ＥＩを与え、他の単位処理装置に予測待
ち時間情報ＥＪを与える。

【００４６】決定された単位処理装置４１内の内部調停
機構４１３は、まず中央処理装置４１１にアクセス許可
ＥＢを与える。これにより、中央処理装置４１１はバス
Ｇ１を介して記憶装置６１をアクセスする。このアクセ
スが終了したときには、調停機構５１からのアクセス許
可ＥＩがなくなる。このときには、上記(2) の場合の動
作になる。

【００４７】なお、中央処理装置４１１による記憶装置
６１のアクセスが終了したときにも、当該単位処理装置
４１に対する調停機構５１からのアクセス許可ＥＩが継
続する構成の電子計算機もあるが（但しアクセス許可Ｅ
Ｉが消失する電子計算機の方が多い）、このような電子
計算機の場合には、内部調停機構４１３は、中央処理装
置４１１のアクセス終了によってアクセス要求ＥＡがな
くなると、ＤＭＡコントローラ４１２にアクセス許可Ｅ
Ｅを与える。

【００４８】他方、予測待ち時間情報ＥＪを受信したＤ
ＭＡコントローラ４１２は、この予測待ち時間情報ＥＪ
及び中央処理装置４１１からのパイプライン動作情報Ｅ
Ｆに基づいて中央処理装置４１１の処理を阻害する確率
が極めて低いタイミングを決定して、その時点で潜在ア
クセス要求ＥＣをアクセス要求ＥＤに切り替える。な
お、この場合には、パイプライン動作情報ＥＦによって
中央処理装置４１１がアクセス要求ＥＡを出力している
ことが解るので、切替え時点を中央処理装置４１１によ
るアクセス処理が終了すると推測される時点にする。

【００４９】(4) ＤＭＡコントローラ４１２だけがアク
セス要求ＥＤを出力したとする。このようなことは上述
した場合(2) の処理の後に起こる。この場合も、内部調
停機構４１３はアクセス要求ＥＨを調停機構５１に与え
る。調停機構５１は、複数の単位処理装置４１からのア
クセス要求ＥＨをもとにしてアクセスできる単位処理装
置を決定し、決定した単位処理装置にアクセス許可ＥＩ
を与え、他の単位処理装置に予測待ち時間情報ＥＪを与
える。

【００５０】決定された単位処理装置４１内の内部調停
機構４１３は、ＤＭＡコントローラ４１２にアクセス許
可ＥＥを与える。これにより、ＤＭＡコントローラ４１
２はバスＧ１を介して記憶装置６１をアクセスする。

【００５１】他方、予測待ち時間情報ＥＪを受信したＤ
ＭＡコントローラ４１２は、アクセス要求ＥＤを継続さ
せる。このときには、タイミング調整を行なっているの
で、近いうちに当該単位処理装置４１にアクセス許可Ｅ
Ｉが与えられる。

【００５２】(5) 中央処理装置４１１がアクセス要求Ｅ
Ａを出力した時点と、ＤＭＡコントローラ４１２がアク
セス要求ＥＤを出力した時点とがほぼ同時とする。この
ようなことは、要求タイミング調整部４１２ａがアクセ
ス要求ＥＤの出力タイミングを調整しているのでほとん
ど生じないと考えられるが、生じる恐れもある。この場
合も、内部調停機構４１３はアクセス要求ＥＨを調停機
構５１に与える。調停機構５１は、複数の単位処理装置
４１からのアクセス要求ＥＨをもとにしてアクセスでき
る単位処理装置を決定し、決定した単位処理装置にアク
セス許可ＥＩを与え、他の単位処理装置に予測待ち時間
情報ＥＪを与える。

【００５３】決定された単位処理装置４１内の内部調停
機構４１３は、まずＤＭＡコントローラ４１２にアクセ
ス許可ＥＥを与える。これにより、ＤＭＡコントローラ
４１２はバスＧ１を介して記憶装置６１をアクセスす
る。このアクセスが終了したときには、調停機構５１か
らのアクセス許可ＥＩが消失なる。このときには、上記
(1) の場合の動作になる。

【００５４】他方、予測待ち時間情報ＥＪを受信したＤ
ＭＡコントローラ４１２は、アクセス要求ＥＤを継続さ
せる。このときにも、タイミング調整を行なっているの
で、近いうちに当該単位処理装置４１にアクセス許可Ｅ
Ｉが与えられる。

【００５５】従って、上述した第１実施例によれば、Ｄ
ＭＡコントローラ４１２が中央処理装置４１１の動作を
阻害する確率が低減され、中央処理装置４１１の効率的
動作が可能となる。

【００５６】これにより、複数の単位処理装置４１が分
散処理するような場合にも、電子計算機全体の処理能力
を向上させることができる。

【００５７】（Ｂ）第２実施例 次に、本発明の第２実施例を図面を参照しながら詳述す
る。図４が、この第２実施例に係る電子計算機の構成を
示すものであり、図１との同一、対応部分には同一符号
を付して示している。

【００５８】この図４から明らかなように、この第２実
施例は、ＤＭＡコントローラ４１２に転送能力監視部４
１２ｂが設けられている点、及び、ＤＭＡコントローラ
４１２が転送能力監視部４１２ｂによる監視結果に基づ
いてアクセス要求の発生を制御している点が、第１実施
例とは異なる。

【００５９】転送能力監視部４１２ｂは、ＤＭＡコント
ローラ４１２の転送動作情報ＥＫを監視している。転送
能力監視部４１２ｂは、この転送動作情報ＥＫに基づ
き、直前までの単位時間当りのデータ転送量（すなわ
ち、転送速度）が予め定められた閾値より低いか否かを
判断しており、閾値より低いと判断すると、動作モード
指示ＥＬを発生する。

【００６０】ＤＭＡコントローラ４１２は、動作モード
指示ＥＬが発生している期間で、記憶装置６１をアクセ
スしようとする場合には、調停機構５１から与えられる
予想待ち時間情報ＥＪや中央処理装置４１１からのパイ
プライン動作情報ＥＦに無関係に、また、潜在アクセス
要求ＥＣやアクセス要求ＥＤを発生させることなく、従
来と同様な中央処理装置４１１からのアクセス要求ＥＡ
と同優先順位のアクセス要求ＥＭを内部調停機構４１３
に出力する。

【００６１】このようにしたのは、ＤＭＡコントローラ
４１２による単位時間当りのデータ転送量が少ない場合
には、ＤＭＡコントローラ４１２にアクセス許可を与え
たとしても、これによって中央処理装置４１１が影響を
受けることがほとんどないと考えられるためである。

【００６２】従って、この第２実施例によっても、第１
実施例と同様な効果を得ることができると共に、ＤＭＡ
転送が滑らかに実行されることが多くなるという効果が
得られる。

【００６３】（Ｃ）他の実施例 なお、上記実施例では記憶装置６１に対するアクセス権
の調停を行なうものを示したが、バスＧの使用権の調停
にも当然に適用することができる。特許請求の範囲では
調停対象の権利を使用権と呼んでいる。

【００６４】また、全ての単位処理装置がＤＭＡコント
ローラを備えていることは本発明の要件ではない。

【００６５】さらに、ＤＭＡコントローラが予測待ち時
間情報だけによってアクセス要求ＥＤのタイミングを決
定するものであっても良い。例えば、中央処理装置がパ
イプライン処理を実行するものでない場合やパイプライ
ン動作情報の出力構成を有しないもの場合には、このよ
うにすることとなる。このようにしてもＤＭＡコントロ
ーラが本来のアクセス要求をタイミング良く出力できる
ので、中央処理装置や電子計算機全体の処理能力を高め
ることができる。

【００６６】さらに、単位処理装置間調停機構がアクセ
ス要求を出力していない単位処理装置のＤＭＡコントロ
ーラにも予測待ち時間情報（設定している最大時間）を
与えるようにしても良い。

【００６７】

【発明の効果】以上のように、本発明によれば、ＤＭＡ
コントローラが中央処理装置の動作を阻害する確率を低
減でき、中央処理装置の処理能力を高めることができ
る。

【図面の簡単な説明】

【図１】第１実施例の電子計算機の構成を示すブロック
図である。

【図２】従来の電子計算機の構成を示すブロック図であ
る。

【図３】内部調停機構による調停内容を示す説明図であ
る。

【図４】第２実施例の電子計算機の構成を示すブロック
図である。

【符号の説明】

４１…単位処理装置、４１１…中央処理装置、４１２…
ＤＭＡコントローラ４１３…内部調停機構、４１２ａ…
要求タイミング調整部、４１２ｂ…転送能力監視部、５
１…単位処理装置間調停機構、５１ａ…予測待ち時間算
出部、６１…記憶装置。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 中央処理装置と、ＤＭＡコントローラ
   と、上記中央処理装置及びＤＭＡコントローラ間の共通
   記憶装置又は共通バスの使用権の調停を行なう内部調停
   機構とを備えた単位処理装置を少なくとも１以上有する
   と共に、上記１以上の単位処理装置を含めた複数の装置
   間での上記共通記憶装置又は共通バスの使用権の調停を
   行なう装置間調停機構を有する電子計算機の調停方式に
   おいて、 上記装置間調停機構が、その時点で使用権許可を与えな
   い、使用権要求を送出した上記単位処理装置について、
   使用権許可を与えるまでの予測待ち時間を算出してその
   内部のＤＭＡコントローラに予測待ち時間情報を与える
   と共に、 予測待ち時間情報が与えられた上記単位処理装置のＤＭ
   Ａコントローラが、この予測待ち時間情報に基づいて定
   めたタイミングで、上記中央処理装置からの使用権要求
   に優先する使用権要求を上記内部調停機構に与えること
   を特徴とした電子計算機の調停方式。
2. 【請求項２】上記ＤＭＡコントローラが、使用権を要求
   しようとするときに、上記中央処理装置からの使用権要
   求より優先順位が落ちる潜在的な使用権要求を上記内部
   調停機構に出力して、上記装置間調停機構から予測待ち
   時間情報又は使用権許可を出力させることを特徴とした
   請求項１に記載の電子計算機の調停方式。
3. 【請求項３】上記中央処理装置が上記ＤＭＡコントロー
   ラにパイプライン動作情報を与え、上記ＤＭＡコントロ
   ーラが、予測待ち時間情報及びパイプライン動作情報に
   基づいて定めたタイミングで、上記中央処理装置からの
   使用権要求に優先する使用権要求を上記内部調停機構に
   与えることを特徴とした請求項１又は２に記載の電子計
   算機の調停方式。
4. 【請求項４】上記ＤＭＡコントローラが、当該時点以前
   に転送制御した単位時間当りのデータ量が所定値より少
   ない場合には、タイミング調整を行なうことなく上記中
   央処理装置からの使用権要求と優先順位が同一又は上回
   る使用権要求を上記内部調停機構に与えることを特徴と
   した請求項１乃至３のいずれかに記載の電子計算機の調
   停方式。