JPH11219585A - リフレッシュ制御方式 - Google Patents
リフレッシュ制御方式Info
- Publication number
- JPH11219585A JPH11219585A JP10034119A JP3411998A JPH11219585A JP H11219585 A JPH11219585 A JP H11219585A JP 10034119 A JP10034119 A JP 10034119A JP 3411998 A JP3411998 A JP 3411998A JP H11219585 A JPH11219585 A JP H11219585A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- priority
- access
- memory
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】メモリアクセス要求を待たせることが減少し、
かつ所定のリフレッシュ回数を実行可能とすることでメ
モリアクセスの性能低下を回避するリフレッシュ制御方
式の提供。 【解決手段】リフレッシュトリガー要求を計数しリフレ
ッシュ未実行回数によってリフレッシュアクセスおよび
メモリアクセスの優先度を変更して調停を行い、メモリ
アクセスの性能を落とさずに、所用リフレッシュを満た
すように制御を行う。
かつ所定のリフレッシュ回数を実行可能とすることでメ
モリアクセスの性能低下を回避するリフレッシュ制御方
式の提供。 【解決手段】リフレッシュトリガー要求を計数しリフレ
ッシュ未実行回数によってリフレッシュアクセスおよび
メモリアクセスの優先度を変更して調停を行い、メモリ
アクセスの性能を落とさずに、所用リフレッシュを満た
すように制御を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に、記憶内容を保持するためのリフレッシュ動
作を必要とする半導体記憶装置のリフレッシュ制御方式
に関する。
関し、特に、記憶内容を保持するためのリフレッシュ動
作を必要とする半導体記憶装置のリフレッシュ制御方式
に関する。
【０００２】
【従来の技術】本発明が対象とするリフレッシュ制御方
式は、特にリフレッシュが必要なメモリを有しメモリア
クセス要求とリフレッシュアクセス要求の競合が発生す
る回路に用いられている。
式は、特にリフレッシュが必要なメモリを有しメモリア
クセス要求とリフレッシュアクセス要求の競合が発生す
る回路に用いられている。
【０００３】従来、この種のリフレッシュ制御方式とし
ては、一般的に、図５に示すように、メモリのリフレッ
シュ間隔でリフレッシュトリガーを発生するリフレッシ
ュタイミング生成器２１と、リフレッシュフトリガーと
メモリアクセス要求を受け、リフレッシュを優先として
調停してメモリ制御回路２３に対してメモリアクセスも
しくはリフレッシュの指示を与えるアービター（調停回
路）２２を備えた構成とされている。
ては、一般的に、図５に示すように、メモリのリフレッ
シュ間隔でリフレッシュトリガーを発生するリフレッシ
ュタイミング生成器２１と、リフレッシュフトリガーと
メモリアクセス要求を受け、リフレッシュを優先として
調停してメモリ制御回路２３に対してメモリアクセスも
しくはリフレッシュの指示を与えるアービター（調停回
路）２２を備えた構成とされている。
【０００４】
【発明が解決しようとする課題】近時、システム全体の
高速化およびメモリアクセスのデータ数の増化によっ
て、メモリアクセスを連続的に行う必要が生じ、図６に
タイミング図として示すように、リフレッシュアクセス
によって、メモリアクセスが待たされることが多くな
り、このためシステムのパフォーマンスが低下するとい
う問題があった。
高速化およびメモリアクセスのデータ数の増化によっ
て、メモリアクセスを連続的に行う必要が生じ、図６に
タイミング図として示すように、リフレッシュアクセス
によって、メモリアクセスが待たされることが多くな
り、このためシステムのパフォーマンスが低下するとい
う問題があった。
【０００５】この要請に応えるために、例えば特開平８
−２９７９７１号公報には、ＤＲＡＭ（ダイナミックラ
ンダムアクセスメモリ）のリフレッシュ期間を規定する
タイマと、リフレッシュ期間を前半／後半に２分割しタ
イマの出力がそのどちらであるかを判別する前半／後半
判別手段と、タイマが一回転する間にＤＲＡＭ側で規定
される回数分のリフレッシュ要求を発生させるリフレッ
シュ要求手段と、リフレッシュ要求とＣＰＵなどによる
通常のＤＲＡＭアクセス要求との調停を行いそのどちら
かにＤＲＡＭ占有権を与える調停手段とを備え、前半／
後半判別手段の出力に基づき前半は調停手段においてリ
フレッシュ要求の優先順位が低く、後半は高く設定され
るように構成し、前半／後半判別手段においてタイマの
出力が前半であると判断された場合には、調停手段にお
いてリフレッシュ要求の優先順位が最も低く設定され、
他のアクセス要求が待たされる時間が減少し、また後半
であると判断された場合には逆にリフレッシュの優先順
位が最も高く設定されリフレッシュ要求が待たされる時
間が減少し、リフレッシュの規定回数を消化することが
できるようにしたＤＲＡＭ制御回路が提案されている。
−２９７９７１号公報には、ＤＲＡＭ（ダイナミックラ
ンダムアクセスメモリ）のリフレッシュ期間を規定する
タイマと、リフレッシュ期間を前半／後半に２分割しタ
イマの出力がそのどちらであるかを判別する前半／後半
判別手段と、タイマが一回転する間にＤＲＡＭ側で規定
される回数分のリフレッシュ要求を発生させるリフレッ
シュ要求手段と、リフレッシュ要求とＣＰＵなどによる
通常のＤＲＡＭアクセス要求との調停を行いそのどちら
かにＤＲＡＭ占有権を与える調停手段とを備え、前半／
後半判別手段の出力に基づき前半は調停手段においてリ
フレッシュ要求の優先順位が低く、後半は高く設定され
るように構成し、前半／後半判別手段においてタイマの
出力が前半であると判断された場合には、調停手段にお
いてリフレッシュ要求の優先順位が最も低く設定され、
他のアクセス要求が待たされる時間が減少し、また後半
であると判断された場合には逆にリフレッシュの優先順
位が最も高く設定されリフレッシュ要求が待たされる時
間が減少し、リフレッシュの規定回数を消化することが
できるようにしたＤＲＡＭ制御回路が提案されている。
【０００６】しかしながら、上記特開平８−２９７９７
１号公報に開示された手法は、図７にタイミング図とし
て示されているように、前半にメモリアクセス要求が多
くなって後半まで行った場合、後半のその前半部分では
リフレッシュ要求に比べて優先順位が低いメモリアクセ
ス要求は待たされてしまい、パフォーマンスが低下する
問題があった。
１号公報に開示された手法は、図７にタイミング図とし
て示されているように、前半にメモリアクセス要求が多
くなって後半まで行った場合、後半のその前半部分では
リフレッシュ要求に比べて優先順位が低いメモリアクセ
ス要求は待たされてしまい、パフォーマンスが低下する
問題があった。
【０００７】したがって本発明は、上記問題点に鑑みて
なされたものであって、その主な目的は、メモリアクセ
ス要求を待たせることを減少させ、かつ所定のリフレッ
シュ回数を実行可能とすることでメモリアクセスの性能
低下を回避するリフレッシュ制御方式を提供することに
ある。
なされたものであって、その主な目的は、メモリアクセ
ス要求を待たせることを減少させ、かつ所定のリフレッ
シュ回数を実行可能とすることでメモリアクセスの性能
低下を回避するリフレッシュ制御方式を提供することに
ある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、メモリのリフレッシュ規定を満たすよう
なリフレッシュトリガーを定期的に発生するリフレッシ
ュトリガー生成手段と、変更可能な初期値から初期時に
値をセットし、その後前記リフレッシュトリガー生成手
段からリフレッシュトリガーが発生した際その値を加算
し、リフレッシュアクセスを実行した際にその値を減算
するリフレッシュ未実行回数記憶手段と、前記リフレッ
シュ未実行回数記憶手段の値からリフレッシュ未実行回
数を判断しリフレッシュリクエストを発生する手段と、
変更可能な比較値と前記リフレッシュ未実行回数記憶手
段のリフレッシュ未実行回数値とを比較しリフレッシュ
未実行回数が前記比較値以上となった場合にリフレッシ
ュ優先度切り替え信号をセットし、且つ、リフレッシュ
未実行回数がなくなるとリフレッシュ優先度切り替え信
号をリセットするリフレッシュ優先順位判別手段と、リ
フレッシュ優先度切り替え信号によりリフレッシュリク
エストとメモリアクセスリクエストのどちらにアクセス
権を与えるかを調停してメモリ制御手段に対してメモリ
アクセスもしくはリフレッシュの指示を与える調停手段
と、を備え、リフレッシュ未実行回数によりリフレッシ
ュ要求とメモリアクセス要求の優先度を判断し、優先度
が高い方のアクセス指示をメモリに出力するように制御
することを特徴とする。
め、本発明は、メモリのリフレッシュ規定を満たすよう
なリフレッシュトリガーを定期的に発生するリフレッシ
ュトリガー生成手段と、変更可能な初期値から初期時に
値をセットし、その後前記リフレッシュトリガー生成手
段からリフレッシュトリガーが発生した際その値を加算
し、リフレッシュアクセスを実行した際にその値を減算
するリフレッシュ未実行回数記憶手段と、前記リフレッ
シュ未実行回数記憶手段の値からリフレッシュ未実行回
数を判断しリフレッシュリクエストを発生する手段と、
変更可能な比較値と前記リフレッシュ未実行回数記憶手
段のリフレッシュ未実行回数値とを比較しリフレッシュ
未実行回数が前記比較値以上となった場合にリフレッシ
ュ優先度切り替え信号をセットし、且つ、リフレッシュ
未実行回数がなくなるとリフレッシュ優先度切り替え信
号をリセットするリフレッシュ優先順位判別手段と、リ
フレッシュ優先度切り替え信号によりリフレッシュリク
エストとメモリアクセスリクエストのどちらにアクセス
権を与えるかを調停してメモリ制御手段に対してメモリ
アクセスもしくはリフレッシュの指示を与える調停手段
と、を備え、リフレッシュ未実行回数によりリフレッシ
ュ要求とメモリアクセス要求の優先度を判断し、優先度
が高い方のアクセス指示をメモリに出力するように制御
することを特徴とする。
【０００９】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、ダイナミックランダムアクセス
メモリ等リフレッシュが必要なメモリを使用し、メモリ
アクセス要求とリフレッシュアクセス要求の競合が発生
する回路において、リフレッシュトリガーの要求回数に
よって、リフレッシュアクセスおよびメモリアクセスの
優先度を変更して調停を行い、メモリアクセスの性能を
落とさずにリフレッシュ制御を行う、ようにしたもので
ある。
に説明する。本発明は、ダイナミックランダムアクセス
メモリ等リフレッシュが必要なメモリを使用し、メモリ
アクセス要求とリフレッシュアクセス要求の競合が発生
する回路において、リフレッシュトリガーの要求回数に
よって、リフレッシュアクセスおよびメモリアクセスの
優先度を変更して調停を行い、メモリアクセスの性能を
落とさずにリフレッシュ制御を行う、ようにしたもので
ある。
【００１０】本発明の実施の形態について図１を参照し
て説明すると、通常は、優先順位判別器５からのリフレ
ッシュ優先度切り替え信号を「リフレッシュ優先度は低
い」として出力し、アービター（調停回路）７では、リ
フレッシュアクセス要求の優先度を下げて、メモリアク
セス指示をメモリ制御回路８に出力する。そして、その
間のリフレッシュアクセスの未実行回数をカウンタ３に
記憶しておく。このリフレッシュの未実行回数と変更可
能な比較値６とを比較し、リフレッシュアクセスの未実
行回数が比較値６以上に大きくなった場合には、優先順
位判別器５からのリフレッシュ優先度切り替え信号を
「リフレッシュ優先度が高い」として出力し、アービタ
ー７ではリフレッシュアクセス要求の優先度を上げて、
リフレッシュアクセスの未実行回数分のリフレッシュア
クセス指示をメモリ制御回路８に出力する。
て説明すると、通常は、優先順位判別器５からのリフレ
ッシュ優先度切り替え信号を「リフレッシュ優先度は低
い」として出力し、アービター（調停回路）７では、リ
フレッシュアクセス要求の優先度を下げて、メモリアク
セス指示をメモリ制御回路８に出力する。そして、その
間のリフレッシュアクセスの未実行回数をカウンタ３に
記憶しておく。このリフレッシュの未実行回数と変更可
能な比較値６とを比較し、リフレッシュアクセスの未実
行回数が比較値６以上に大きくなった場合には、優先順
位判別器５からのリフレッシュ優先度切り替え信号を
「リフレッシュ優先度が高い」として出力し、アービタ
ー７ではリフレッシュアクセス要求の優先度を上げて、
リフレッシュアクセスの未実行回数分のリフレッシュア
クセス指示をメモリ制御回路８に出力する。
【００１１】リフレッシュ指示が出される毎に、未実行
回数の記憶カウンタ３１の値をデクリメント（１つ減
算）して行き、リフレッシュの未実行回数が無くなった
ならば（カウンタ３の値が「０」の時）、再び優先順位
判別器５からのリフレッシュ優先度切り替え信号を「リ
フレッシュ優先度は低い」として出力する。
回数の記憶カウンタ３１の値をデクリメント（１つ減
算）して行き、リフレッシュの未実行回数が無くなった
ならば（カウンタ３の値が「０」の時）、再び優先順位
判別器５からのリフレッシュ優先度切り替え信号を「リ
フレッシュ優先度は低い」として出力する。
【００１２】この変更可能な比較値６として、リフレッ
シュ周期の最大値を設定することにより、通常のメモリ
アクセス要求が待たされることを減少し、かつ所定のリ
フレッシュ回数を実行することができる。
シュ周期の最大値を設定することにより、通常のメモリ
アクセス要求が待たされることを減少し、かつ所定のリ
フレッシュ回数を実行することができる。
【００１３】また、変更可能な比較値６に、所定の最小
値を設定することにより、リフレッシュアクセスを最優
先として使用することも可能となる。以下実施例に即し
て具体的に説明する。
値を設定することにより、リフレッシュアクセスを最優
先として使用することも可能となる。以下実施例に即し
て具体的に説明する。
【００１４】
【実施例】本発明の実施例について図面を参照して以下
に説明する。
に説明する。
【００１５】図１は、本発明の一実施例の構成を示す図
である。図１を参照すると、本発明の一実施例は、メモ
リのリフレッシュ間隔でリフレッシュトリガーを発生す
るリフレッシュタイミング生成器１と、変更可能な初期
値２から初期時にその値がセットされ、その後タイミン
グ生成器１からリフレッシュトリガーが発生したらばイ
ンクリメント（１つカウントアップ）し、リフレッシュ
アクノリッジが発生したならばデクリメント（１つカウ
ントダウン）するリフレッシュアクセス未実行回数カウ
ンタ３と、カウンタ３の値が「１」以上であればリフレ
ッシュリクエストを発生する比較器４と、変更可能な比
較値６の値とカウンタ３の値とを比較し、リフレッシュ
未実行回数カウンタ３の値が比較値６の値以上となった
場合にリフレッシュ優先度切り替え信号をセット（リフ
レッシュ優先度が高い）し、リフレッシュの未実行回数
カウンタ３の値が「０」になると、リフレッシュ優先度
切り替え信号をリセット（リフフレッシュ優先度が低
い）する優先順位判別器５と、リフレッシュ優先度切り
替え信号によりリフレッシュリクエストとメモリアクセ
スリクエストのどちらにアクセス権を与えるかを調停し
てメモリ制御回路８にメモリアクセスもしくはリフレッ
シュアクセスの指示を与えるアービター（調停回路）７
とを備えている。
である。図１を参照すると、本発明の一実施例は、メモ
リのリフレッシュ間隔でリフレッシュトリガーを発生す
るリフレッシュタイミング生成器１と、変更可能な初期
値２から初期時にその値がセットされ、その後タイミン
グ生成器１からリフレッシュトリガーが発生したらばイ
ンクリメント（１つカウントアップ）し、リフレッシュ
アクノリッジが発生したならばデクリメント（１つカウ
ントダウン）するリフレッシュアクセス未実行回数カウ
ンタ３と、カウンタ３の値が「１」以上であればリフレ
ッシュリクエストを発生する比較器４と、変更可能な比
較値６の値とカウンタ３の値とを比較し、リフレッシュ
未実行回数カウンタ３の値が比較値６の値以上となった
場合にリフレッシュ優先度切り替え信号をセット（リフ
レッシュ優先度が高い）し、リフレッシュの未実行回数
カウンタ３の値が「０」になると、リフレッシュ優先度
切り替え信号をリセット（リフフレッシュ優先度が低
い）する優先順位判別器５と、リフレッシュ優先度切り
替え信号によりリフレッシュリクエストとメモリアクセ
スリクエストのどちらにアクセス権を与えるかを調停し
てメモリ制御回路８にメモリアクセスもしくはリフレッ
シュアクセスの指示を与えるアービター（調停回路）７
とを備えている。
【００１６】本発明の一実施例の動作について以下に説
明する。リフレッシュタイミング生成器１よりメモリの
フレッシュ間隔でリフレッシュトリガーが発生してリフ
レッシュ未実行カウンタ３はインクリメントされ、これ
により比較器４よりリフレッシュリクエストが発生す
る。
明する。リフレッシュタイミング生成器１よりメモリの
フレッシュ間隔でリフレッシュトリガーが発生してリフ
レッシュ未実行カウンタ３はインクリメントされ、これ
により比較器４よりリフレッシュリクエストが発生す
る。
【００１７】このとき、優先順位判別器５は、比較値６
とカウンタ３の値を比較し、カウンタ３の値が小さい場
合にリフレッシュ優先度切り替え信号はセットされず
（リフレッシュ優先度が低い）、アービター７ではメモ
リアクセス優先と判断する。このときメモリリクエスト
が発生していれば、アービター７はメモリアクセスの指
示をメモリ制御部８に出力する。またメモリリクエスト
が発生していなければアービター７はリフレッシュアク
セスの指示をメモリ制御部８に出し、カウンタ３はデク
リメントされる。
とカウンタ３の値を比較し、カウンタ３の値が小さい場
合にリフレッシュ優先度切り替え信号はセットされず
（リフレッシュ優先度が低い）、アービター７ではメモ
リアクセス優先と判断する。このときメモリリクエスト
が発生していれば、アービター７はメモリアクセスの指
示をメモリ制御部８に出力する。またメモリリクエスト
が発生していなければアービター７はリフレッシュアク
セスの指示をメモリ制御部８に出し、カウンタ３はデク
リメントされる。
【００１８】リフレッシュアクセス指示が発生しないま
ま、リフレッシュ未実行回数が増えてリフレッシュ未実
行回数カウンタ３が比較値６以上に大きくなると優先順
位判別器５はリフレッシュ優先度切り替え信号をセット
し（リフレッシュ優先度が高い）、アービター７ではリ
フレッシュアクセス優先と判断する。このときリフレッ
シュアクセスの指示をメモリ制御部８に出し、リフレッ
シュアクセスを１回実行する毎にカウンタ３はデクリメ
ントされていく。リフレッシュアクセス未実行回数カウ
ンタ３の値が「０」（図１の「リフレッシュ未実行回
数」で示すラッチ回路４の出力が「０」）となると、優
先順位判別器５はリフレッシュ優先度切り替え信号をリ
セットし（リフレッシュ優先度が低く）、アービター７
は再びにメモリアクセス優先と判断する。
ま、リフレッシュ未実行回数が増えてリフレッシュ未実
行回数カウンタ３が比較値６以上に大きくなると優先順
位判別器５はリフレッシュ優先度切り替え信号をセット
し（リフレッシュ優先度が高い）、アービター７ではリ
フレッシュアクセス優先と判断する。このときリフレッ
シュアクセスの指示をメモリ制御部８に出し、リフレッ
シュアクセスを１回実行する毎にカウンタ３はデクリメ
ントされていく。リフレッシュアクセス未実行回数カウ
ンタ３の値が「０」（図１の「リフレッシュ未実行回
数」で示すラッチ回路４の出力が「０」）となると、優
先順位判別器５はリフレッシュ優先度切り替え信号をリ
セットし（リフレッシュ優先度が低く）、アービター７
は再びにメモリアクセス優先と判断する。
【００１９】図２は、本発明の一実施例の動作を説明す
るためのタイミング図であり、これは初期値２を「１
回」、および比較値６の値を「６回」として実行した場
合のタイミング図である。図２を参照して、本発明の一
実施例の動作を説明する。
るためのタイミング図であり、これは初期値２を「１
回」、および比較値６の値を「６回」として実行した場
合のタイミング図である。図２を参照して、本発明の一
実施例の動作を説明する。
【００２０】時刻Ｔ０からＴ１において、初期値２を
「１回」としているためリフレッシュリクエストが発生
するが、比較値６の値を「６回」としているためリフレ
ッシュ優先度切り替え信号信号は「リフレッシュ優先度
が低い」となっているので、メモリアクセスリクエスト
とリフレッシュアクセスリクエストが同時に発生した場
合には、メモリアクセスが行われ、その間リフレッシュ
リクエストは待たされる。
「１回」としているためリフレッシュリクエストが発生
するが、比較値６の値を「６回」としているためリフレ
ッシュ優先度切り替え信号信号は「リフレッシュ優先度
が低い」となっているので、メモリアクセスリクエスト
とリフレッシュアクセスリクエストが同時に発生した場
合には、メモリアクセスが行われ、その間リフレッシュ
リクエストは待たされる。
【００２１】さらに、その間にリフレッシュトリガーが
１回発生したため、未実行回数が「２回」と記憶され
て、その後、メモリアクセスリクエストが無くなってか
ら「２回」のリフレッシュアクセスを行う。
１回発生したため、未実行回数が「２回」と記憶され
て、その後、メモリアクセスリクエストが無くなってか
ら「２回」のリフレッシュアクセスを行う。
【００２２】Ｔ１からＴ２において、リフレッシュトリ
ガーが１回発生したが、これもメモリアクセスリクエス
トによって待たされてメモリアクセスリクエストが無く
なってから「１回」のリフレッシュアクセスを行う。
ガーが１回発生したが、これもメモリアクセスリクエス
トによって待たされてメモリアクセスリクエストが無く
なってから「１回」のリフレッシュアクセスを行う。
【００２３】Ｔ２からＴ３において、リフレッシュトリ
ガーが「４回」発生し、メモリアクセスリクエストによ
ってリフレッシュリクエストが待たされたのち、「リフ
レッシュ未実行の４回」＋「リフレッシュ最中でのリフ
レッシュトリガー発生による１回」＝計「５回」のリフ
レッシュアクセスを行う。
ガーが「４回」発生し、メモリアクセスリクエストによ
ってリフレッシュリクエストが待たされたのち、「リフ
レッシュ未実行の４回」＋「リフレッシュ最中でのリフ
レッシュトリガー発生による１回」＝計「５回」のリフ
レッシュアクセスを行う。
【００２４】Ｔ３からＴ４において、リフレッシュトリ
ガー発生に対しメモリアクセスリクエストが無いので待
たされること無くリフレッシュアクセスを行う。
ガー発生に対しメモリアクセスリクエストが無いので待
たされること無くリフレッシュアクセスを行う。
【００２５】Ｔ４からＴ５において、リフレッシュトリ
ガーが「５回」発生したが、メモリアクセスリクエスト
によってリフレッシュリクエストが待たされる。さらに
リフレッシュトリガーが発生して未実行回数が「６回」
となったところで、比較値６の値を「６回」としている
ので、リフレッシュ優先度切り替え信号が「フレッシュ
の優先度が高い」となり、逆にメモリアクセスリクエス
トが待たされ、「リフレッシュ未実行回数」＋「リフレ
ッシュ途中のトリガー発生回数」＝計「７回」のリフレ
ッシュアクセスを連続で行い、未実行回数が「０回」と
なった所で、リフレッシュ優先度切り替え信号信号が
「リフレッシュ優先度が低い」となる。
ガーが「５回」発生したが、メモリアクセスリクエスト
によってリフレッシュリクエストが待たされる。さらに
リフレッシュトリガーが発生して未実行回数が「６回」
となったところで、比較値６の値を「６回」としている
ので、リフレッシュ優先度切り替え信号が「フレッシュ
の優先度が高い」となり、逆にメモリアクセスリクエス
トが待たされ、「リフレッシュ未実行回数」＋「リフレ
ッシュ途中のトリガー発生回数」＝計「７回」のリフレ
ッシュアクセスを連続で行い、未実行回数が「０回」と
なった所で、リフレッシュ優先度切り替え信号信号が
「リフレッシュ優先度が低い」となる。
【００２６】また、図３にタイミング図として示すよう
に、初期値２を「１回」、および比較値６の値を「１
回」として実行することもできる。
に、初期値２を「１回」、および比較値６の値を「１
回」として実行することもできる。
【００２７】以上説明したように、本実施例によれば複
数のメモリデータを使用して次の処理を行うようなシス
テムの場合には、図２に示すように初期値２および比較
値６を設定し、複数のメモリデータアクセスを実行した
後にリフレッシュの優先度が上がるようにしたことによ
り、メモリアクセス要求を待たせることが減少し、かつ
所定のリフレッシュ回数を実行することができる。
数のメモリデータを使用して次の処理を行うようなシス
テムの場合には、図２に示すように初期値２および比較
値６を設定し、複数のメモリデータアクセスを実行した
後にリフレッシュの優先度が上がるようにしたことによ
り、メモリアクセス要求を待たせることが減少し、かつ
所定のリフレッシュ回数を実行することができる。
【００２８】さらに、リフレッシュアクセスによるメモ
リアクセスの待時間を各メモリアクセスに対して小さく
したいシステムの場合には、図３に示すように、初期値
２および比較値６を設定し、常にリフレッシュアクセス
を優先とすることにより、リフレッシュアクセスが分散
されるため、一度に複数のリフレッシュアクセスを行う
ことによるメモリアクセスの待ち時間を無くすことがで
きる。
リアクセスの待時間を各メモリアクセスに対して小さく
したいシステムの場合には、図３に示すように、初期値
２および比較値６を設定し、常にリフレッシュアクセス
を優先とすることにより、リフレッシュアクセスが分散
されるため、一度に複数のリフレッシュアクセスを行う
ことによるメモリアクセスの待ち時間を無くすことがで
きる。
【００２９】次に本発明の第二の実施例について説明す
る。本発明の第二の実施例においては、その基本的構成
は、図１に示した前記実施例と同様であるが、優先順位
判別器５からアービター７に出力しているリフレッシュ
優先度切り替え信号を、占有信号として用いるものであ
る。
る。本発明の第二の実施例においては、その基本的構成
は、図１に示した前記実施例と同様であるが、優先順位
判別器５からアービター７に出力しているリフレッシュ
優先度切り替え信号を、占有信号として用いるものであ
る。
【００３０】この占有信号の値により、アービター７は
メモリ制御部８に対してメモリアクセス、リフレッシュ
アクセスのどちらかのみアクセス指示を出力する。従っ
て、この場合の動作のタイミング図は、図４に示すよう
なものとなる。これは初期値２を「６回」、および比較
値６の値を「６回」として実行した場合のタイミング図
である。
メモリ制御部８に対してメモリアクセス、リフレッシュ
アクセスのどちらかのみアクセス指示を出力する。従っ
て、この場合の動作のタイミング図は、図４に示すよう
なものとなる。これは初期値２を「６回」、および比較
値６の値を「６回」として実行した場合のタイミング図
である。
【００３１】リフレッシュアクセスの実行回数が比較値
６よりも大きくなった場合にのみリフレッシュを実行す
ることにより、特定の箇所でのみリフレッシュを実行で
きるという効果が得られる。
６よりも大きくなった場合にのみリフレッシュを実行す
ることにより、特定の箇所でのみリフレッシュを実行で
きるという効果が得られる。
【００３２】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【００３３】本発明の第一の効果は、メモリアクセス要
求を待たせることを減少し、かつ所定のリフレッシュ回
数を実行することができ、性能低下を回避することがで
きる、ということである。
求を待たせることを減少し、かつ所定のリフレッシュ回
数を実行することができ、性能低下を回避することがで
きる、ということである。
【００３４】その理由は、本発明においては、複数のメ
モリデータアクセスを実行した後にリフレッシュの優先
度が上がるように構成したことによる。
モリデータアクセスを実行した後にリフレッシュの優先
度が上がるように構成したことによる。
【００３５】本発明の第二の効果は、一度に複数のリフ
レッシュアクセスを行うことによるメモリアクセスの待
ち時間を無くすことができる、ということである。
レッシュアクセスを行うことによるメモリアクセスの待
ち時間を無くすことができる、ということである。
【００３６】その理由は、本発明においては常にリフレ
ッシュアクセスを優先とすることにより、リフレッシュ
アクセスが分散されるためである。
ッシュアクセスを優先とすることにより、リフレッシュ
アクセスが分散されるためである。
【００３７】本発明の第三の効果は、リフレッシュアク
セスの実行回数が比較値よりも大きくなった場合にのみ
リフレッシュを実行することにより、特定の箇所でのみ
リフレッシュを実行できる、ということである。
セスの実行回数が比較値よりも大きくなった場合にのみ
リフレッシュを実行することにより、特定の箇所でのみ
リフレッシュを実行できる、ということである。
【００３８】その理由は、本発明においては、優先順位
判別手段から調停手段に出力しているリフレッシュ優先
度切り替え信号を占有信号として用い、占有信号の値に
より調停手段がメモリアクセス、リフレッシュアクセス
のどちらかのみアクセス指示を出力するように構成した
ためである。
判別手段から調停手段に出力しているリフレッシュ優先
度切り替え信号を占有信号として用い、占有信号の値に
より調停手段がメモリアクセス、リフレッシュアクセス
のどちらかのみアクセス指示を出力するように構成した
ためである。
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するためのタイ
ミング図である。
ミング図である。
【図３】本発明の一実施例の動作を説明するためのタイ
ミング図である。
ミング図である。
【図４】本発明の第二の実施例の動作を説明するための
タイミング図である。
タイミング図である。
【図５】従来のリフレッシュ制御方式の構成を示す図で
ある。
ある。
【図６】従来のリフレッシュ制御方式の動作を説明する
ためのタイミング図である。
ためのタイミング図である。
【図７】従来のリフレッシュ制御方式の動作を説明する
ためのタイミング図である。
ためのタイミング図である。
１ リフレッシュタイミング生成器 ２ 初期値 ３ リフレッシュアクセス未実行回数カウンタ ４ 比較器 ５ 優先順位判別器 ６ 比較値 ７ アービター ８ メモリ制御回路８
【手続補正書】
【提出日】平成１０年１２月２５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】時刻Ｔ０からＴ１において、初期値２を
「１回」としているためリフレッシュリクエストが発生
するが、比較値６の値を「６回」としているためリフレ
ッシュ優先度切り替え信号は「リフレッシュ優先度が低
い」となっているので、メモリアクセスリクエストとリ
フレッシュアクセスリクエストが同時に発生した場合に
は、メモリアクセスが行われ、その間リフレッシュリク
エストは待たされる。
「１回」としているためリフレッシュリクエストが発生
するが、比較値６の値を「６回」としているためリフレ
ッシュ優先度切り替え信号は「リフレッシュ優先度が低
い」となっているので、メモリアクセスリクエストとリ
フレッシュアクセスリクエストが同時に発生した場合に
は、メモリアクセスが行われ、その間リフレッシュリク
エストは待たされる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】Ｔ４からＴ５において、リフレッシュトリ
ガーが「５回」発生したが、メモリアクセスリクエスト
によってリフレッシュリクエストが待たされる。さらに
リフレッシュトリガーが発生して未実行回数が「６回」
となったところで、比較値６の値を「６回」としている
ので、リフレッシュ優先度切り替え信号が「フレッシュ
の優先度が高い」となり、逆にメモリアクセスリクエス
トが待たされ、「リフレッシュ未実行回数」＋「リフレ
ッシュ途中のトリガー発生回数」＝計「７回」のリフレ
ッシュアクセスを連続で行い、未実行回数が「０回」と
なった所で、リフレッシュ優先度切り替え信号が「リフ
レッシュ優先度が低い」となる。
ガーが「５回」発生したが、メモリアクセスリクエスト
によってリフレッシュリクエストが待たされる。さらに
リフレッシュトリガーが発生して未実行回数が「６回」
となったところで、比較値６の値を「６回」としている
ので、リフレッシュ優先度切り替え信号が「フレッシュ
の優先度が高い」となり、逆にメモリアクセスリクエス
トが待たされ、「リフレッシュ未実行回数」＋「リフレ
ッシュ途中のトリガー発生回数」＝計「７回」のリフレ
ッシュアクセスを連続で行い、未実行回数が「０回」と
なった所で、リフレッシュ優先度切り替え信号が「リフ
レッシュ優先度が低い」となる。
Claims (3)
- 【請求項１】リフレッシュが必要なメモリを使用しメモ
リアクセス要求とリフレッシュアクセス要求の競合を調
停するリフレッシュ制御方式において、 リフレッシュトリガーを計数しリフレッシュ未実行回数
を計数管理する手段を備え、 リフレッシュ未実行回数によってリフレッシュアクセス
およびメモリアクセスの優先度を変更して調停を行い、
メモリアクセスの性能を落とさずに、所用リフレッシュ
を満たすように制御を行う手段を備えたことを特徴とす
るリフレッシュ制御方式。 - 【請求項２】メモリのリフレッシュ規定を満たすような
リフレッシュトリガーを定期的に発生するリフレッシュ
トリガー生成手段と、 変更可能な初期値から初期時にその値がセットされ、そ
の後前記リフレッシュトリガー生成手段からリフレッシ
ュトリガーが発生した際その値を加算し、リフレッシュ
アクセスを実行した際にその値を減算するリフレッシュ
未実行回数記憶手段と、 前記リフレッシュ未実行回数記憶手段の値からリフレッ
シュ未実行回数を判断しリフレッシュリクエストを発生
する手段と、 変更可能な比較値と前記リフレッシュ未実行回数記憶手
段のリフレッシュ未実行回数値とを比較しリフレッシュ
未実行回数が前記比較値以上となった場合にリフレッシ
ュ優先度切り替え信号をセットし、且つ、リフレッシュ
未実行回数がなくなるとリフレッシュ優先度切り替え信
号をリセットするリフレッシュ優先順位判別手段と、 リフレッシュ優先度切り替え信号によりリフレッシュリ
クエストとメモリアクセスリクエストのどちらにアクセ
ス権を与えるかを調停してメモリ制御手段に対してメモ
リアクセスもしくはリフレッシュの指示を与える調停手
段と、 を備え、 リフレッシュ未実行回数によりリフレッシュ要求とメモ
リアクセス要求の優先度を判断し、優先度が高い方のア
クセス指示をメモリに出力するように制御することを特
徴とするリフレッシュ制御方式。 - 【請求項３】前記リフレッシュ優先順位判別手段から前
記調停手段に出力しているリフレッシュ優先度切り替え
信号を占有信号として用い、前記占有信号の値により前
記調停手段はメモリアクセスまたはリフレッシュアクセ
スのいずれかのみアクセス指示を前記メモリ制御手段に
出力する、ことを特徴とする請求項２記載のリフレッシ
ュ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10034119A JP2978871B2 (ja) | 1998-01-30 | 1998-01-30 | リフレッシュ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10034119A JP2978871B2 (ja) | 1998-01-30 | 1998-01-30 | リフレッシュ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11219585A true JPH11219585A (ja) | 1999-08-10 |
| JP2978871B2 JP2978871B2 (ja) | 1999-11-15 |
Family
ID=12405380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10034119A Expired - Lifetime JP2978871B2 (ja) | 1998-01-30 | 1998-01-30 | リフレッシュ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978871B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400629B1 (en) | 2001-06-29 | 2002-06-04 | International Business Machines Corporation | System and method for early write to memory by holding bitline at fixed potential |
| US6504766B1 (en) | 2001-06-29 | 2003-01-07 | International Business Machines Corporation | System and method for early write to memory by injecting small voltage signal |
| US8065458B2 (en) * | 2006-06-15 | 2011-11-22 | Sony Corporation | Arbitration apparatus, method, and computer readable medium with dynamically adjustable priority scheme |
| US9824741B2 (en) | 2013-03-14 | 2017-11-21 | Panasonic Intellectual Property Managment Co., Ltd. | Refresh control device, wireless receiver, and semiconductor integrated circuit |
| JP2023133729A (ja) * | 2022-03-14 | 2023-09-27 | 株式会社デンソー | メモリコントローラ |
-
1998
- 1998-01-30 JP JP10034119A patent/JP2978871B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400629B1 (en) | 2001-06-29 | 2002-06-04 | International Business Machines Corporation | System and method for early write to memory by holding bitline at fixed potential |
| US6504766B1 (en) | 2001-06-29 | 2003-01-07 | International Business Machines Corporation | System and method for early write to memory by injecting small voltage signal |
| US8065458B2 (en) * | 2006-06-15 | 2011-11-22 | Sony Corporation | Arbitration apparatus, method, and computer readable medium with dynamically adjustable priority scheme |
| US9824741B2 (en) | 2013-03-14 | 2017-11-21 | Panasonic Intellectual Property Managment Co., Ltd. | Refresh control device, wireless receiver, and semiconductor integrated circuit |
| JP2023133729A (ja) * | 2022-03-14 | 2023-09-27 | 株式会社デンソー | メモリコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978871B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572686A (en) | Bus arbitration scheme with priority switching and timer | |
| JP4480427B2 (ja) | リソース管理装置 | |
| US7533206B2 (en) | Resource management device | |
| JP4485599B2 (ja) | アクセス制御装置、アクセス制御集積回路、及びアクセス制御方法 | |
| US5935234A (en) | Method and system for controlling access to a shared resource in a data processing system utilizing pseudo-random priorities | |
| US20040059879A1 (en) | Access priority protocol for computer system | |
| US5931924A (en) | Method and system for controlling access to a shared resource that each requestor is concurrently assigned at least two pseudo-random priority weights | |
| JP3614281B2 (ja) | 調停回路 | |
| JP2978871B2 (ja) | リフレッシュ制御方式 | |
| JPH11353872A (ja) | メモリインタフェース回路 | |
| US7836235B2 (en) | Resource management device | |
| EP1096387A1 (en) | An arbitration unit for a bus | |
| JP2004310394A (ja) | Ｓｄｒａｍアクセス制御装置 | |
| JP3675349B2 (ja) | アクセス制御方法およびアクセス制御回路 | |
| US20050066097A1 (en) | Resource management apparatus | |
| JP2000250853A (ja) | バス調整制御装置 | |
| JP3758437B2 (ja) | Ｄｍａ制御装置 | |
| JP2000276436A (ja) | Ｄｍａ制御装置 | |
| JP7292044B2 (ja) | 制御装置および制御方法 | |
| EP0851360B1 (en) | Bus arbiter | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JPH06236683A (ja) | メモリリフレッシュ制御回路 | |
| KR100546678B1 (ko) | 데이터 처리 시스템의 리프레시 동작 제어장치 및 그 방법 | |
| JPH117763A (ja) | Ｄｒａｍリフレッシュ制御方法及びその回路 | |
| JPH08129883A (ja) | Ｄ−ｒａｍのリフレッシュ制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |