JPH05250433A - マイクロプロセッサタイミング検証用ｃａｄシステム - Google Patents
マイクロプロセッサタイミング検証用ｃａｄシステムInfo
- Publication number
- JPH05250433A JPH05250433A JP4051176A JP5117692A JPH05250433A JP H05250433 A JPH05250433 A JP H05250433A JP 4051176 A JP4051176 A JP 4051176A JP 5117692 A JP5117692 A JP 5117692A JP H05250433 A JPH05250433 A JP H05250433A
- Authority
- JP
- Japan
- Prior art keywords
- cad tool
- output
- cad
- tool
- connection information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】フロー内で部分フィードバックをかけて検証時
間を短くする。 【構成】レイアウトデータベースファイル１を入力とし
て、各ＣＡＤツールの（Ａ〜Ｅ）２，３，７，１０，１
３を順次実行する時に、ＣＡＤツールＢ３の出力Ｓ３に
対しては端子情報の対応チェックプログラム４，ＣＡＤ
ツールＣ７の出力Ｓ７に対しては階層展開履歴のチェッ
クプログラム８、そしてＣＡＤツールＤ１０の出力Ｓ１
０に対しては遅延データに数値以外のデータがないかの
チェックプログラム１１をそれぞれ行う。
間を短くする。 【構成】レイアウトデータベースファイル１を入力とし
て、各ＣＡＤツールの（Ａ〜Ｅ）２，３，７，１０，１
３を順次実行する時に、ＣＡＤツールＢ３の出力Ｓ３に
対しては端子情報の対応チェックプログラム４，ＣＡＤ
ツールＣ７の出力Ｓ７に対しては階層展開履歴のチェッ
クプログラム８、そしてＣＡＤツールＤ１０の出力Ｓ１
０に対しては遅延データに数値以外のデータがないかの
チェックプログラム１１をそれぞれ行う。
Description
【０００１】
【産業上の利用分野】本発明はマイクロプロセッサタイ
ミング検証用ＣＡＤシステムに関する。
ミング検証用ＣＡＤシステムに関する。
【０００２】
【従来の技術】従来、マイクロプロセッサタイミング検
証システムは、図２に示すように、レイアウト後のデー
タベースをレイアウトベースファイル１に入力し、ブロ
ックレベルの接続表現データベースにつくパラメータ情
報を出力するレイアウト検証用のＣＡＤツールＡ２と、
ＣＡＤツールＡ２の出力Ｓ２から回路の接続情報に容量
をつけて出すＣＡＤツールＢと、ＣＡＤツールＢの出力
である接続情報Ｓ３を入力として接続情報Ｓ３を階層間
展開するＣＡＤツールＣ７とＣＡＤツールＣ７の出力Ｓ
７である階層間展開された接続情報ファイルを入力とし
てパスごとに遅延値Ｓ１０を出力するＣＡＤツールＤ
と、ＣＡＤツールＤの出力Ｓ１０であるパスごとの遅延
データを入力として、タイミング検証を行うＣＡＤツー
ルＥ１３を有する。
証システムは、図２に示すように、レイアウト後のデー
タベースをレイアウトベースファイル１に入力し、ブロ
ックレベルの接続表現データベースにつくパラメータ情
報を出力するレイアウト検証用のＣＡＤツールＡ２と、
ＣＡＤツールＡ２の出力Ｓ２から回路の接続情報に容量
をつけて出すＣＡＤツールＢと、ＣＡＤツールＢの出力
である接続情報Ｓ３を入力として接続情報Ｓ３を階層間
展開するＣＡＤツールＣ７とＣＡＤツールＣ７の出力Ｓ
７である階層間展開された接続情報ファイルを入力とし
てパスごとに遅延値Ｓ１０を出力するＣＡＤツールＤ
と、ＣＡＤツールＤの出力Ｓ１０であるパスごとの遅延
データを入力として、タイミング検証を行うＣＡＤツー
ルＥ１３を有する。
【０００３】これらのＣＡＤツール群を図２のフローに
従って順次実行することにより、タイミング検証を行な
うことができる。この場合、プログラムがエラーを発生
した時には処理を中止し、入力のレイアウトベースファ
イル１に対しフィードバックをかけることができた。
従って順次実行することにより、タイミング検証を行な
うことができる。この場合、プログラムがエラーを発生
した時には処理を中止し、入力のレイアウトベースファ
イル１に対しフィードバックをかけることができた。
【０００４】
【発明が解決しようとする課題】この従来のマイクロプ
ロセッサタイミング検証用ＣＡＤシステムでは、実行す
るＣＡＤツール群の出力結果に対し、正しいかどうかチ
ェックがされていないので、オペレーティングシステム
のコマンドの自動実行機能すなわち、バッチ，シェルス
クリプト，コマンドプロシージャ，Ｃ−ＲＵＮ等を使用
してタイミング検証を行なおうとした場合に、ＣＡＤツ
ール群の実行が全て終了した後でないと出力結果が正し
いかどうか判断することが困難であった。このため、誤
った出力結果を次のＣＡＤツールの入力として与えてし
まい、完全に検証する時間が長いという問題があった。
ロセッサタイミング検証用ＣＡＤシステムでは、実行す
るＣＡＤツール群の出力結果に対し、正しいかどうかチ
ェックがされていないので、オペレーティングシステム
のコマンドの自動実行機能すなわち、バッチ，シェルス
クリプト，コマンドプロシージャ，Ｃ−ＲＵＮ等を使用
してタイミング検証を行なおうとした場合に、ＣＡＤツ
ール群の実行が全て終了した後でないと出力結果が正し
いかどうか判断することが困難であった。このため、誤
った出力結果を次のＣＡＤツールの入力として与えてし
まい、完全に検証する時間が長いという問題があった。
【０００５】
【課題を解決するための手段】本発明のマイクロプロセ
ッサタイミング検証用ＣＡＤシステムは、レイアウト後
のデータベースを入力とし、ブロックレベルの接続表現
データベースにつくパラメータ情報を出力するレイアウ
ト検証用ＣＡＤツールＡと、このレイアウト検証用ＣＡ
ＤツールＡの出力から回路の接続情報に容量をつけて出
力するＣＡＤツールＢと、このＣＡＤツールＢの出力結
果および回路の接続情報ファイルが正しいかどうかチェ
ックするチェックする第１のチェックプログラムと、階
層ごとに記述されている接続情報を展開するＣＡＤツー
ルＣと、このＣＡＤツールＣから展開出力された接続情
報が正しいかどうかをチェックする第２のチェックプロ
グラムと、パスごとの遅延データを出力するＣＡＤツー
ルＤと、このＣＡＤツールＤの出力結果であるパスごと
の遅延情報ファイルが正しいかどうかをチェックする第
３のチェックプログラムと、タイミング検証用ＣＡＤツ
ールＤとを有して構成されている。
ッサタイミング検証用ＣＡＤシステムは、レイアウト後
のデータベースを入力とし、ブロックレベルの接続表現
データベースにつくパラメータ情報を出力するレイアウ
ト検証用ＣＡＤツールＡと、このレイアウト検証用ＣＡ
ＤツールＡの出力から回路の接続情報に容量をつけて出
力するＣＡＤツールＢと、このＣＡＤツールＢの出力結
果および回路の接続情報ファイルが正しいかどうかチェ
ックするチェックする第１のチェックプログラムと、階
層ごとに記述されている接続情報を展開するＣＡＤツー
ルＣと、このＣＡＤツールＣから展開出力された接続情
報が正しいかどうかをチェックする第２のチェックプロ
グラムと、パスごとの遅延データを出力するＣＡＤツー
ルＤと、このＣＡＤツールＤの出力結果であるパスごと
の遅延情報ファイルが正しいかどうかをチェックする第
３のチェックプログラムと、タイミング検証用ＣＡＤツ
ールＤとを有して構成されている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のマイクロプロセッサタイミング検証
用ＣＡＤシステムの一実施例を説明するためのフロー図
である。
る。図１は本発明のマイクロプロセッサタイミング検証
用ＣＡＤシステムの一実施例を説明するためのフロー図
である。
【０００７】まず、データパス系のレイアウトデータベ
ースファイル１を入力とし、レイアウト検証用ＣＡＤツ
ール２を実行する。
ースファイル１を入力とし、レイアウト検証用ＣＡＤツ
ール２を実行する。
【０００８】次にレイアウト検証用ＣＡＤツールＡ２の
出力Ｓ２であるブロックレベルの接続表現データベース
を入力としてＣＡＤツールＢ３を実行し、出力Ｓ３の回
路の接続情報に配線容量を戻す。
出力Ｓ２であるブロックレベルの接続表現データベース
を入力としてＣＡＤツールＢ３を実行し、出力Ｓ３の回
路の接続情報に配線容量を戻す。
【０００９】次にこの回路の接続情報とコントロール系
から作成した配線容量付きの回路の接続情報ファイル６
の出力Ｓ６とを入力し、チェックプログラム４の実行し
て端子情報どうしの対応関係についてデータパス系の接
続情報とコントロール系の接続情報との間で端子情報が
１対１で対応している場合正しいと判断してチェックす
る。
から作成した配線容量付きの回路の接続情報ファイル６
の出力Ｓ６とを入力し、チェックプログラム４の実行し
て端子情報どうしの対応関係についてデータパス系の接
続情報とコントロール系の接続情報との間で端子情報が
１対１で対応している場合正しいと判断してチェックす
る。
【００１０】ここで正誤判断５を行い、端子どうしの対
応がとれない場合は、処理を中断して入力ファイル１の
修正を要求する。端子どうしの対応がとれている場合
は、ＣＡＤツールＣ７を実行し、階層間展開を行う。
応がとれない場合は、処理を中断して入力ファイル１の
修正を要求する。端子どうしの対応がとれている場合
は、ＣＡＤツールＣ７を実行し、階層間展開を行う。
【００１１】次に階層間展開されたはずの出力Ｓ７の接
続情報に対してチェックプログラム８を実行し、接続情
報中に展開の履歴があった場合に正しいと判断して階層
が展開されていることをチェックする。
続情報に対してチェックプログラム８を実行し、接続情
報中に展開の履歴があった場合に正しいと判断して階層
が展開されていることをチェックする。
【００１２】ここで正誤判断９を行い、階層が展開され
ていなければ処理を中断し、原因除去後再度ＣＡＤツー
ルＣ７の実行から展開する。階層が展開されていれば展
開された接続情報を入力として、ＣＡＤツールＤ１０を
実行し、出力Ｓ１０としてパスごとの遅延データを得
る。次にパスごとの遅延データに対してチェックプログ
ラム１１をかけて、遅延データ中に数字以外の文字がな
いことを確認した場合正しいと判断して遅延データに異
常な値がないことをチェックする。
ていなければ処理を中断し、原因除去後再度ＣＡＤツー
ルＣ７の実行から展開する。階層が展開されていれば展
開された接続情報を入力として、ＣＡＤツールＤ１０を
実行し、出力Ｓ１０としてパスごとの遅延データを得
る。次にパスごとの遅延データに対してチェックプログ
ラム１１をかけて、遅延データ中に数字以外の文字がな
いことを確認した場合正しいと判断して遅延データに異
常な値がないことをチェックする。
【００１３】ここで正誤判断１２を行い、遅延データに
異常な値があれば、処理を中断し、原因除去後、再度Ｃ
ＡＤツールＤ１０の実行から再開する。遅延データに異
常な値がなければパスごとの遅延データを入力としてＣ
ＡＤツールＥ１３を実行しタイミング検証を行う。
異常な値があれば、処理を中断し、原因除去後、再度Ｃ
ＡＤツールＤ１０の実行から再開する。遅延データに異
常な値がなければパスごとの遅延データを入力としてＣ
ＡＤツールＥ１３を実行しタイミング検証を行う。
【００１４】
【発明の効果】以上説明したように本発明は、ＣＡＤプ
ログラム群の出力結果に対してチェックプログラムを使
用してチェックを行うので、入力ファイルまたは入力デ
ータに対して、処理フローの各区分で適時にフィードバ
ックがかけられ、検証時間が短くなる。
ログラム群の出力結果に対してチェックプログラムを使
用してチェックを行うので、入力ファイルまたは入力デ
ータに対して、処理フローの各区分で適時にフィードバ
ックがかけられ、検証時間が短くなる。
【図面の簡単な説明】
【図１】本発明の一実施例を説明するためのフロー図で
ある。
ある。
【図２】従来のマイクロプロセッサタイミング検証用Ｃ
ＡＤシステムの一例を説明するためのフロー図である。
ＡＤシステムの一例を説明するためのフロー図である。
１ レイアウトベースファイル ２ ＣＡＤツールＡ ３ ＣＡＤツールＢ ４，８，１１ チェックプログラム ５，９，１２ 正誤判断 ６ 接続情報ファイル ７ ＣＡＤツールＣ １０ ＣＡＤツールＤ １３ ＣＡＤツールＥ １４ ファイル１の修正 Ｓ３ ＣＡＤツールＢの出力 Ｓ６ 接続情報ファイルの出力 Ｓ７ ＣＡＤツールＣの出力 Ｓ１０ ＣＡＤツールＤの出力
Claims (1)
- 【請求項１】 レイアウト後のデータベースを入力と
し、ブロックレベルの接続表現データベースにつくパラ
メータ情報を出力するレイアウト検証用ＣＡＤツールＡ
と、このレイアウト検証用ＣＡＤツールＡの出力から回
路の接続情報に容量をつけて出力するＣＡＤツールＢ
と、このＣＡＤツールＢの出力結果および回路の接続情
報ファイルが正しいかどうかチェックするチェックする
第１のチェックプログラムと、階層ごとに記述されてい
る接続情報を展開するＣＡＤツールＣと、このＣＡＤツ
ールＣから展開出力された接続情報が正しいかどうかを
チェックする第２のチェックプログラムと、パスごとの
遅延データを出力するＣＡＤツールＤと、このＣＡＤツ
ールＤの出力結果であるパスごとの遅延情報ファイルが
正しいかどうかをチェックする第３のチェックプログラ
ムと、タイミング検証用ＣＡＤツールＤとを有すること
を特徴とするマイクロプロセッサタイミング検証用ＣＡ
Ｄシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051176A JPH05250433A (ja) | 1992-03-10 | 1992-03-10 | マイクロプロセッサタイミング検証用ｃａｄシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4051176A JPH05250433A (ja) | 1992-03-10 | 1992-03-10 | マイクロプロセッサタイミング検証用ｃａｄシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250433A true JPH05250433A (ja) | 1993-09-28 |
Family
ID=12879531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4051176A Withdrawn JPH05250433A (ja) | 1992-03-10 | 1992-03-10 | マイクロプロセッサタイミング検証用ｃａｄシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250433A (ja) |
-
1992
- 1992-03-10 JP JP4051176A patent/JPH05250433A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| US6629307B2 (en) | Method for ensuring correct pin assignments between system board connections using common mapping files | |
| JPH05250433A (ja) | マイクロプロセッサタイミング検証用ｃａｄシステム | |
| CN117952063A (zh) | Pdk的测试图形生成方法及装置 | |
| JPH1139363A (ja) | データ検証方式 | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP2000155405A (ja) | フォトマスクデータ検証システム | |
| JP2001318959A (ja) | 論理回路検証装置 | |
| JP3917342B2 (ja) | 論理検証用テストプログラム生成装置 | |
| JPH08101859A (ja) | レイアウト検証装置 | |
| JP2563949B2 (ja) | シンボリックレイアウト方法 | |
| JP2798031B2 (ja) | レイアウト情報生成装置およびその生成方法 | |
| JP2855603B2 (ja) | ワークステーシヨンシユミレーター | |
| JP2788882B2 (ja) | 論理回路の設計方法 | |
| JP2535411B2 (ja) | 図形処理方法 | |
| JPH0281178A (ja) | Ｃａｄライブラリ管理方法 | |
| JP2001222310A (ja) | 誤り検証方法 | |
| JPH02297079A (ja) | 集積回路マスクパターン検証装置 | |
| JPH07239867A (ja) | 期待値照合装置および方法 | |
| JPS63106870A (ja) | Ｌｓｉマスクパタ−ン設計装置 | |
| JPH0689318A (ja) | 論理シミュレーション装置 | |
| JP2000200297A (ja) | アナログ部品削除情報付与システム | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JP2000099563A (ja) | テストデータ生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |