JPH05250439A - Cell placement system - Google Patents
Cell placement systemInfo
- Publication number
- JPH05250439A JPH05250439A JP4044709A JP4470992A JPH05250439A JP H05250439 A JPH05250439 A JP H05250439A JP 4044709 A JP4044709 A JP 4044709A JP 4470992 A JP4470992 A JP 4470992A JP H05250439 A JPH05250439 A JP H05250439A
- Authority
- JP
- Japan
- Prior art keywords
- placement
- cell
- layout
- file
- data path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】データパス部の自動レイアウトツールであるデ
ータパスコンパイラにおいて、レジスタートランスファ
ーレベル回路の機能マクロ、及び下位階層のリーフセル
レベル回路のセル配置を効率的に行う。
【構成】(A)のような回路図を(B)のように配置指
示シンボル間に配置し、その各機能マクロに対応したリ
ーフセル回路をライブラリ回路図ファイルから取り込
み、更にそれを配置指示シンボル間に配置し、各機能マ
クロとの相対位置を検出して、階層を展開して位置算出
し、(C)のようにセル配置結果を得る。
【効果】セル配置に配置指示シンボルを適用したこと
で、視覚的に配置操作を行える容易さを備え、属性入力
の手間も省け、レイアウト上の配置情報への調整が容易
になり、シンボルの大きさに制限されない配置操作を行
える。
(57) [Abstract] [Purpose] A data path compiler, which is an automatic layout tool for the data path section, efficiently arranges the function macro of the register transfer level circuit and the cells of the leaf cell level circuit of the lower hierarchy. [Structure] A circuit diagram as shown in (A) is arranged between placement instruction symbols as shown in (B), leaf cell circuits corresponding to the respective function macros are loaded from a library circuit diagram file, and further placed between placement instruction symbols. , The relative position to each function macro is detected, the hierarchy is expanded and the position is calculated, and the cell placement result is obtained as in (C). [Effect] By applying the placement instruction symbol to the cell placement, it is possible to visually perform the placement operation, save the labor of inputting attributes, and easily adjust the placement information on the layout. You can perform placement operations that are not limited by size.
Description
【0001】[0001]
【産業上の利用分野】本発明は、セル配置システムに関
し、特に自動レイアウトシステムのデータパス回路部に
おけるセル配置システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell placement system, and more particularly to a cell placement system in a data path circuit section of an automatic layout system.
【0002】[0002]
【従来の技術】従来のデータパス回路におけるセル配置
システムは、図2に示すような回路図ファイルがあった
場合、その回路図上の各機能マクロ201〜204にお
いて、それぞれ2次元座標を直接抽出し、それを配置情
報として、レイアウト上のセル配置を決定するというシ
ステムと、また、各機能マクロにそれぞれ属性をもた
せ、それを配置情報とするシステムがあった。その流れ
図を図7に示す。レジスタ−トランスファー回路ファイ
ル101は、図2に示すような回路図ファイルのことで
あり、このファイルと、セル配置に必要な情報ファイル
であるライブラリ回路図ファイル107、リーフセルレ
イアウトファイル110を用い、セル配置結果ファイル
702を出力させる。そのセル配置結果を出力させるに
は、すべて人手で編集701をし、配置情報処理を行っ
ていた。2. Description of the Related Art In a conventional cell placement system in a data path circuit, when a circuit diagram file as shown in FIG. 2 is present, two-dimensional coordinates are directly extracted in each of the function macros 201 to 204 on the circuit diagram. However, there is a system that determines the cell layout on the layout by using it as layout information, and a system that assigns an attribute to each function macro and uses it as layout information. The flow chart is shown in FIG. The register-transfer circuit file 101 is a circuit diagram file as shown in FIG. 2. Using this file, a library circuit diagram file 107 and a leaf cell layout file 110 which are information files necessary for cell placement, The placement result file 702 is output. In order to output the cell placement result, all the edits 701 were performed manually to perform placement information processing.
【0003】[0003]
【発明が解決しようとする課題】この従来のセル配置シ
ステムでは、機能マクロやリーフセルにレジスタートラ
ンスファー回路図上から直接座標を抽出する手段と、属
性をもたせる手段とがあり、前者は、座標ということで
数値的に細かな部分にまで留意しなければならず、回路
図の描き易さを著しく欠くという欠点がある為、レイア
ウト上の配置情報への調整が困難であった。また、後者
は属性の入力に手数がかかるという問題があった。In this conventional cell placement system, there are means for directly extracting coordinates from the register transfer circuit diagram to function macros and leaf cells, and means for giving attributes. The former is the coordinates. Therefore, it is difficult to make adjustments to the layout information on the layout because of the drawback that it is necessary to pay attention even to the numerically detailed parts and it is extremely difficult to draw the circuit diagram. Further, the latter has a problem that it takes time to input the attribute.
【0004】[0004]
【課題を解決するための手段】本発明のセル配置システ
ムは、データパス部の自動レイアウトツールであるデー
タパスコンパイラにおいて、レジスタートランスファー
レベルの回路図上の機能マクロを、配置指示シンボル間
にそれを配置させ得られた配置情報と、下位階層のリー
フセルの回路図上で、その並びの配置情報とを用い、レ
イアウト上のセル配置を決定するという特徴と備えてい
る。According to the cell placement system of the present invention, in a data path compiler which is an automatic layout tool for a data path section, a function macro on a register transfer level circuit diagram is placed between placement instruction symbols. A feature is that the cell placement on the layout is determined using the placement information obtained by placement and the placement information of the arrangement of the leaf cells in the lower hierarchy on the circuit diagram.
【0005】[0005]
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の実施例の流れ図である。レジスター
トランスファー回路図ファイル101は、図2のような
回路図ファイルのことであり、この各機能マクロ201
〜204を図1の配置編集102によりそれらの情報を
整理し、図3のような配置指示シンボル301間にその
各機能マクロを配置して、図1のレジスタートランスフ
ァー配置図ファイル103を作成する。そして、その各
機能マクロに対応した図4のようなリーフセル群を図1
のライブラリ回路図ファイル107から取り込み、図1
の配置編集106より、それらの情報を整理し、図5の
ように配置指示シンボル301間に、リーフセル群40
1〜404を配置して、図1の103との相対位置検出
104を行う。更に図1の階層展開108により各機能
マクロをリーフセルレベルに展開し、図1のリーフセル
レイアウトファイル110から配置情報を得て、位置検
出109により図6のようなセル配置を決定したファイ
ルを作成し、これを図1のセル配置結果ファイル111
として出力される。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a flow chart of an embodiment of the present invention. The register transfer circuit diagram file 101 is a circuit diagram file as shown in FIG.
1 to 204 are arranged by the layout editing 102 in FIG. 1 and each function macro is arranged between the layout designating symbols 301 as shown in FIG. 3 to create the register transfer layout file 103 in FIG. The leaf cell group as shown in FIG. 4 corresponding to each function macro is shown in FIG.
1 from the library circuit diagram file 107 of FIG.
The information is arranged by the layout editing 106 of FIG. 5, and the leaf cell group 40 is arranged between the layout designating symbols 301 as shown in FIG.
1 to 404 are arranged and relative position detection 104 with 103 of FIG. 1 is performed. Further, each function macro is expanded to the leaf cell level by the hierarchical expansion 108 of FIG. 1, the arrangement information is obtained from the leaf cell layout file 110 of FIG. 1, and the file in which the cell arrangement as shown in FIG. Create and create this cell placement result file 111 in FIG.
Is output as.
【0006】図2は、図1のレジスタートランスファー
回路図ファイル内に入っている回路例である。FIG. 2 shows an example of a circuit contained in the register transfer circuit diagram file shown in FIG.
【0007】図3は、図1のレジスタートランスファー
配置図103のことであり、図2の各機能マクロ201
〜204を配置指示シンボル301間に配置したもので
ある。205は、それぞれのシンボルの原点であり、こ
れを基準として配置指示シンボル間に配置する。また、
その配置指示シンボルとは、x軸方向に等間隔の目盛り
を持った軸のことであり、その1区間にシンボルの原点
が入ると、その区間内では、どこに原点を置こうと、同
じx軸の列とみなされる。FIG. 3 shows the register transfer layout diagram 103 of FIG. 1, and each functional macro 201 of FIG.
To 204 are arranged between the arrangement instruction symbols 301. Reference numeral 205 denotes the origin of each symbol, and the origin is arranged between the placement instruction symbols with reference to this. Also,
The placement instruction symbol is an axis that has graduations at equal intervals in the x-axis direction, and if the origin of the symbol enters that section, the same x-axis will be used no matter where the origin is placed within that section. Considered to be a row of.
【0008】図4は、図1のライブラリ回路図ファイル
107内にはいっているリーフセルレベルの1回路例で
ある。図2の各機能マクロ201〜204にそれぞれ対
応した回路がその107ファイル内に入っている。40
1〜404は、各機能マクロの下位階層であるリーフセ
ルである。FIG. 4 shows an example of a leaf cell level circuit included in the library circuit diagram file 107 of FIG. The circuits corresponding to the respective function macros 201 to 204 of FIG. 2 are contained in the 107 file. 40
1 to 404 are leaf cells, which are lower layers of each function macro.
【0009】図5は、図1のライブラリ回路配置図ファ
イル105内の1配置図例であり、図1の配置編集10
6により配置したものである。ここでの配置指示シンボ
ルは、図3のそれとは、階層が違うためスケールも異な
る。FIG. 5 shows an example of one layout diagram in the library circuit layout file 105 shown in FIG.
6 is arranged. The placement instruction symbol here has a different scale from that of FIG. 3 and therefore has a different scale.
【0010】図6は、実施例の結果として出力される結
果ファイルである。601〜616は、リーフセルを表
しており、601〜604は図2の201の下位階層の
リーフセル群を、605〜608は202の下位階層の
リーフセル群を、609〜612は203の下位階層の
リーフセル群を、613〜616は204の下位階層の
リーフセル群を表している。その配置は、図3の配置指
示シンボル間に配置した機能マクロに依存しており、図
5の配置指示シンボルの2目盛りが、図3のそれの1目
盛りであるとすると、図6のような配置になる。FIG. 6 shows a result file output as a result of the embodiment. Reference numerals 601 to 616 represent leaf cells. 601 to 604 are leaf cell groups of the lower layer 201 of FIG. 2, 605 to 608 are leaf cell groups of the lower layer of 202, and 609 to 612 are leaf cells of the lower layer of 203. The groups 613 to 616 represent leaf cell groups of the lower hierarchy of 204. The arrangement depends on the function macro arranged between the arrangement designating symbols of FIG. 3, and assuming that the second scale of the arrangement designating symbol of FIG. 5 is one scale of that of FIG. 3, it is as shown in FIG. It will be arranged.
【0011】[0011]
【発明の効果】以上説明したように本発明は、機能マク
ロ及び下位階層のリーフセルの配置に配置指示シンボル
を適用したことで、視覚的に配置操作を行える容易さを
備えたため、座標という数値的な細かな部分にまで留意
しなければならないということがなく、属性入力の手間
も省け、レイアウト上の配置情報への調整が容易にな
り、また、シンボルの大きさに制限されない配置操作を
行えるという結果を有する。As described above, according to the present invention, since the placement instruction symbol is applied to the placement of the function macro and the leaf cells of the lower hierarchy, the ease of performing the placement operation is provided. There is no need to pay attention to even the finest parts, the effort of attribute input is saved, the layout information on the layout can be adjusted easily, and the layout operation is not limited by the size of the symbol. Have a result.
【図1】本発明の実施例の流れ図。FIG. 1 is a flow chart of an embodiment of the present invention.
【図2】図1に示したレジスタートランスファー回路図
ファイルの内容。FIG. 2 shows the contents of the register transfer circuit schematic file shown in FIG.
【図3】図1に示したレジスタートランスファー配置図
ファイルの内容。FIG. 3 shows the contents of the register transfer layout diagram file shown in FIG.
【図4】図1に示したライブラリ回路図ファイルの内
容。FIG. 4 shows the contents of the library circuit diagram file shown in FIG.
【図5】図1に示したライブラリ回路配置図ファイルの
内容。FIG. 5 shows the contents of the library circuit layout file shown in FIG.
【図6】図1に示した実施例のセル配置結果。FIG. 6 is a cell placement result of the embodiment shown in FIG.
【図7】従来の技術の流れ図。FIG. 7 is a flowchart of a conventional technique.
【図8】図2,図3,図6を同一頁にした図。FIG. 8 is a diagram in which FIGS. 2, 3, and 6 are on the same page.
101 レジスタートランスファー回路図ファイル 102,106 配置編集 103 レジスタートランスファー配置図ファイル 104 相対位置検出 105 ライブラリ回路配置図ファイル 107 ライブラリ回路図ファイル 108 階層展開 109 位置検出 110 リーフセルレイアウトファイル 111,702 セル配置結果ファイル 201〜204 機能マクロ 205 シンボルの原点 301 配置指示シンボル 401〜404,601〜616 リーフセル 701 人手、編集 101 register transfer schematic file 102, 106 layout editing 103 register transfer layout file 104 relative position detection 105 library circuit layout file 107 library schematic file 108 hierarchy expansion 109 position detection 110 leaf cell layout file 111, 702 cell layout result file 201 to 204 Function macro 205 Origin of symbol 301 Placement instruction symbols 401 to 404, 601 to 616 Leaf cell 701 Manual editing
Claims (1)
あるデータパスコンパイラにおいて、レジスタートラン
スファーレベルの回路図上の機能マクロ・シンボルを配
置指示シンボル間に配置させ得られた配置情報と、その
機能マクロの下位階層リーフセル・シンボルを更にスケ
ールの違う配置指示シンボルに配置させ得られた配置情
報とを参照し、階層展開することによって、データパス
全体のセル配置情報を決定するという特徴を持った配置
システム。1. A data path compiler, which is an automatic layout tool for a data path section, includes placement information obtained by placing a function macro symbol on a register transfer level circuit diagram between placement instruction symbols, and a function macro of the function macro. An arrangement system characterized in that the cell arrangement information of the entire data path is determined by hierarchically expanding by referring to the arrangement information obtained by arranging the lower layer leaf cell symbols in the arrangement instruction symbols of different scales.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044709A JPH05250439A (en) | 1992-03-02 | 1992-03-02 | Cell placement system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044709A JPH05250439A (en) | 1992-03-02 | 1992-03-02 | Cell placement system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250439A true JPH05250439A (en) | 1993-09-28 |
Family
ID=12698951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044709A Withdrawn JPH05250439A (en) | 1992-03-02 | 1992-03-02 | Cell placement system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250439A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737237A (en) * | 1995-02-17 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data path circuit layout design and memory medium for causing computer to execute data path circuit layout design |
-
1992
- 1992-03-02 JP JP4044709A patent/JPH05250439A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737237A (en) * | 1995-02-17 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data path circuit layout design and memory medium for causing computer to execute data path circuit layout design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Alpert et al. | Handbook of algorithms for physical design automation | |
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| JPH03257671A (en) | Design uptake system | |
| JP3181994B2 (en) | How to automatically create job flow specifications | |
| US6321367B1 (en) | Apparatus and method for automatically generating circuit layouts | |
| JPH05250439A (en) | Cell placement system | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2005135075A (en) | Equipment management system | |
| US6948148B2 (en) | System for automated generation of data path macro cells | |
| JPH0635987A (en) | Device and mehtod for preparing circuit diagram | |
| JPH0143345B2 (en) | ||
| JP2535823B2 (en) | Hierarchical pattern layout method | |
| JPH10207923A (en) | Document creation support device for design work | |
| US6721934B2 (en) | IC element layout data display system | |
| JP3071921B2 (en) | LSI design support equipment | |
| JP2870585B2 (en) | Hardware simulator | |
| JPS61144648A (en) | Hierarchical element discrimination system | |
| JPH0358278A (en) | Circuit design supporting system with computer | |
| JP2946973B2 (en) | Description data converter | |
| JPH0495167A (en) | Cad device for designing integrated circuit layout pattern | |
| JPH03198159A (en) | Logical inspecting device | |
| JPH04260130A (en) | Automatic generating method for program related diagram | |
| JPH08129573A (en) | Logic schematic editor | |
| JPH0435042A (en) | Method of back annotation | |
| JPH07302275A (en) | Circuit simulation system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |