JPH05250439A - セル配置システム - Google Patents
セル配置システムInfo
- Publication number
- JPH05250439A JPH05250439A JP4044709A JP4470992A JPH05250439A JP H05250439 A JPH05250439 A JP H05250439A JP 4044709 A JP4044709 A JP 4044709A JP 4470992 A JP4470992 A JP 4470992A JP H05250439 A JPH05250439 A JP H05250439A
- Authority
- JP
- Japan
- Prior art keywords
- placement
- cell
- layout
- file
- data path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】データパス部の自動レイアウトツールであるデ
ータパスコンパイラにおいて、レジスタートランスファ
ーレベル回路の機能マクロ、及び下位階層のリーフセル
レベル回路のセル配置を効率的に行う。 【構成】（Ａ）のような回路図を（Ｂ）のように配置指
示シンボル間に配置し、その各機能マクロに対応したリ
ーフセル回路をライブラリ回路図ファイルから取り込
み、更にそれを配置指示シンボル間に配置し、各機能マ
クロとの相対位置を検出して、階層を展開して位置算出
し、（Ｃ）のようにセル配置結果を得る。 【効果】セル配置に配置指示シンボルを適用したこと
で、視覚的に配置操作を行える容易さを備え、属性入力
の手間も省け、レイアウト上の配置情報への調整が容易
になり、シンボルの大きさに制限されない配置操作を行
える。
ータパスコンパイラにおいて、レジスタートランスファ
ーレベル回路の機能マクロ、及び下位階層のリーフセル
レベル回路のセル配置を効率的に行う。 【構成】（Ａ）のような回路図を（Ｂ）のように配置指
示シンボル間に配置し、その各機能マクロに対応したリ
ーフセル回路をライブラリ回路図ファイルから取り込
み、更にそれを配置指示シンボル間に配置し、各機能マ
クロとの相対位置を検出して、階層を展開して位置算出
し、（Ｃ）のようにセル配置結果を得る。 【効果】セル配置に配置指示シンボルを適用したこと
で、視覚的に配置操作を行える容易さを備え、属性入力
の手間も省け、レイアウト上の配置情報への調整が容易
になり、シンボルの大きさに制限されない配置操作を行
える。
Description
【０００１】
【産業上の利用分野】本発明は、セル配置システムに関
し、特に自動レイアウトシステムのデータパス回路部に
おけるセル配置システムに関する。
し、特に自動レイアウトシステムのデータパス回路部に
おけるセル配置システムに関する。
【０００２】
【従来の技術】従来のデータパス回路におけるセル配置
システムは、図２に示すような回路図ファイルがあった
場合、その回路図上の各機能マクロ２０１〜２０４にお
いて、それぞれ２次元座標を直接抽出し、それを配置情
報として、レイアウト上のセル配置を決定するというシ
ステムと、また、各機能マクロにそれぞれ属性をもた
せ、それを配置情報とするシステムがあった。その流れ
図を図７に示す。レジスタ−トランスファー回路ファイ
ル１０１は、図２に示すような回路図ファイルのことで
あり、このファイルと、セル配置に必要な情報ファイル
であるライブラリ回路図ファイル１０７、リーフセルレ
イアウトファイル１１０を用い、セル配置結果ファイル
７０２を出力させる。そのセル配置結果を出力させるに
は、すべて人手で編集７０１をし、配置情報処理を行っ
ていた。
システムは、図２に示すような回路図ファイルがあった
場合、その回路図上の各機能マクロ２０１〜２０４にお
いて、それぞれ２次元座標を直接抽出し、それを配置情
報として、レイアウト上のセル配置を決定するというシ
ステムと、また、各機能マクロにそれぞれ属性をもた
せ、それを配置情報とするシステムがあった。その流れ
図を図７に示す。レジスタ−トランスファー回路ファイ
ル１０１は、図２に示すような回路図ファイルのことで
あり、このファイルと、セル配置に必要な情報ファイル
であるライブラリ回路図ファイル１０７、リーフセルレ
イアウトファイル１１０を用い、セル配置結果ファイル
７０２を出力させる。そのセル配置結果を出力させるに
は、すべて人手で編集７０１をし、配置情報処理を行っ
ていた。
【０００３】
【発明が解決しようとする課題】この従来のセル配置シ
ステムでは、機能マクロやリーフセルにレジスタートラ
ンスファー回路図上から直接座標を抽出する手段と、属
性をもたせる手段とがあり、前者は、座標ということで
数値的に細かな部分にまで留意しなければならず、回路
図の描き易さを著しく欠くという欠点がある為、レイア
ウト上の配置情報への調整が困難であった。また、後者
は属性の入力に手数がかかるという問題があった。
ステムでは、機能マクロやリーフセルにレジスタートラ
ンスファー回路図上から直接座標を抽出する手段と、属
性をもたせる手段とがあり、前者は、座標ということで
数値的に細かな部分にまで留意しなければならず、回路
図の描き易さを著しく欠くという欠点がある為、レイア
ウト上の配置情報への調整が困難であった。また、後者
は属性の入力に手数がかかるという問題があった。
【０００４】
【課題を解決するための手段】本発明のセル配置システ
ムは、データパス部の自動レイアウトツールであるデー
タパスコンパイラにおいて、レジスタートランスファー
レベルの回路図上の機能マクロを、配置指示シンボル間
にそれを配置させ得られた配置情報と、下位階層のリー
フセルの回路図上で、その並びの配置情報とを用い、レ
イアウト上のセル配置を決定するという特徴と備えてい
る。
ムは、データパス部の自動レイアウトツールであるデー
タパスコンパイラにおいて、レジスタートランスファー
レベルの回路図上の機能マクロを、配置指示シンボル間
にそれを配置させ得られた配置情報と、下位階層のリー
フセルの回路図上で、その並びの配置情報とを用い、レ
イアウト上のセル配置を決定するという特徴と備えてい
る。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の実施例の流れ図である。レジスター
トランスファー回路図ファイル１０１は、図２のような
回路図ファイルのことであり、この各機能マクロ２０１
〜２０４を図１の配置編集１０２によりそれらの情報を
整理し、図３のような配置指示シンボル３０１間にその
各機能マクロを配置して、図１のレジスタートランスフ
ァー配置図ファイル１０３を作成する。そして、その各
機能マクロに対応した図４のようなリーフセル群を図１
のライブラリ回路図ファイル１０７から取り込み、図１
の配置編集１０６より、それらの情報を整理し、図５の
ように配置指示シンボル３０１間に、リーフセル群４０
１〜４０４を配置して、図１の１０３との相対位置検出
１０４を行う。更に図１の階層展開１０８により各機能
マクロをリーフセルレベルに展開し、図１のリーフセル
レイアウトファイル１１０から配置情報を得て、位置検
出１０９により図６のようなセル配置を決定したファイ
ルを作成し、これを図１のセル配置結果ファイル１１１
として出力される。
る。図１は本発明の実施例の流れ図である。レジスター
トランスファー回路図ファイル１０１は、図２のような
回路図ファイルのことであり、この各機能マクロ２０１
〜２０４を図１の配置編集１０２によりそれらの情報を
整理し、図３のような配置指示シンボル３０１間にその
各機能マクロを配置して、図１のレジスタートランスフ
ァー配置図ファイル１０３を作成する。そして、その各
機能マクロに対応した図４のようなリーフセル群を図１
のライブラリ回路図ファイル１０７から取り込み、図１
の配置編集１０６より、それらの情報を整理し、図５の
ように配置指示シンボル３０１間に、リーフセル群４０
１〜４０４を配置して、図１の１０３との相対位置検出
１０４を行う。更に図１の階層展開１０８により各機能
マクロをリーフセルレベルに展開し、図１のリーフセル
レイアウトファイル１１０から配置情報を得て、位置検
出１０９により図６のようなセル配置を決定したファイ
ルを作成し、これを図１のセル配置結果ファイル１１１
として出力される。
【０００６】図２は、図１のレジスタートランスファー
回路図ファイル内に入っている回路例である。
回路図ファイル内に入っている回路例である。
【０００７】図３は、図１のレジスタートランスファー
配置図１０３のことであり、図２の各機能マクロ２０１
〜２０４を配置指示シンボル３０１間に配置したもので
ある。２０５は、それぞれのシンボルの原点であり、こ
れを基準として配置指示シンボル間に配置する。また、
その配置指示シンボルとは、ｘ軸方向に等間隔の目盛り
を持った軸のことであり、その１区間にシンボルの原点
が入ると、その区間内では、どこに原点を置こうと、同
じｘ軸の列とみなされる。
配置図１０３のことであり、図２の各機能マクロ２０１
〜２０４を配置指示シンボル３０１間に配置したもので
ある。２０５は、それぞれのシンボルの原点であり、こ
れを基準として配置指示シンボル間に配置する。また、
その配置指示シンボルとは、ｘ軸方向に等間隔の目盛り
を持った軸のことであり、その１区間にシンボルの原点
が入ると、その区間内では、どこに原点を置こうと、同
じｘ軸の列とみなされる。
【０００８】図４は、図１のライブラリ回路図ファイル
１０７内にはいっているリーフセルレベルの１回路例で
ある。図２の各機能マクロ２０１〜２０４にそれぞれ対
応した回路がその１０７ファイル内に入っている。４０
１〜４０４は、各機能マクロの下位階層であるリーフセ
ルである。
１０７内にはいっているリーフセルレベルの１回路例で
ある。図２の各機能マクロ２０１〜２０４にそれぞれ対
応した回路がその１０７ファイル内に入っている。４０
１〜４０４は、各機能マクロの下位階層であるリーフセ
ルである。
【０００９】図５は、図１のライブラリ回路配置図ファ
イル１０５内の１配置図例であり、図１の配置編集１０
６により配置したものである。ここでの配置指示シンボ
ルは、図３のそれとは、階層が違うためスケールも異な
る。
イル１０５内の１配置図例であり、図１の配置編集１０
６により配置したものである。ここでの配置指示シンボ
ルは、図３のそれとは、階層が違うためスケールも異な
る。
【００１０】図６は、実施例の結果として出力される結
果ファイルである。６０１〜６１６は、リーフセルを表
しており、６０１〜６０４は図２の２０１の下位階層の
リーフセル群を、６０５〜６０８は２０２の下位階層の
リーフセル群を、６０９〜６１２は２０３の下位階層の
リーフセル群を、６１３〜６１６は２０４の下位階層の
リーフセル群を表している。その配置は、図３の配置指
示シンボル間に配置した機能マクロに依存しており、図
５の配置指示シンボルの２目盛りが、図３のそれの１目
盛りであるとすると、図６のような配置になる。
果ファイルである。６０１〜６１６は、リーフセルを表
しており、６０１〜６０４は図２の２０１の下位階層の
リーフセル群を、６０５〜６０８は２０２の下位階層の
リーフセル群を、６０９〜６１２は２０３の下位階層の
リーフセル群を、６１３〜６１６は２０４の下位階層の
リーフセル群を表している。その配置は、図３の配置指
示シンボル間に配置した機能マクロに依存しており、図
５の配置指示シンボルの２目盛りが、図３のそれの１目
盛りであるとすると、図６のような配置になる。
【００１１】
【発明の効果】以上説明したように本発明は、機能マク
ロ及び下位階層のリーフセルの配置に配置指示シンボル
を適用したことで、視覚的に配置操作を行える容易さを
備えたため、座標という数値的な細かな部分にまで留意
しなければならないということがなく、属性入力の手間
も省け、レイアウト上の配置情報への調整が容易にな
り、また、シンボルの大きさに制限されない配置操作を
行えるという結果を有する。
ロ及び下位階層のリーフセルの配置に配置指示シンボル
を適用したことで、視覚的に配置操作を行える容易さを
備えたため、座標という数値的な細かな部分にまで留意
しなければならないということがなく、属性入力の手間
も省け、レイアウト上の配置情報への調整が容易にな
り、また、シンボルの大きさに制限されない配置操作を
行えるという結果を有する。
【図１】本発明の実施例の流れ図。
【図２】図１に示したレジスタートランスファー回路図
ファイルの内容。
ファイルの内容。
【図３】図１に示したレジスタートランスファー配置図
ファイルの内容。
ファイルの内容。
【図４】図１に示したライブラリ回路図ファイルの内
容。
容。
【図５】図１に示したライブラリ回路配置図ファイルの
内容。
内容。
【図６】図１に示した実施例のセル配置結果。
【図７】従来の技術の流れ図。
【図８】図２，図３，図６を同一頁にした図。
１０１ レジスタートランスファー回路図ファイル １０２，１０６ 配置編集 １０３ レジスタートランスファー配置図ファイル １０４ 相対位置検出 １０５ ライブラリ回路配置図ファイル １０７ ライブラリ回路図ファイル １０８ 階層展開 １０９ 位置検出 １１０ リーフセルレイアウトファイル １１１，７０２ セル配置結果ファイル ２０１〜２０４ 機能マクロ ２０５ シンボルの原点 ３０１ 配置指示シンボル ４０１〜４０４，６０１〜６１６ リーフセル ７０１ 人手、編集
Claims (1)
- 【請求項１】 データパス部の自動レイアウトツールで
あるデータパスコンパイラにおいて、レジスタートラン
スファーレベルの回路図上の機能マクロ・シンボルを配
置指示シンボル間に配置させ得られた配置情報と、その
機能マクロの下位階層リーフセル・シンボルを更にスケ
ールの違う配置指示シンボルに配置させ得られた配置情
報とを参照し、階層展開することによって、データパス
全体のセル配置情報を決定するという特徴を持った配置
システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044709A JPH05250439A (ja) | 1992-03-02 | 1992-03-02 | セル配置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4044709A JPH05250439A (ja) | 1992-03-02 | 1992-03-02 | セル配置システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05250439A true JPH05250439A (ja) | 1993-09-28 |
Family
ID=12698951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4044709A Withdrawn JPH05250439A (ja) | 1992-03-02 | 1992-03-02 | セル配置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05250439A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737237A (en) * | 1995-02-17 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data path circuit layout design and memory medium for causing computer to execute data path circuit layout design |
-
1992
- 1992-03-02 JP JP4044709A patent/JPH05250439A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5737237A (en) * | 1995-02-17 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for data path circuit layout design and memory medium for causing computer to execute data path circuit layout design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Alpert et al. | Handbook of algorithms for physical design automation | |
| US5719783A (en) | Method and apparatus for performing timing analysis on a circuit design | |
| JPH03257671A (ja) | 設計取り込みシステム | |
| JP3181994B2 (ja) | ジョブフロー仕様書自動作成方法 | |
| US6321367B1 (en) | Apparatus and method for automatically generating circuit layouts | |
| JPH05250439A (ja) | セル配置システム | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| JP2005135075A (ja) | 機器管理システム | |
| US6948148B2 (en) | System for automated generation of data path macro cells | |
| JPH0635987A (ja) | 回路図作成装置および回路図作成方法 | |
| JPH0143345B2 (ja) | ||
| JP2535823B2 (ja) | 階層的パタ―ンレイアウト方法 | |
| JPH10207923A (ja) | 設計作業における文書作成支援装置 | |
| US6721934B2 (en) | IC element layout data display system | |
| JP3071921B2 (ja) | Ｌｓｉ設計支援装置 | |
| JP2870585B2 (ja) | ハードウェアシミュレータ | |
| JPS61144648A (ja) | 階層方式素子識別システム | |
| JPH0358278A (ja) | 計算機による回路設計支援システム | |
| JP2946973B2 (ja) | 記述データ変換装置 | |
| JPH0495167A (ja) | 集積回路レイアウトパターン設計用ｃａｄ装置 | |
| JPH03198159A (ja) | 論理検証装置 | |
| JPH04260130A (ja) | プログラム関連図の自動生成方法 | |
| JPH08129573A (ja) | 論理回路図エディタ | |
| JPH0435042A (ja) | バックアノテーション方法 | |
| JPH07302275A (ja) | 回路シミュレーションシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |