JPH05251441A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH05251441A JPH05251441A JP4859692A JP4859692A JPH05251441A JP H05251441 A JPH05251441 A JP H05251441A JP 4859692 A JP4859692 A JP 4859692A JP 4859692 A JP4859692 A JP 4859692A JP H05251441 A JPH05251441 A JP H05251441A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- region
- metal
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路装置の製造方法において、絶
縁膜表面と配線表面とを同一面に、かつ、平坦化し、多
数の配線層を重ねられるようにする。 【構成】 配線金属体形成予定領域を除く領域に選択的
に絶縁物を形成し、配線金属体形成予定領域に選択的に
金属を埋め込むことにより、表面が完全に平坦化される
ので、多数の配線層を重ねられる。更に、配線の厚さ
は、絶縁物の厚さにより決まるので、任意に決めること
ができる。
縁膜表面と配線表面とを同一面に、かつ、平坦化し、多
数の配線層を重ねられるようにする。 【構成】 配線金属体形成予定領域を除く領域に選択的
に絶縁物を形成し、配線金属体形成予定領域に選択的に
金属を埋め込むことにより、表面が完全に平坦化される
ので、多数の配線層を重ねられる。更に、配線の厚さ
は、絶縁物の厚さにより決まるので、任意に決めること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置の製
造方法に関し、詳しくは配線金属体の形成方法に関す
る。
造方法に関し、詳しくは配線金属体の形成方法に関す
る。
【０００２】
【従来の技術】従来、半導体集積回路の金属配線は、図
３（ａ）に示すように、半導体基板１０１の一主面に絶
縁膜１０２を堆積後、全面に金属を堆積しフォトリソグ
ラフィーと、異方性エッチングにより配線金属１０５を
形成し、図３（ｂ）に示すように、絶縁膜１０２を堆積
し、塗布有機膜のような平坦化材１１０を塗布し、この
平坦化材１１０と層間絶縁膜１０２を同じエッチング速
度でエッチングして平坦化するというエッチバック法に
より平坦化して、更に上層の配線形成工程に進んでい
た。又、図３（ｃ）に示すように、エッチバック法の替
わりに塗布ガラス１１１を塗布して平坦化する方法など
もあった。
３（ａ）に示すように、半導体基板１０１の一主面に絶
縁膜１０２を堆積後、全面に金属を堆積しフォトリソグ
ラフィーと、異方性エッチングにより配線金属１０５を
形成し、図３（ｂ）に示すように、絶縁膜１０２を堆積
し、塗布有機膜のような平坦化材１１０を塗布し、この
平坦化材１１０と層間絶縁膜１０２を同じエッチング速
度でエッチングして平坦化するというエッチバック法に
より平坦化して、更に上層の配線形成工程に進んでい
た。又、図３（ｃ）に示すように、エッチバック法の替
わりに塗布ガラス１１１を塗布して平坦化する方法など
もあった。
【０００３】
【発明が解決しようとする課題】上述の従来技術では、
層間絶縁膜の平坦化に限界がある上、配線金属の厚さも
任意に決められず、金属配線の電気抵抗が増大するとい
う欠点がある。
層間絶縁膜の平坦化に限界がある上、配線金属の厚さも
任意に決められず、金属配線の電気抵抗が増大するとい
う欠点がある。
【０００４】その理由を以下に説明する。
【０００５】塗布有機膜のような平坦化材を塗布する場
合、その膜厚は下地の形状依存性がある。例えば、平坦
化材１１０を厚さａを塗布する場合、図４（ａ）に示す
ように、配線の無い広い平坦な領域１１２では厚さａで
塗布されるが、広い配線領域１１３上でも厚さａで塗布
されるため半導体チップ全体では、配線１０５の厚さの
段差が残る。また、図４（ｂ）に示すように、狭い間隔
で並んだ配線領域１１４上でも広い配線と同様塗布平坦
化材１１０の厚さはａになる。２〜３層程度の多層配線
であれば、この段差も気にならないが、より多層の配線
になれば段差は大きくなり配線の多層化に限界がある。
又この事からも自明なように配線金属の厚さは、平坦化
との兼ね合いから制限を受けるので、任意に厚さを決め
られない。薄いほど平坦化に有利なのは言うまでもな
く、下層の配線ほど薄くなり、配線抵抗が増大する。
合、その膜厚は下地の形状依存性がある。例えば、平坦
化材１１０を厚さａを塗布する場合、図４（ａ）に示す
ように、配線の無い広い平坦な領域１１２では厚さａで
塗布されるが、広い配線領域１１３上でも厚さａで塗布
されるため半導体チップ全体では、配線１０５の厚さの
段差が残る。また、図４（ｂ）に示すように、狭い間隔
で並んだ配線領域１１４上でも広い配線と同様塗布平坦
化材１１０の厚さはａになる。２〜３層程度の多層配線
であれば、この段差も気にならないが、より多層の配線
になれば段差は大きくなり配線の多層化に限界がある。
又この事からも自明なように配線金属の厚さは、平坦化
との兼ね合いから制限を受けるので、任意に厚さを決め
られない。薄いほど平坦化に有利なのは言うまでもな
く、下層の配線ほど薄くなり、配線抵抗が増大する。
【０００６】尚、この問題を解決するために、配線の無
い広い平坦な領域１１２に、図４（ｃ）に示すように、
ダミーの配線パターン１１５を形成しておき段差を抑え
ることも提案されているが、この場合ダミーの配線パタ
ーン１１５はどこにも接続されないので、キャリアが注
入されてもどこへも逃げられず、他の配線に影響を与
え、半導体集積回路の誤動作を引き起こす。
い広い平坦な領域１１２に、図４（ｃ）に示すように、
ダミーの配線パターン１１５を形成しておき段差を抑え
ることも提案されているが、この場合ダミーの配線パタ
ーン１１５はどこにも接続されないので、キャリアが注
入されてもどこへも逃げられず、他の配線に影響を与
え、半導体集積回路の誤動作を引き起こす。
【０００７】
【課題を解決するための手段】本発明は基本的には、半
導体集積回路装置の配線金属体を形成するに当たり、配
線金属体形成予定領域を除く領域に選択的に絶縁物を形
成する工程と、配線金属体形成予定領域に金属を埋め込
む工程から構成され、また配線金属体形成予定領域を除
く領域に選択的に絶縁物を形成する具体的な方法とし
て、全面に絶縁膜を形成後、配線金属体形成予定領域の
み選択的に除去する工程も含み、更に前記配線金属体形
成予定領域に金属を埋め込む具体的な方法として、全面
に金属を配線金属体形成予定領域を埋め込む姿態で形成
後、エッチバック、あるいは研磨により前記配線金属体
形成予定領域を除く領域の前記金属を選択的に除去する
こと、そして金属を配線金属体形成予定領域を埋め込む
姿態で形成する具体的な方法として、めっきを用いるこ
とも構成要件としている。
導体集積回路装置の配線金属体を形成するに当たり、配
線金属体形成予定領域を除く領域に選択的に絶縁物を形
成する工程と、配線金属体形成予定領域に金属を埋め込
む工程から構成され、また配線金属体形成予定領域を除
く領域に選択的に絶縁物を形成する具体的な方法とし
て、全面に絶縁膜を形成後、配線金属体形成予定領域の
み選択的に除去する工程も含み、更に前記配線金属体形
成予定領域に金属を埋め込む具体的な方法として、全面
に金属を配線金属体形成予定領域を埋め込む姿態で形成
後、エッチバック、あるいは研磨により前記配線金属体
形成予定領域を除く領域の前記金属を選択的に除去する
こと、そして金属を配線金属体形成予定領域を埋め込む
姿態で形成する具体的な方法として、めっきを用いるこ
とも構成要件としている。
【０００８】
【発明の第一の実施例】図１（ａ）に示すように、半導
体基板１０１の一主面に絶縁膜１０２を例えば常圧ＣＶ
Ｄ法などにより堆積後、フォトリソグラフィーと、異方
性エッチングにより配線形成予定領域のみ選択的に除去
する。この時のエッチング深さが配線の厚さになる。
体基板１０１の一主面に絶縁膜１０２を例えば常圧ＣＶ
Ｄ法などにより堆積後、フォトリソグラフィーと、異方
性エッチングにより配線形成予定領域のみ選択的に除去
する。この時のエッチング深さが配線の厚さになる。
【０００９】次に、図１（ｂ）に示すように、このエッ
チング領域１０３を埋め込むように金属１０４を堆積
し、配線形成予定領域内にのみ金属が残るように金属１
０４をエッチングして、図１（ｃ）に示すように、配線
１０５を形成する。
チング領域１０３を埋め込むように金属１０４を堆積
し、配線形成予定領域内にのみ金属が残るように金属１
０４をエッチングして、図１（ｃ）に示すように、配線
１０５を形成する。
【００１０】この説明からも明らかなように、本発明に
よれば絶縁膜表面と配線表面は同一であり、表面が完全
に平坦化されるので好きなだけ配線層を重ねられる。更
に、配線の厚さはエッチングの深さにより決まるので、
任意に決めることができる。
よれば絶縁膜表面と配線表面は同一であり、表面が完全
に平坦化されるので好きなだけ配線層を重ねられる。更
に、配線の厚さはエッチングの深さにより決まるので、
任意に決めることができる。
【００１１】
【発明の第二の実施例】第一の実施例では、本発明の基
本的なアイディアを説明したが、現在の技術では実現不
可能な点もある。例えば、一般に半導体集積回路装置の
配線金属は、アルミや金が用いられているがこれらの金
属を、図１（ｂ）に示すようにエッチング領域１０３を
埋め込むように堆積する方法は、現在実験的には研究さ
れているものの実用的レベルでは開発されていない。
本的なアイディアを説明したが、現在の技術では実現不
可能な点もある。例えば、一般に半導体集積回路装置の
配線金属は、アルミや金が用いられているがこれらの金
属を、図１（ｂ）に示すようにエッチング領域１０３を
埋め込むように堆積する方法は、現在実験的には研究さ
れているものの実用的レベルでは開発されていない。
【００１２】そこで、現在可能な技術で一実施例を説明
する。
する。
【００１３】第一の実施例と同様、図１（ａ）に示すよ
うに、半導体基板１０１の一主面に絶縁膜１０２を例え
ば常圧ＣＶＤ法などにより堆積後、フォトリソグラフィ
ーと、異方性エッチングにより配線形成予定領域のみ選
択的に除去する。この時のエッチング領域１０３の深さ
が配線の厚さになる。
うに、半導体基板１０１の一主面に絶縁膜１０２を例え
ば常圧ＣＶＤ法などにより堆積後、フォトリソグラフィ
ーと、異方性エッチングにより配線形成予定領域のみ選
択的に除去する。この時のエッチング領域１０３の深さ
が配線の厚さになる。
【００１４】次に、図２（ａ）に示すように、全面にタ
ングステン１０６をエッチング領域１０３を埋め込まな
い姿態でスパッタし、このタングステン１０６を電極と
して金１０７をめっきする。めっきによる金は段差被覆
性がよく、エッチング領域１０３を完全に埋め込むこと
が出来る。最後にエッチング領域１０３以外の領域の金
１０７及びタングステン１０６を例えば王水等により除
去して、図２（ｂ）に示すように配線１０５を形成す
る。
ングステン１０６をエッチング領域１０３を埋め込まな
い姿態でスパッタし、このタングステン１０６を電極と
して金１０７をめっきする。めっきによる金は段差被覆
性がよく、エッチング領域１０３を完全に埋め込むこと
が出来る。最後にエッチング領域１０３以外の領域の金
１０７及びタングステン１０６を例えば王水等により除
去して、図２（ｂ）に示すように配線１０５を形成す
る。
【００１５】
【発明の第三の実施例】第二の実施例では、エッチバッ
クで金属を除去したがこの場合、配線幅が大きくなる
と、配線形成予定領域を埋め込むために金属を厚く堆積
しなければならない。そこでそれを回避するには、研磨
を使えばよい。すなわち、図２（ａ）までと同様に配線
形成予定領域をタングステン１０６と金１０７で埋め込
んだ後、この金１０７とタングステン１０６を研磨で除
去し、図２（ｂ）と同様に配線１０５を形成する。通常
この種の半導体装置では、絶縁膜１０２は酸化珪素や窒
化珪素などが用いられ、金属よりも硬いので、研磨剤を
適当に選べば、研磨は絶縁膜１０２の表面で停止する。
従って、幅の広い配線をエッチバックで形成しようとす
ると、図２（ｃ）に示すように、金属をこの幅の少なく
とも１／２堆積しなければならないが、研磨で形成しよ
うとすれば、図２（ｄ）に示すように、金１０７は配線
の厚さだけ堆積すればよい。
クで金属を除去したがこの場合、配線幅が大きくなる
と、配線形成予定領域を埋め込むために金属を厚く堆積
しなければならない。そこでそれを回避するには、研磨
を使えばよい。すなわち、図２（ａ）までと同様に配線
形成予定領域をタングステン１０６と金１０７で埋め込
んだ後、この金１０７とタングステン１０６を研磨で除
去し、図２（ｂ）と同様に配線１０５を形成する。通常
この種の半導体装置では、絶縁膜１０２は酸化珪素や窒
化珪素などが用いられ、金属よりも硬いので、研磨剤を
適当に選べば、研磨は絶縁膜１０２の表面で停止する。
従って、幅の広い配線をエッチバックで形成しようとす
ると、図２（ｃ）に示すように、金属をこの幅の少なく
とも１／２堆積しなければならないが、研磨で形成しよ
うとすれば、図２（ｄ）に示すように、金１０７は配線
の厚さだけ堆積すればよい。
【００１６】
【発明の第四の実施例】本発明は例えば、選択ＣＶＤメ
タルによるスルーホール埋込み技術などと組み合わせる
ことももちろん可能である。
タルによるスルーホール埋込み技術などと組み合わせる
ことももちろん可能である。
【００１７】図２（ｅ）に示すように、第１の配線１０
８上に形成したスルーホールを選択ＣＶＤタングステン
１０９などで埋め込んだ後、絶縁膜１０２を堆積し第２
の配線形成予定領域をエッチングし、埋込みタングステ
ン１０９の表面を露出する。あとは上述の実施例同様、
配線形成予定領域を金属を埋め込んで、図２（ｆ）に示
すように、配線１０５の接続部を形成できる。
８上に形成したスルーホールを選択ＣＶＤタングステン
１０９などで埋め込んだ後、絶縁膜１０２を堆積し第２
の配線形成予定領域をエッチングし、埋込みタングステ
ン１０９の表面を露出する。あとは上述の実施例同様、
配線形成予定領域を金属を埋め込んで、図２（ｆ）に示
すように、配線１０５の接続部を形成できる。
【００１８】
【発明の効果】本発明は、任意の厚さの配線を、任意の
数の層だけ重ねることが出来るので、半導体集積回路の
集積度を大幅に高め、動作速度を大幅に高める効果を有
する。
数の層だけ重ねることが出来るので、半導体集積回路の
集積度を大幅に高め、動作速度を大幅に高める効果を有
する。
【００１９】発明者らの試作では、各層厚さ１の配線を
５層形成したが、歩留りには問題なく、動作速度は１０
％向上した。
５層形成したが、歩留りには問題なく、動作速度は１０
％向上した。
【図１】本発明の一実施例を説明するための装置断面図
である。
である。
【図２】本発明の他の一実施例を説明するための装置断
面図である。
面図である。
【図３】従来技術とその問題点を説明するための装置断
面図である。
面図である。
【図４】従来技術とその問題点を説明するための装置断
面図である。
面図である。
１０１ 半導体基板 １０２ 絶縁膜 １０３ エッチング領域 １０４ 金属 １０５ 配線 １０６，１０９ タングステン １０７ 金 １０８ 第１の配線 １１０ 平坦化剤 １１１ 塗布ガラス １１２ 広い平坦な領域 １１３ 広い配線の領域 １１４ 狭い間隔で並んだ配線領域 １１５ ダミーの配線パターン
Claims (5)
- 【請求項１】 半導体集積回路装置の配線金属体を形成
する当たり、当該配線金属体形成予定領域を除く領域に
選択的に絶縁物を形成する工程、前記配線金属体形成予
定領域に選択的に金属を埋め込む工程を有することを特
徴とする半導体集積回路装置の製造方法。 - 【請求項２】 配線金属体形成予定領域を除く領域に選
択的に絶縁物を形成する方法として、全面に絶縁膜を形
成後、前記配線金属体形成予定領域のみ選択的に除去す
る工程を有することを特徴とする請求項１記載の半導体
集積回路装置の製造方法。 - 【請求項３】 配線金属体形成予定領域に選択的に金属
を埋め込む方法として、全面に金属を前記配線金属体形
成予定領域を埋め込む姿態で形成後、エッチバックによ
り前記配線金属体形成予定領域を除く領域の前記金属を
選択的に除去することを特徴とする請求項１又は２記載
の半導体集積回路装置の製造方法。 - 【請求項４】 配線金属体形成予定領域に選択的に金属
を埋め込む方法として、全面に金属を前記配線金属体形
成予定領域を埋め込む姿態で形成後、研磨により前記配
線金属体形成予定領域を除く領域の前記金属を選択的に
除去することを特徴とする請求項１又は２記載の半導体
集積回路装置の製造方法。 - 【請求項５】 全面に金属を配線金属体形成予定領域を
埋め込む姿態で形成する方法として、全面に第１の金属
を前記配線金属体形成予定領域を埋め込まない姿態で形
成後、この第１の金属を１方の電極としためっきにより
堆積することを特徴とする請求項３又は４記載の半導体
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4859692A JPH05251441A (ja) | 1992-03-05 | 1992-03-05 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4859692A JPH05251441A (ja) | 1992-03-05 | 1992-03-05 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251441A true JPH05251441A (ja) | 1993-09-28 |
Family
ID=12807793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4859692A Withdrawn JPH05251441A (ja) | 1992-03-05 | 1992-03-05 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148563A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体装置の多層配線構造体の形成方法 |
-
1992
- 1992-03-05 JP JP4859692A patent/JPH05251441A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148563A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体装置の多層配線構造体の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214852B1 (ko) | 반도체 디바이스의 금속 배선 형성 방법 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JPH0685080A (ja) | 半導体装置及びその製造方法 | |
| JPH08222630A (ja) | 多層配線形成方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06318590A (ja) | 半導体装置の製造方法 | |
| JPH10172969A (ja) | 半導体装置の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPH09162281A (ja) | 平坦化多層配線およびその製造方法 | |
| JPH05251441A (ja) | 半導体集積回路装置の製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| JPH09162288A (ja) | 配線構造およびその形成方法 | |
| KR100498647B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100217909B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100410811B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| US5200880A (en) | Method for forming interconnect for integrated circuits | |
| JP3933331B2 (ja) | 半導体装置の製造方法 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| KR100246807B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH09223731A (ja) | 配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |