JPH08148563A - 半導体装置の多層配線構造体の形成方法 - Google Patents
半導体装置の多層配線構造体の形成方法Info
- Publication number
- JPH08148563A JPH08148563A JP6287741A JP28774194A JPH08148563A JP H08148563 A JPH08148563 A JP H08148563A JP 6287741 A JP6287741 A JP 6287741A JP 28774194 A JP28774194 A JP 28774194A JP H08148563 A JPH08148563 A JP H08148563A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- forming
- wiring
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】配線材料の種類に限定が無く、配線の厚さが均
一であり、さらに電気的接続性にすぐれた高信頼性の多
層配線構造体の形成方法を提供すること。 【構成】半導体基板１の表面の酸化シリコン膜２上液相
成長法によってフッ素含有酸化シリコン膜４Ａを選択的
に形成して配線溝を形成し、導電膜を形成し、エッチバ
ック／または化学・機械研磨を行ない第一の配線層を形
成し、酸化シリコン膜１０、フッ素含有酸化シリコン膜
１２を形成することによりビアホールを形成し、ビアホ
ールを導電膜で埋めた後、第二の金属配線層を第一の配
線層と同様に形成する。
一であり、さらに電気的接続性にすぐれた高信頼性の多
層配線構造体の形成方法を提供すること。 【構成】半導体基板１の表面の酸化シリコン膜２上液相
成長法によってフッ素含有酸化シリコン膜４Ａを選択的
に形成して配線溝を形成し、導電膜を形成し、エッチバ
ック／または化学・機械研磨を行ない第一の配線層を形
成し、酸化シリコン膜１０、フッ素含有酸化シリコン膜
１２を形成することによりビアホールを形成し、ビアホ
ールを導電膜で埋めた後、第二の金属配線層を第一の配
線層と同様に形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に多層配線構造体の形成方法に関する。
に関し、特に多層配線構造体の形成方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、配線の微
細化・多層化が進んできた。微細な多層配線構造を実現
するためには層間絶縁膜の平坦化が必須であり、平坦化
の程度が層間絶縁膜上に形成する配線の寸法精度に大き
く影響を与えるようになってきた。また、配線の多層化
によって生じる段差が、フォトリソグラフィーにおける
焦点深度を越えるようになり、この段差の高部と低部に
おける配線寸法が異なってしまう。したがって、このよ
うな段差を望ましくは完全に低減し、配線の寸法精度を
向上することが必須となってきた。
細化・多層化が進んできた。微細な多層配線構造を実現
するためには層間絶縁膜の平坦化が必須であり、平坦化
の程度が層間絶縁膜上に形成する配線の寸法精度に大き
く影響を与えるようになってきた。また、配線の多層化
によって生じる段差が、フォトリソグラフィーにおける
焦点深度を越えるようになり、この段差の高部と低部に
おける配線寸法が異なってしまう。したがって、このよ
うな段差を望ましくは完全に低減し、配線の寸法精度を
向上することが必須となってきた。
【０００３】従来から、多層配線構造には、プラズマ化
学気相成長法による酸化シリコン膜を形成した後に、ス
ピンオングラス（以下、ＳＯＧという）膜を用いて平坦
化し、再びプラズマ化学気相成長法による酸化シリコン
膜を形成した積層構造の層間絶縁膜を多用してきた。し
かしながら、ＳＯＧ膜を用いる平坦化法は、比較的細い
配線の密集部の平坦化には効果があるが、細い配線上に
はＳＯＧ膜が薄く形成され、広い配線上にはＳＯＧ膜が
厚く形成されてしまう。その結果、チップ全面を完全に
平坦化することが難しく、したがって、前述したよう
に、層間絶縁膜上に形成される配線の寸法精度が低下し
てしまい、微細な配線を形成することができない。
学気相成長法による酸化シリコン膜を形成した後に、ス
ピンオングラス（以下、ＳＯＧという）膜を用いて平坦
化し、再びプラズマ化学気相成長法による酸化シリコン
膜を形成した積層構造の層間絶縁膜を多用してきた。し
かしながら、ＳＯＧ膜を用いる平坦化法は、比較的細い
配線の密集部の平坦化には効果があるが、細い配線上に
はＳＯＧ膜が薄く形成され、広い配線上にはＳＯＧ膜が
厚く形成されてしまう。その結果、チップ全面を完全に
平坦化することが難しく、したがって、前述したよう
に、層間絶縁膜上に形成される配線の寸法精度が低下し
てしまい、微細な配線を形成することができない。
【０００４】近年、前述した理由から層間絶縁膜の完全
平坦化に対する要求が高まっており、層間絶縁膜の完全
平坦化の一つの方法として、層間絶縁膜にあらかじめ配
線溝を形成し、金属膜を配線溝に埋設する方法が検討さ
れている。例えば、ブイエルエスアイ・マルチレベル・
インターコネクション・コンファレンス・プロシーディ
ングス（ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒ
ｃｏｎｎｅｃｔｉｏｎＣｏｎｆｅｒｅｎｃｅ Ｐｒｏｃ
ｅｅｄｉｎｇｓ）誌、６月、１９９２年、第２２頁−第
２８頁に記載の論文にあるようにタングステン配線を酸
化シリコン膜の配線溝内に形成する技術（第一の従来技
術）がある。以下、図面を参照しながら、この技術を用
いた埋込み配線の形成法を説明する。この文献では、６
４ＭビットＤＲＡＭのコンタクト部にタングステン膜を
埋設している。また、第一の配線層には、タングステン
膜を酸化シリコンの配線溝に埋設し、第二の配線層に
は、アルミニウム膜とタングステン膜との積層構造を用
いている。
平坦化に対する要求が高まっており、層間絶縁膜の完全
平坦化の一つの方法として、層間絶縁膜にあらかじめ配
線溝を形成し、金属膜を配線溝に埋設する方法が検討さ
れている。例えば、ブイエルエスアイ・マルチレベル・
インターコネクション・コンファレンス・プロシーディ
ングス（ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒ
ｃｏｎｎｅｃｔｉｏｎＣｏｎｆｅｒｅｎｃｅ Ｐｒｏｃ
ｅｅｄｉｎｇｓ）誌、６月、１９９２年、第２２頁−第
２８頁に記載の論文にあるようにタングステン配線を酸
化シリコン膜の配線溝内に形成する技術（第一の従来技
術）がある。以下、図面を参照しながら、この技術を用
いた埋込み配線の形成法を説明する。この文献では、６
４ＭビットＤＲＡＭのコンタクト部にタングステン膜を
埋設している。また、第一の配線層には、タングステン
膜を酸化シリコンの配線溝に埋設し、第二の配線層に
は、アルミニウム膜とタングステン膜との積層構造を用
いている。
【０００５】まず、図８（ａ）に示すように、素子が形
成されたシリコン基板１上に酸化シリコン膜でなる第一
の絶縁膜２、第二の絶縁膜４を順次に形成する。次に、
図８（ｂ）に示すように、所定のパターンのフォトレジ
スト膜２７を形成した後、フッ素化合物ガスを用いる反
応性イオンエッチングによって、図８（ｃ）に示すよう
に、前記第二の絶縁膜４に第一の配線溝５を形成する。
続いて、図８（ｄ）に示すように、スパッタ法によって
チタン膜６−１と窒化チタン膜７−１を順次形成した
後、６フッ化タングステン（ＷＦ6 ）ガスとシラン（Ｓ
ｉＨ4 ）ガスとを用いてシラン還元による化学気相成長
法によって、第一の配線溝内部を含む全面にタングステ
ン（Ｗ）膜８−１を形成する。次に、図９（ａ）に示す
ように、化学・機械研磨によって全面を配線溝内部のタ
ングステン（Ｗ）膜を残して全面を研磨し、下層に窒化
チタン（ＴｉＮ）膜とチタン（Ｔｉ）膜を有するタング
ステン（Ｗ）膜から成る第一の配線層９−１ａを形成す
る。続いて、図９（ｂ）に示すように、酸化シリコン膜
から成る第二の絶縁膜１３（層間絶縁膜）を形成した
後、公知のフォトリソグラフィー技術と反応性イオンエ
ッチング技術を用いてビアホール１５を形成する。次
に、図９（ｃ）に示すように、図８（ｄ），９（ａ）を
参照して説明したのと同様の方法で、ビアホール部をタ
ングステン膜８−２／窒化チタン膜７−２／チタン膜６
−２の積層膜９−２で埋設する。続いて、図９（ｄ）に
示すように、酸化シリコン膜でなる第四の絶縁膜１６を
形成し、図８（ｃ）を参照して説明した工程と同様の方
法で、第二の配線溝１８を形成し、次に、スパッタ法に
よって、チタン膜２０、アルミニウム膜２１、窒化チタ
ン膜２２を順次形成した後、化学気相成長法によってタ
ングステン膜２３を形成する。次に、化学・機械研磨に
よって、全面を研磨し配線溝内のみにタングステン膜／
窒化チタン膜／アルミニウム膜／チタン膜構造の第二の
配線層を形成する。以上の方法によって、埋込み配線技
術を用いる多層配線構造を実現している。
成されたシリコン基板１上に酸化シリコン膜でなる第一
の絶縁膜２、第二の絶縁膜４を順次に形成する。次に、
図８（ｂ）に示すように、所定のパターンのフォトレジ
スト膜２７を形成した後、フッ素化合物ガスを用いる反
応性イオンエッチングによって、図８（ｃ）に示すよう
に、前記第二の絶縁膜４に第一の配線溝５を形成する。
続いて、図８（ｄ）に示すように、スパッタ法によって
チタン膜６−１と窒化チタン膜７−１を順次形成した
後、６フッ化タングステン（ＷＦ6 ）ガスとシラン（Ｓ
ｉＨ4 ）ガスとを用いてシラン還元による化学気相成長
法によって、第一の配線溝内部を含む全面にタングステ
ン（Ｗ）膜８−１を形成する。次に、図９（ａ）に示す
ように、化学・機械研磨によって全面を配線溝内部のタ
ングステン（Ｗ）膜を残して全面を研磨し、下層に窒化
チタン（ＴｉＮ）膜とチタン（Ｔｉ）膜を有するタング
ステン（Ｗ）膜から成る第一の配線層９−１ａを形成す
る。続いて、図９（ｂ）に示すように、酸化シリコン膜
から成る第二の絶縁膜１３（層間絶縁膜）を形成した
後、公知のフォトリソグラフィー技術と反応性イオンエ
ッチング技術を用いてビアホール１５を形成する。次
に、図９（ｃ）に示すように、図８（ｄ），９（ａ）を
参照して説明したのと同様の方法で、ビアホール部をタ
ングステン膜８−２／窒化チタン膜７−２／チタン膜６
−２の積層膜９−２で埋設する。続いて、図９（ｄ）に
示すように、酸化シリコン膜でなる第四の絶縁膜１６を
形成し、図８（ｃ）を参照して説明した工程と同様の方
法で、第二の配線溝１８を形成し、次に、スパッタ法に
よって、チタン膜２０、アルミニウム膜２１、窒化チタ
ン膜２２を順次形成した後、化学気相成長法によってタ
ングステン膜２３を形成する。次に、化学・機械研磨に
よって、全面を研磨し配線溝内のみにタングステン膜／
窒化チタン膜／アルミニウム膜／チタン膜構造の第二の
配線層を形成する。以上の方法によって、埋込み配線技
術を用いる多層配線構造を実現している。
【０００６】また、第二の従来技術としては特開平４−
２９０２４９号公報にあるように、酸化シリコン膜の液
相成長法と金属膜の無電解メッキ法とを用いる多層配線
構造の形成法が開示されている。以下に、この従来技術
を図面を参照しながら説明する。
２９０２４９号公報にあるように、酸化シリコン膜の液
相成長法と金属膜の無電解メッキ法とを用いる多層配線
構造の形成法が開示されている。以下に、この従来技術
を図面を参照しながら説明する。
【０００７】まず、図１０（ａ）に示すように、素子が
形成されたシリコン基板１上に酸化シリコン膜（第一の
絶縁膜２）を形成し、続いてスパッタ法によって厚さ１
００ｎｍの第一の銅膜２４を形成する。次に、図１０
（ｂ）に示すように、第一のフォトレジスト膜パターン
３を形成した後、この第一のフォトレジスト膜パターン
３をマスクに第一の銅膜２４をエッチング除去する。次
に、液相成長法によりフッ素含有酸化シリコン膜（第二
の絶縁膜４）を選択的に形成する。次に、図１０（ｃ）
に示すように、第一のフォトレジスト膜パターン３を剥
離した後に第一の銅膜２４上に無電解メッキ法を用いて
第一の銅メッキ膜２５を選択的に形成する。続いて図１
１（ａ）に示すように、ビアホールを形成するべき所定
の位置に第二のフォトレジスト膜パターン１１を形成し
た後、前述の液相成長法を用いてフッ素含有酸化シリコ
ン膜（第三の絶縁膜１３Ａ）を選択的に形成する。次
に、図１１（ｂ）に示すように、第二のフォトレジスト
膜パターン１１を剥離した後、無電解メッキ法により第
二の銅メッキ膜２６を選択的に形成する。さらに、図１
０（ａ）〜（ｃ）の工程を繰り返すことによって銅多層
配線構造を形成している。
形成されたシリコン基板１上に酸化シリコン膜（第一の
絶縁膜２）を形成し、続いてスパッタ法によって厚さ１
００ｎｍの第一の銅膜２４を形成する。次に、図１０
（ｂ）に示すように、第一のフォトレジスト膜パターン
３を形成した後、この第一のフォトレジスト膜パターン
３をマスクに第一の銅膜２４をエッチング除去する。次
に、液相成長法によりフッ素含有酸化シリコン膜（第二
の絶縁膜４）を選択的に形成する。次に、図１０（ｃ）
に示すように、第一のフォトレジスト膜パターン３を剥
離した後に第一の銅膜２４上に無電解メッキ法を用いて
第一の銅メッキ膜２５を選択的に形成する。続いて図１
１（ａ）に示すように、ビアホールを形成するべき所定
の位置に第二のフォトレジスト膜パターン１１を形成し
た後、前述の液相成長法を用いてフッ素含有酸化シリコ
ン膜（第三の絶縁膜１３Ａ）を選択的に形成する。次
に、図１１（ｂ）に示すように、第二のフォトレジスト
膜パターン１１を剥離した後、無電解メッキ法により第
二の銅メッキ膜２６を選択的に形成する。さらに、図１
０（ａ）〜（ｃ）の工程を繰り返すことによって銅多層
配線構造を形成している。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た多層配線構造体の形成方法は、次のような問題があっ
た。
た多層配線構造体の形成方法は、次のような問題があっ
た。
【０００９】まず、第一の従来技術においては、配線を
埋設するための配線溝が酸化シリコン膜を反応性イオン
エッチングすることによって形成されるため、その下層
に存在する酸化シリコン膜との選択比が小さく、エッチ
ングすべき深さの制御が難しいという欠点がある。ま
た、反応性イオンエッチングは、必ずしも均一なエッチ
ングが可能であるわけではなく、特にマイクロローディ
ング効果によるパターン依存性があるため配線溝幅に対
してエッチング深さが変化してしまうという欠点があ
る。したがって、配線溝内に形成される配線の厚さの制
御が難しく、配線の信頼性を劣化させてしまうという問
題がある。
埋設するための配線溝が酸化シリコン膜を反応性イオン
エッチングすることによって形成されるため、その下層
に存在する酸化シリコン膜との選択比が小さく、エッチ
ングすべき深さの制御が難しいという欠点がある。ま
た、反応性イオンエッチングは、必ずしも均一なエッチ
ングが可能であるわけではなく、特にマイクロローディ
ング効果によるパターン依存性があるため配線溝幅に対
してエッチング深さが変化してしまうという欠点があ
る。したがって、配線溝内に形成される配線の厚さの制
御が難しく、配線の信頼性を劣化させてしまうという問
題がある。
【００１０】また、第二の従来技術においては、配線埋
設とビアホール埋設には金属の無電解メッキ法を用いて
いるが、この方法では金・銅・ニッケルなどのメッキが
可能な材料に限定されてしまうという欠点があり、主流
となっているスパッタ法や化学気相成長法を用いて配線
層を形成できないという問題がある。また、この従来技
術で用いている酸化シリコン膜の形成にはケイフッ化水
素酸（Ｈ2 ＳｉＦ6 ）水溶液を用いているが、この水溶
液中にはフッ化水素酸（ＨＦ）が含まれていることや、
ホウ酸を添加して過飽和状態にしたとしても酸化シリコ
ンの析出にともなってフッ化水素酸（ＨＦ）が解離発生
する。したがって、フッ化水素酸に溶解するような金
属、例えばアルミニウムなどを配線層として用いること
ができないという欠点がある。さらに、この従来技術で
配線材料として用いている銅は酸化性が高く、特に溶液
を用いるメッキ法では、ビアホール底部の下層銅配線表
面が酸化してしまい、銅メッキ膜でビアホールを埋設し
ても充分な電気的接続性が得られないという問題が発生
する。
設とビアホール埋設には金属の無電解メッキ法を用いて
いるが、この方法では金・銅・ニッケルなどのメッキが
可能な材料に限定されてしまうという欠点があり、主流
となっているスパッタ法や化学気相成長法を用いて配線
層を形成できないという問題がある。また、この従来技
術で用いている酸化シリコン膜の形成にはケイフッ化水
素酸（Ｈ2 ＳｉＦ6 ）水溶液を用いているが、この水溶
液中にはフッ化水素酸（ＨＦ）が含まれていることや、
ホウ酸を添加して過飽和状態にしたとしても酸化シリコ
ンの析出にともなってフッ化水素酸（ＨＦ）が解離発生
する。したがって、フッ化水素酸に溶解するような金
属、例えばアルミニウムなどを配線層として用いること
ができないという欠点がある。さらに、この従来技術で
配線材料として用いている銅は酸化性が高く、特に溶液
を用いるメッキ法では、ビアホール底部の下層銅配線表
面が酸化してしまい、銅メッキ膜でビアホールを埋設し
ても充分な電気的接続性が得られないという問題が発生
する。
【００１１】したがって、本発明の目的は、上記の問題
点を解消する多層配線構造体の形成方法を提供すること
にある。すなわち、配線材料の種類に限定が無く、配線
の厚さが均一であり、さらに電気的接続性にすぐれた高
信頼性の多層配線構造体の形成方法を提供することにあ
る。さらに、本発明の目的は、平坦性に優れた超微細な
多層配線構造体の形成方法を提供することにもある。
点を解消する多層配線構造体の形成方法を提供すること
にある。すなわち、配線材料の種類に限定が無く、配線
の厚さが均一であり、さらに電気的接続性にすぐれた高
信頼性の多層配線構造体の形成方法を提供することにあ
る。さらに、本発明の目的は、平坦性に優れた超微細な
多層配線構造体の形成方法を提供することにもある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の多
層配線構造体の形成方法は、半導体基板の表面に形成さ
れた酸化シリコンを主成分とする第一の絶縁膜上の所定
の位置に、第一のレジスト膜パターンを形成し、過飽和
のケイフッ化水素酸水溶液中に浸漬して前記第一のレジ
スト膜パターンをマスクとして酸化シリコンを堆積させ
た後前記第一のレジスト膜を除去することによって第一
の配線溝を有するフッ素含有酸化シリコン膜でなる第二
の絶縁膜を形成し、前記第一の配線溝部を含む全面に第
一の導電膜を形成し、ドライエッチングおよびまたは化
学・機械研磨法によって前記第一の配線溝内を除き前記
第一の導電膜を除去することにより第一の配線層を形成
する工程と、酸化シリコンを主成分とする膜を全面に形
成した後リソグラフィー技術とドライエッチングを用い
て前記酸化シリコンを選択的に除去することにより前記
第１の配線上にビアホールを有する第三の絶縁膜を形成
する工程と、前記ビアホール内に第二の導電膜を選択的
に形成する工程と、前記ビアホール内の第二の導電膜の
表面を被覆する第三のレジスト膜パターンを形成し、過
飽和のケイフッ化水素酸水溶液中に浸漬して前記第三の
レジスト膜パターンをマスクとして酸化シリコンを析出
させた後前記第三のレジスト膜を除去することによって
第二の配線溝を有するフッ素含有酸化シリコン膜でなる
第四の絶縁膜を形成し、前記第二の配線溝部を含む全面
に第三の導電膜を形成し、ドライエッチングおよびまた
は化学・機械研磨法によって前記第二の配線溝内を除き
前記第三の導電膜を除去することにより第二の配線層を
形成する工程とを有するというものである。
層配線構造体の形成方法は、半導体基板の表面に形成さ
れた酸化シリコンを主成分とする第一の絶縁膜上の所定
の位置に、第一のレジスト膜パターンを形成し、過飽和
のケイフッ化水素酸水溶液中に浸漬して前記第一のレジ
スト膜パターンをマスクとして酸化シリコンを堆積させ
た後前記第一のレジスト膜を除去することによって第一
の配線溝を有するフッ素含有酸化シリコン膜でなる第二
の絶縁膜を形成し、前記第一の配線溝部を含む全面に第
一の導電膜を形成し、ドライエッチングおよびまたは化
学・機械研磨法によって前記第一の配線溝内を除き前記
第一の導電膜を除去することにより第一の配線層を形成
する工程と、酸化シリコンを主成分とする膜を全面に形
成した後リソグラフィー技術とドライエッチングを用い
て前記酸化シリコンを選択的に除去することにより前記
第１の配線上にビアホールを有する第三の絶縁膜を形成
する工程と、前記ビアホール内に第二の導電膜を選択的
に形成する工程と、前記ビアホール内の第二の導電膜の
表面を被覆する第三のレジスト膜パターンを形成し、過
飽和のケイフッ化水素酸水溶液中に浸漬して前記第三の
レジスト膜パターンをマスクとして酸化シリコンを析出
させた後前記第三のレジスト膜を除去することによって
第二の配線溝を有するフッ素含有酸化シリコン膜でなる
第四の絶縁膜を形成し、前記第二の配線溝部を含む全面
に第三の導電膜を形成し、ドライエッチングおよびまた
は化学・機械研磨法によって前記第二の配線溝内を除き
前記第三の導電膜を除去することにより第二の配線層を
形成する工程とを有するというものである。
【００１３】上記第三の絶縁膜の形成工程の代りに、酸
化シリコンを主成分とする下地膜を全面に堆積した後前
記第一の配線層の上方を選択的に被覆する第二のレジス
ト膜パターンを形成し、過飽和のケイフッ化水素酸水溶
液中に浸漬して前記第二のレジスト膜パターンをマスク
として酸化シリコンを堆積させた後前記第二のレジスト
膜パターンを除去することによって所定の開口を有する
フッ素含有酸化シリコン膜を形成し、反応性イオンエッ
チングによって前記開口部に露出する前記下地膜を除去
することによってビアホールを有する第三の絶縁膜を形
成する工程を用いてもよい。
化シリコンを主成分とする下地膜を全面に堆積した後前
記第一の配線層の上方を選択的に被覆する第二のレジス
ト膜パターンを形成し、過飽和のケイフッ化水素酸水溶
液中に浸漬して前記第二のレジスト膜パターンをマスク
として酸化シリコンを堆積させた後前記第二のレジスト
膜パターンを除去することによって所定の開口を有する
フッ素含有酸化シリコン膜を形成し、反応性イオンエッ
チングによって前記開口部に露出する前記下地膜を除去
することによってビアホールを有する第三の絶縁膜を形
成する工程を用いてもよい。
【００１４】ビアホール内に第二の導電膜を選択的に形
成するには、選択ＣＶＤ法によりビアホール内にタング
ステンなどの金属膜を形成することができる。また、第
二の導電膜を全面に形成し、ドライエッチングおよびま
たは化学・機械的研磨法によってビアホール内部を除き
前記第二の導電膜を除去するようにしてもよい。
成するには、選択ＣＶＤ法によりビアホール内にタング
ステンなどの金属膜を形成することができる。また、第
二の導電膜を全面に形成し、ドライエッチングおよびま
たは化学・機械的研磨法によってビアホール内部を除き
前記第二の導電膜を除去するようにしてもよい。
【００１５】酸化シリコンを主成分とする膜としては、
二酸化シリコン膜もしくはリン、ホウ素またはゲルマニ
ウムのうちの少なくとも一つを含有する酸化シリコン膜
をスパッタ法または化学気相成長法によって形成するこ
とができる。
二酸化シリコン膜もしくはリン、ホウ素またはゲルマニ
ウムのうちの少なくとも一つを含有する酸化シリコン膜
をスパッタ法または化学気相成長法によって形成するこ
とができる。
【００１６】第一の導電膜ないし第三の導電膜として
は、窒化チタン膜およびまたはタングステン，モリブデ
ン，金，銀，銅，シリコン，アルミニウム，チタン，チ
タン含有シリコンのうちの少なくとも一つの材料でな
り、スパッタ法およびまたは化学的気相成長法によって
形成される導電膜を用いることができる。
は、窒化チタン膜およびまたはタングステン，モリブデ
ン，金，銀，銅，シリコン，アルミニウム，チタン，チ
タン含有シリコンのうちの少なくとも一つの材料でな
り、スパッタ法およびまたは化学的気相成長法によって
形成される導電膜を用いることができる。
【００１７】過飽和のケイフッ化水素酸水溶液は、ケイ
フッ化水素水溶液を加熱するか、ケイフッ化水素水溶液
にアルミニウムを溶解するか、ホウ酸水溶液を添加する
かあるいは水を添加することによって得られる。
フッ化水素水溶液を加熱するか、ケイフッ化水素水溶液
にアルミニウムを溶解するか、ホウ酸水溶液を添加する
かあるいは水を添加することによって得られる。
【００１８】
【作用】第一，第二の配線溝をフッ素含有シリコン膜の
選択成長法で形成し、反応性イオンエッチングを用いな
いのでパターン依存性がない。
選択成長法で形成し、反応性イオンエッチングを用いな
いのでパターン依存性がない。
【００１９】層間絶縁膜（第三の絶縁膜）の形成時に、
過飽和のケイフッ化水酸水溶液に浸漬する前に酸化シリ
コン膜を堆積するかもしくはこの水溶液を使用しないの
で下層の第一の配線の浸蝕は防止される。
過飽和のケイフッ化水酸水溶液に浸漬する前に酸化シリ
コン膜を堆積するかもしくはこの水溶液を使用しないの
で下層の第一の配線の浸蝕は防止される。
【００２０】第四の絶縁膜の形成時に、ビアホール部を
レジスト膜で覆った状態で上記水溶液に浸漬するのでビ
アホールに埋設された第二の導電膜の浸蝕は防止され
る。
レジスト膜で覆った状態で上記水溶液に浸漬するのでビ
アホールに埋設された第二の導電膜の浸蝕は防止され
る。
【００２１】配線溝やビアホールを導電膜で埋める手法
を用いるので段差の殆んどない下地に絶縁膜を形成でき
る。
を用いるので段差の殆んどない下地に絶縁膜を形成でき
る。
【００２２】
【実施例】次に本発明について図面を参照して説明す
る。図１〜図５は本発明の第一の実施例である２層アル
ミニウム配線構造体の形成方法を工程順に示した断面図
である。
る。図１〜図５は本発明の第一の実施例である２層アル
ミニウム配線構造体の形成方法を工程順に示した断面図
である。
【００２３】まず、図１（ａ）に示すように、素子が形
成されたシリコン基板１上に厚さ１μｍの酸化シリコン
膜を第一の絶縁膜２としてプラズマ化学気相成長法で形
成した後、配線層を形成すべき所定の位置を覆って第一
のフォトレジスト膜パターン３Ａを公知のフォトリソグ
ラフィー技術を用いて形成する。
成されたシリコン基板１上に厚さ１μｍの酸化シリコン
膜を第一の絶縁膜２としてプラズマ化学気相成長法で形
成した後、配線層を形成すべき所定の位置を覆って第一
のフォトレジスト膜パターン３Ａを公知のフォトリソグ
ラフィー技術を用いて形成する。
【００２４】次に、図１（ｂ）に示すように、第一のフ
ォトレジスト膜パターン３Ａをマスクとして過飽和のケ
イフッ化水素酸水溶液を用いる液相成長法によって厚さ
０．８μｍのフッ素含有酸化シリコン膜を第二の絶縁膜
４Ａとして形成する。
ォトレジスト膜パターン３Ａをマスクとして過飽和のケ
イフッ化水素酸水溶液を用いる液相成長法によって厚さ
０．８μｍのフッ素含有酸化シリコン膜を第二の絶縁膜
４Ａとして形成する。
【００２５】ここで、フッ素含有酸化シリコン膜の形成
には濃度約４０重量％のケイフッ化水素酸を用い、アル
ミニウム金属片を浸漬・溶解せしめることによって過飽
和状態を保った。このときのケイフッ化水素酸とアルミ
ニウムとの反応は、特開昭６２−２０８７６号公報に記
述されているように、次の反応式（１）および（２）で
表される。
には濃度約４０重量％のケイフッ化水素酸を用い、アル
ミニウム金属片を浸漬・溶解せしめることによって過飽
和状態を保った。このときのケイフッ化水素酸とアルミ
ニウムとの反応は、特開昭６２−２０８７６号公報に記
述されているように、次の反応式（１）および（２）で
表される。
【００２６】
【００２７】すなわち、アルミニウムの添加によって式
（１）および（２）の化学平衡状態が右方向にシフト
し、その結果式（１）に示すように、酸化シリコンが析
出し膜堆積がおこる。ここで、反応式には表されていな
いが、本発明の発明者は、形成した膜がＳｉ−Ｆ結合を
有する酸化シリコン膜であることを確認している。膜形
成時には、ケイフッ化水素酸水溶液の温度を３５℃と
し、ケイフッ化水素酸水溶液１リットルに対するアルミ
ニウムの溶解度が約０．５ｇ／時になるようにした。こ
れらの条件を用いたときの膜堆積速度は８０〜１００ｎ
ｍ／時であった。
（１）および（２）の化学平衡状態が右方向にシフト
し、その結果式（１）に示すように、酸化シリコンが析
出し膜堆積がおこる。ここで、反応式には表されていな
いが、本発明の発明者は、形成した膜がＳｉ−Ｆ結合を
有する酸化シリコン膜であることを確認している。膜形
成時には、ケイフッ化水素酸水溶液の温度を３５℃と
し、ケイフッ化水素酸水溶液１リットルに対するアルミ
ニウムの溶解度が約０．５ｇ／時になるようにした。こ
れらの条件を用いたときの膜堆積速度は８０〜１００ｎ
ｍ／時であった。
【００２８】次に、図１（ｃ）に示すように、第一のフ
ォトレジスト膜パターン３Ａを剥離液中で剥離除去する
と、第二の絶縁膜４Ａの所定の位置に第一の配線溝５Ａ
が形成される。
ォトレジスト膜パターン３Ａを剥離液中で剥離除去する
と、第二の絶縁膜４Ａの所定の位置に第一の配線溝５Ａ
が形成される。
【００２９】次に、図１（ｄ）に示すように、スパッタ
装置に入れて、１０-5Ｐａの真空にしたのち、０．７Ｐ
ａのアルゴンによるエッチングで自然酸化膜を除去した
のち第一の配線溝５Ａを含む全面にわたって、スパッタ
法によって厚さ約５０ｎｍのチタン（Ｔｉ）膜６−１、
厚さ約１００ｎｍの窒化チタン（ＴｉＮ）膜７−１を順
次形成した後、熱化学気相成長法によって厚さ約０．７
μｍのアルミニウム（Ａｌ）膜８−１を形成する。こう
して、３層膜（第一の導電膜９−１）を形成する。ここ
で、Ａｌ膜の化学気相成長には、原料としてジメチルア
ルミニウムハイドライド［ＡｌＨ（ＣＨ3 ）2 ］を用
い、３０℃の温度に保ちキャリアガスとして水素ガスを
用い、バブリングによって気化せしめ、反応室に導入し
た。バブリングに用いた水素ガスの流量は２５０ｓｃｃ
ｍにコントロールした。また、反応室内の圧力を１３０
Ｐａに保ち、基板温度を２５０℃とした。これらの条件
を用いたときのアルミニウム膜の堆積速度は約０．４μ
ｍ／分であった。
装置に入れて、１０-5Ｐａの真空にしたのち、０．７Ｐ
ａのアルゴンによるエッチングで自然酸化膜を除去した
のち第一の配線溝５Ａを含む全面にわたって、スパッタ
法によって厚さ約５０ｎｍのチタン（Ｔｉ）膜６−１、
厚さ約１００ｎｍの窒化チタン（ＴｉＮ）膜７−１を順
次形成した後、熱化学気相成長法によって厚さ約０．７
μｍのアルミニウム（Ａｌ）膜８−１を形成する。こう
して、３層膜（第一の導電膜９−１）を形成する。ここ
で、Ａｌ膜の化学気相成長には、原料としてジメチルア
ルミニウムハイドライド［ＡｌＨ（ＣＨ3 ）2 ］を用
い、３０℃の温度に保ちキャリアガスとして水素ガスを
用い、バブリングによって気化せしめ、反応室に導入し
た。バブリングに用いた水素ガスの流量は２５０ｓｃｃ
ｍにコントロールした。また、反応室内の圧力を１３０
Ｐａに保ち、基板温度を２５０℃とした。これらの条件
を用いたときのアルミニウム膜の堆積速度は約０．４μ
ｍ／分であった。
【００３０】次に、図２（ａ）に示すように、化学・機
械研磨によって第一の配線溝５Ａ内を除く表面のアルミ
ニウム膜８−１、窒化チタン膜７−１、チタン膜６−１
を順次研磨・除去し、第一の配線層９−１ａを形成す
る。このとき、粒径が約３０ｎｍの酸化シリコン微粒子
を純水に分散せしめた酸性（ＰＨ：２．５）の研磨剤を
用いた。研磨条件は、研磨パッドを有する定盤の回転速
度を５０回転／分とし、また、シリコン基板を支持する
研磨ヘッド部の回転速度を５０回転／分とした。研磨剤
は１分間に７５ｃｃ添加した。このときの研磨速度は約
０．４μｍ／分であった。
械研磨によって第一の配線溝５Ａ内を除く表面のアルミ
ニウム膜８−１、窒化チタン膜７−１、チタン膜６−１
を順次研磨・除去し、第一の配線層９−１ａを形成す
る。このとき、粒径が約３０ｎｍの酸化シリコン微粒子
を純水に分散せしめた酸性（ＰＨ：２．５）の研磨剤を
用いた。研磨条件は、研磨パッドを有する定盤の回転速
度を５０回転／分とし、また、シリコン基板を支持する
研磨ヘッド部の回転速度を５０回転／分とした。研磨剤
は１分間に７５ｃｃ添加した。このときの研磨速度は約
０．４μｍ／分であった。
【００３１】次に、図２（ｂ）に示すように、プラズマ
化学気相成長法によって、厚さ約０．１μｍの酸化シリ
コン膜でなる下地膜１０を形成した後、ビアホールを形
成すべき所定の位置に第二のフォトレジスト膜パターン
１１Ａを形成する。
化学気相成長法によって、厚さ約０．１μｍの酸化シリ
コン膜でなる下地膜１０を形成した後、ビアホールを形
成すべき所定の位置に第二のフォトレジスト膜パターン
１１Ａを形成する。
【００３２】次に、図２（ｃ）に示すように、第二のフ
ォトレジスト膜パターン１１Ａをマスクに厚さ０．８μ
ｍのフッ素含有酸化シリコン膜１２を前述した方法によ
って選択的に形成した後、第二のフォトレジスト膜パタ
ーン１１Ａを剥離液中で除去することによって開口１４
を形成する。
ォトレジスト膜パターン１１Ａをマスクに厚さ０．８μ
ｍのフッ素含有酸化シリコン膜１２を前述した方法によ
って選択的に形成した後、第二のフォトレジスト膜パタ
ーン１１Ａを剥離液中で除去することによって開口１４
を形成する。
【００３３】次に、図２（ｄ）に示すように、四フッ化
炭素（ＣＦ4 ）ガスを用いる反応性ドライエッチングに
よって、全面をエッチバックせしめて、開口１４の底部
に存在する酸化シリコン膜（１０）を除去する。このと
き、反応性ドライエッチングは、バッチ処理が可能な平
行平板型装置を用いて、以下の条件を用いた。ＣＦ4ガ
ス流量を１００ｓｃｃｍ、反応室内の圧力を１０Ｐａと
し、基板温度を２０℃とした。また、高周波電力（１
３．５６ＭＨｚ）を１ｋＷとした。このときのエッチン
グ速度は約４０ｎｍ／分であった。エッチバック後に
は、フッ素含有酸化シリコン膜１２の厚さは０．６５μ
ｍであった。こうして、ビアホール１５Ａを有する第三
の絶縁膜１３Ｂ（下地膜１０とフッ素含有酸化シリコン
膜１２の２層膜）の形成を終る。
炭素（ＣＦ4 ）ガスを用いる反応性ドライエッチングに
よって、全面をエッチバックせしめて、開口１４の底部
に存在する酸化シリコン膜（１０）を除去する。このと
き、反応性ドライエッチングは、バッチ処理が可能な平
行平板型装置を用いて、以下の条件を用いた。ＣＦ4ガ
ス流量を１００ｓｃｃｍ、反応室内の圧力を１０Ｐａと
し、基板温度を２０℃とした。また、高周波電力（１
３．５６ＭＨｚ）を１ｋＷとした。このときのエッチン
グ速度は約４０ｎｍ／分であった。エッチバック後に
は、フッ素含有酸化シリコン膜１２の厚さは０．６５μ
ｍであった。こうして、ビアホール１５Ａを有する第三
の絶縁膜１３Ｂ（下地膜１０とフッ素含有酸化シリコン
膜１２の２層膜）の形成を終る。
【００３４】次に、図３（ａ）に示すように、ビアホー
ル１５Ａを含む全面に、スパッタ法によって厚さ５０ｎ
のチタン（Ｔｉ）膜６−２、厚さ１００ｎｍの窒化チタ
ン（ＴｉＮ）膜７−２を順次形成した後、熱化学気相成
長法によって厚さ約０．７μｍのアルミニウム（Ａｌ）
膜８−２を形成する。ここで、Ａｌ膜の化学気相成長に
は、前述と同様な条件、すなわち、原料としてジメチル
アルミニウムハイドライド［ＡｌＨ（ＣＨ3 ）2 ］を３
０℃の温度に保ち、水素ガスを用いるバブリングによっ
て気化せしめ、反応室に導入した。ここで、バブリング
に用いた水素ガスの流量は２５０ｓｃｃｍに、また、反
応室内の圧力を１３０Ｐａに保ち、基板温度を２５０℃
とした。こうして第二の導電膜９−２Ａの形成を終る。
ル１５Ａを含む全面に、スパッタ法によって厚さ５０ｎ
のチタン（Ｔｉ）膜６−２、厚さ１００ｎｍの窒化チタ
ン（ＴｉＮ）膜７−２を順次形成した後、熱化学気相成
長法によって厚さ約０．７μｍのアルミニウム（Ａｌ）
膜８−２を形成する。ここで、Ａｌ膜の化学気相成長に
は、前述と同様な条件、すなわち、原料としてジメチル
アルミニウムハイドライド［ＡｌＨ（ＣＨ3 ）2 ］を３
０℃の温度に保ち、水素ガスを用いるバブリングによっ
て気化せしめ、反応室に導入した。ここで、バブリング
に用いた水素ガスの流量は２５０ｓｃｃｍに、また、反
応室内の圧力を１３０Ｐａに保ち、基板温度を２５０℃
とした。こうして第二の導電膜９−２Ａの形成を終る。
【００３５】次に、図３（ｃ）に示すように、ビアホー
ル１５Ａ部を覆う所定形状の第三のフォトレジスト膜パ
ターン１７を形成し、これをマスクとして厚さ０．８μ
ｍのフッ素含有酸化シリコン膜を前述した液相成長法に
より第四の絶縁膜１６Ａとして形成する。
ル１５Ａ部を覆う所定形状の第三のフォトレジスト膜パ
ターン１７を形成し、これをマスクとして厚さ０．８μ
ｍのフッ素含有酸化シリコン膜を前述した液相成長法に
より第四の絶縁膜１６Ａとして形成する。
【００３６】次に、図４（ａ）に示すように、第三のフ
ォトレジスト膜パターン１７を除去することにより、第
二の配線溝１８Ａの形成を終る。
ォトレジスト膜パターン１７を除去することにより、第
二の配線溝１８Ａの形成を終る。
【００３７】次に、図４（ｂ）に示すように、第一の配
線層の形成と同様に、厚さ約５０ｎｍのチタン（Ｔｉ）
膜６−３、厚さ約１００ｎｍの窒化チタン（ＴｉＮ）膜
７−３、厚さ約０．７μｍのアルミニウム（Ａｌ）膜８
−３からなる第三の導電膜９−３を形成し、化学・機械
研磨法を利用して、図４（ｃ）に示すように第二の配線
層９−３ａを形成する。
線層の形成と同様に、厚さ約５０ｎｍのチタン（Ｔｉ）
膜６−３、厚さ約１００ｎｍの窒化チタン（ＴｉＮ）膜
７−３、厚さ約０．７μｍのアルミニウム（Ａｌ）膜８
−３からなる第三の導電膜９−３を形成し、化学・機械
研磨法を利用して、図４（ｃ）に示すように第二の配線
層９−３ａを形成する。
【００３８】以上の工程で、２層アルミニウム配線構造
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜表面は、ほぼ完全に平坦であった。また、
１万個のビアホールを直列接続した試料を用いて接続抵
抗を測定したところ、直径０．６μｍのビアホール一個
当り約０．３Ωであった。９５％の試料で、ビアホール
における接続不良（断線）による高抵抗は観測されなか
った。すなわち良品率は９５％であった。
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜表面は、ほぼ完全に平坦であった。また、
１万個のビアホールを直列接続した試料を用いて接続抵
抗を測定したところ、直径０．６μｍのビアホール一個
当り約０．３Ωであった。９５％の試料で、ビアホール
における接続不良（断線）による高抵抗は観測されなか
った。すなわち良品率は９５％であった。
【００３９】第三の絶縁膜１３Ｂの形成は、第一の配線
層９−１ａを下地膜１０で覆ってから液相成長法を利用
するので、第一の配線層９−１ａの浸蝕は防止される。
第四の絶縁膜１６Ａの形成時にはビアホール部の表面は
フォトレジスト膜で覆われているので、同様に浸蝕は予
防される。
層９−１ａを下地膜１０で覆ってから液相成長法を利用
するので、第一の配線層９−１ａの浸蝕は防止される。
第四の絶縁膜１６Ａの形成時にはビアホール部の表面は
フォトレジスト膜で覆われているので、同様に浸蝕は予
防される。
【００４０】化学・機械的研磨法と液相成長法を併用す
るので平坦性は良好である。
るので平坦性は良好である。
【００４１】図５（ａ）〜（ｃ）は本発明の第二の実施
例の説明のための工程順断面図である。
例の説明のための工程順断面図である。
【００４２】図５（ａ）に示すように、ビアホール１５
Ａを有する第三の絶縁膜１３Ｂの形成までを第一の実施
例と同様にして行なう。
Ａを有する第三の絶縁膜１３Ｂの形成までを第一の実施
例と同様にして行なう。
【００４３】次に、図５（ｂ）に示すように、６フッ化
タングステン（ＷＦ6 ）ガスとシラン（ＳｉＨ4 ）ガス
とを用いる熱化学気相成長法により、厚さ０．８μｍの
タングステン膜１９をビアホール１５Ａ内に選択的に形
成する。このとき、６フッ化タングステンガスとシラン
ガスの流量を、それぞれ２０ｓｃｃｍ，１２ｓｃｃｍと
した。また、基板加熱温度を２７０℃、反応室内の圧力
を４Ｐａとした。これらの条件を用いたときの膜堆積速
度は約０．６μｍ／分であった。
タングステン（ＷＦ6 ）ガスとシラン（ＳｉＨ4 ）ガス
とを用いる熱化学気相成長法により、厚さ０．８μｍの
タングステン膜１９をビアホール１５Ａ内に選択的に形
成する。このとき、６フッ化タングステンガスとシラン
ガスの流量を、それぞれ２０ｓｃｃｍ，１２ｓｃｃｍと
した。また、基板加熱温度を２７０℃、反応室内の圧力
を４Ｐａとした。これらの条件を用いたときの膜堆積速
度は約０．６μｍ／分であった。
【００４４】次に、第一の実施例と同様にして、図５
（ｃ）に示すように、第二の配線溝１８Ａを有する第四
の絶縁膜１６Ａ、第二の配線層９−３ａを形成する。
（ｃ）に示すように、第二の配線溝１８Ａを有する第四
の絶縁膜１６Ａ、第二の配線層９−３ａを形成する。
【００４５】以上の工程で、２層アルミニウム配線構造
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜は、ほぼ完全に平坦であった。また、１万
個のビアホールアレーを用いて接続抵抗を測定したとこ
ろ、直径０．６μｍのビアホール一個当り約０．８Ωで
あった。これは、第一の実施例より抵抗値が大きいが、
実用上十分に小さい値である。本実施例では、ビアホー
ルの埋設にタングステン膜の選択成長技術を用いること
によって、製造工程の削減が可能となる利点がある。良
品率は、９３％以上であった。第一の実施例より良品率
が劣るのは、タングステン膜の選択成長時の圧力が４Ｐ
ａと比較的に高く残留ガス中の酸素や水によってアルミ
ニウム膜８−１の表面に酸化膜が形成されることがある
ためと推定される。
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜は、ほぼ完全に平坦であった。また、１万
個のビアホールアレーを用いて接続抵抗を測定したとこ
ろ、直径０．６μｍのビアホール一個当り約０．８Ωで
あった。これは、第一の実施例より抵抗値が大きいが、
実用上十分に小さい値である。本実施例では、ビアホー
ルの埋設にタングステン膜の選択成長技術を用いること
によって、製造工程の削減が可能となる利点がある。良
品率は、９３％以上であった。第一の実施例より良品率
が劣るのは、タングステン膜の選択成長時の圧力が４Ｐ
ａと比較的に高く残留ガス中の酸素や水によってアルミ
ニウム膜８−１の表面に酸化膜が形成されることがある
ためと推定される。
【００４６】図６（ａ）〜（ｄ）は本発明の第三の実施
例の説明のための工程順断面図である。
例の説明のための工程順断面図である。
【００４７】図６（ａ）に示すように、第一の配線層９
−１ａの形成までを第一の実施例と同様にして行なう。
次に、プラズマ化学気相成長法によって厚さ０．８μｍ
の酸化シリコン膜を第三の絶縁膜１３Ｃとして形成した
後、公知のフォトリソグラフィー技術とＣＨＦ3 ガスを
用いた選択性の反応性イオンエッチング用いて第一の配
線層９−１ａ上にビアホール１５Ｂを形成する。この場
合、若干オーバーエッチングしても第一の配線層９−１
ａは殆んどエッチングされないので、ビアホール１５Ｂ
を確実に形成できる。
−１ａの形成までを第一の実施例と同様にして行なう。
次に、プラズマ化学気相成長法によって厚さ０．８μｍ
の酸化シリコン膜を第三の絶縁膜１３Ｃとして形成した
後、公知のフォトリソグラフィー技術とＣＨＦ3 ガスを
用いた選択性の反応性イオンエッチング用いて第一の配
線層９−１ａ上にビアホール１５Ｂを形成する。この場
合、若干オーバーエッチングしても第一の配線層９−１
ａは殆んどエッチングされないので、ビアホール１５Ｂ
を確実に形成できる。
【００４８】次に、図６（ｂ）に示すように、第一の実
施例と同様にして、厚さ５０ｎｍのチタン膜６−２，厚
さ１００ｎｍの窒化チタン膜７−２を形成する。６フッ
化タングステン（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとを
用いる熱化学気相成長法により厚さ０．７μｍのタング
ステン膜１９Ａを形成する。このとき、６フッ化タング
ステンガスと水素ガスの流量を、それぞれ１００ｓｃｃ
ｍ，１ｓｌｍとした。また、基板加熱温度を４００℃、
反応室内の圧力を約６６００Ｐａとした。これらの条件
を用いたときの膜堆積速度は約０．３μｍ／分であっ
た。
施例と同様にして、厚さ５０ｎｍのチタン膜６−２，厚
さ１００ｎｍの窒化チタン膜７−２を形成する。６フッ
化タングステン（ＷＦ6 ）ガスと水素（Ｈ2 ）ガスとを
用いる熱化学気相成長法により厚さ０．７μｍのタング
ステン膜１９Ａを形成する。このとき、６フッ化タング
ステンガスと水素ガスの流量を、それぞれ１００ｓｃｃ
ｍ，１ｓｌｍとした。また、基板加熱温度を４００℃、
反応室内の圧力を約６６００Ｐａとした。これらの条件
を用いたときの膜堆積速度は約０．３μｍ／分であっ
た。
【００４９】次に、化学・機械研磨によってタングステ
ン膜１９−Ａ、窒化チタン膜７−２、第二のチタン膜６
−２を順次研磨し、図６（ｃ）に示すように、ビアホー
ル１５Ｂにタングステン膜、窒化チタン膜、チタン膜で
なる第二の導電膜９−２Ｂａを埋設する。このとき化学
・機械研磨は、第一の実施例と同様な条件を用いた。タ
ングステン膜の研磨速度は約０．３μｍ／分であった。
ン膜１９−Ａ、窒化チタン膜７−２、第二のチタン膜６
−２を順次研磨し、図６（ｃ）に示すように、ビアホー
ル１５Ｂにタングステン膜、窒化チタン膜、チタン膜で
なる第二の導電膜９−２Ｂａを埋設する。このとき化学
・機械研磨は、第一の実施例と同様な条件を用いた。タ
ングステン膜の研磨速度は約０．３μｍ／分であった。
【００５０】次に、第一の実施例と同様にして、図６
（ｄ）に示すように、第４の絶縁膜１６Ａ、第二の配線
層９−３ａを形成する。
（ｄ）に示すように、第４の絶縁膜１６Ａ、第二の配線
層９−３ａを形成する。
【００５１】以上の工程で、２層アルミニウム配線構造
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜表面は、ほぼ完全に平坦であった。また、
１万個のビアホールアレーを用いて接続抵抗を測定した
ところ、直径０．６μｍのビアホール一個当り約０．７
Ωであり、第二の実施例よりも小さい値が得られた。さ
らに、良品率９５％と第二の実施例よりも高い値が得ら
れた。これは、チタン膜６−２，窒化チタン膜７−２を
形成してからタングステン膜を形成するので第一の配線
層表面の自然酸化膜の形成が回避されるからである。こ
のように、層間絶縁膜（１３Ｃ）の形成は必ずしも液相
成長法によらなくてもよく、工程の簡略化ができる。
体が形成できる。形成した２層アルミニウム配線構造体
の層間絶縁膜表面は、ほぼ完全に平坦であった。また、
１万個のビアホールアレーを用いて接続抵抗を測定した
ところ、直径０．６μｍのビアホール一個当り約０．７
Ωであり、第二の実施例よりも小さい値が得られた。さ
らに、良品率９５％と第二の実施例よりも高い値が得ら
れた。これは、チタン膜６−２，窒化チタン膜７−２を
形成してからタングステン膜を形成するので第一の配線
層表面の自然酸化膜の形成が回避されるからである。こ
のように、層間絶縁膜（１３Ｃ）の形成は必ずしも液相
成長法によらなくてもよく、工程の簡略化ができる。
【００５２】図７（ａ）〜（ｄ）は本発明の第四の実施
例の説明のための工程順断面図である。
例の説明のための工程順断面図である。
【００５３】図７（ａ），（ｂ）に示すように、第三の
実施例と同様にして、ビアホール１５Ｂを有する第三の
絶縁膜１３Ｃまでを形成する。
実施例と同様にして、ビアホール１５Ｂを有する第三の
絶縁膜１３Ｃまでを形成する。
【００５４】次に、第二の実施例と同様にして、図７
（ｃ）に示すように、ビアホール１５Ｂ内にタングステ
ン膜１９を選択成長させる。次に、第一の実施例と同様
にして、図７（ｄ）に示すように、第４の絶縁膜１６
Ａ、第二の配線層９−３ａを形成する。
（ｃ）に示すように、ビアホール１５Ｂ内にタングステ
ン膜１９を選択成長させる。次に、第一の実施例と同様
にして、図７（ｄ）に示すように、第４の絶縁膜１６
Ａ、第二の配線層９−３ａを形成する。
【００５５】本実施例では、第二の実施例とほぼ同様の
結果が得られたが、第二の実施例より、層間絶縁膜の形
成工程が簡略であるという利点がある。
結果が得られたが、第二の実施例より、層間絶縁膜の形
成工程が簡略であるという利点がある。
【００５６】上述の第一〜第四の実施例では、２層配線
構造体の形成法について説明したが、３層以上の多層配
線構造体の形成にも適用できるものである。
構造体の形成法について説明したが、３層以上の多層配
線構造体の形成にも適用できるものである。
【００５７】また、配線溝やビアホール内に選択的に導
電膜を埋設する方法として、全面に導電膜を形成した後
に、化学・機械研磨法によって前述の配線溝やビアホー
ル内部を除き前述の導電膜を除去せしめているが、この
工程は、従来のフッ素化合物および／または塩素化合物
を用いる反応性イオンエッチング技術によるエッチバッ
クを用いてもよい。
電膜を埋設する方法として、全面に導電膜を形成した後
に、化学・機械研磨法によって前述の配線溝やビアホー
ル内部を除き前述の導電膜を除去せしめているが、この
工程は、従来のフッ素化合物および／または塩素化合物
を用いる反応性イオンエッチング技術によるエッチバッ
クを用いてもよい。
【００５８】さらに、フッ素含有酸化シリコン膜以外の
絶縁膜である酸化シリコンを主成分とする膜として、プ
ラズマ化学気相成長法で形成した二酸化シリコン膜を用
いているが、これらは、リン、ホウ素、ゲルマニウムの
うちの少なくても一つを含有し、その形成方法が、スパ
ッタ法、および／または、化学気相成長法であればよ
い。
絶縁膜である酸化シリコンを主成分とする膜として、プ
ラズマ化学気相成長法で形成した二酸化シリコン膜を用
いているが、これらは、リン、ホウ素、ゲルマニウムの
うちの少なくても一つを含有し、その形成方法が、スパ
ッタ法、および／または、化学気相成長法であればよ
い。
【００５９】さらにまた、第一および第二の配線層とし
ては、アルミニウム膜／窒化チタン膜／チタン膜の積層
構造を用いたが、これは、タングステン、モリブデン、
金、銀、銅、シリコン、アルミニウム、チタン、チタン
含有タングステンのうちの少なくても一つの材料から成
り、その形成方法が、スパッタ法、および／または、化
学気相成長法のうちの少なくても一つであればよい。ビ
アホール部に埋設する導電膜も、タングステン、モリブ
デン、金、銀、銅、シリコン、アルミニウム、チタン、
窒化チタン、チタン含有タングステンのうちの少なくて
も一つの材料から成り、その形成方法が、スパッタ法、
および／または、化学気相成長法のうちの少なくても一
つであればよい。
ては、アルミニウム膜／窒化チタン膜／チタン膜の積層
構造を用いたが、これは、タングステン、モリブデン、
金、銀、銅、シリコン、アルミニウム、チタン、チタン
含有タングステンのうちの少なくても一つの材料から成
り、その形成方法が、スパッタ法、および／または、化
学気相成長法のうちの少なくても一つであればよい。ビ
アホール部に埋設する導電膜も、タングステン、モリブ
デン、金、銀、銅、シリコン、アルミニウム、チタン、
窒化チタン、チタン含有タングステンのうちの少なくて
も一つの材料から成り、その形成方法が、スパッタ法、
および／または、化学気相成長法のうちの少なくても一
つであればよい。
【００６０】また、ケイフッ化水素酸水溶液を過飽和に
する方法として、アルミニウムを溶解する方法を用いた
が、これは、ケイフッ化水素酸水溶液を加熱してＨＦを
蒸発させる方法、ホウ酸（Ｈ3 ＢＯ3 ）水溶液を添加す
る方法（例えば、エヌイーシー・リサーチ・アンド・デ
ィベロプメント（ＮＥＣ ＲＥＳＥＡＲＣＨ ＆ ＤＥ
ＶＥＬＯＰＭＥＮＴ）誌、第３２巻、第３号、１９９１
年、７月、第３１５頁−第３２２頁に記載）、アルミニ
ウムを溶解する方法、水を添加する方法のうちの少なく
ても一つの方法を用いればよい。
する方法として、アルミニウムを溶解する方法を用いた
が、これは、ケイフッ化水素酸水溶液を加熱してＨＦを
蒸発させる方法、ホウ酸（Ｈ3 ＢＯ3 ）水溶液を添加す
る方法（例えば、エヌイーシー・リサーチ・アンド・デ
ィベロプメント（ＮＥＣ ＲＥＳＥＡＲＣＨ ＆ ＤＥ
ＶＥＬＯＰＭＥＮＴ）誌、第３２巻、第３号、１９９１
年、７月、第３１５頁−第３２２頁に記載）、アルミニ
ウムを溶解する方法、水を添加する方法のうちの少なく
ても一つの方法を用いればよい。
【００６１】
【発明の効果】本発明は、配線層を埋設するための配線
溝の形成のために反応性イオンエッチングを用いないた
め、配線溝の深さはフッ素含有酸化シリコン膜の厚さに
よって決定されることから、パターン依存性を完全に解
消できるという効果がある。その結果、配線溝内に形成
される配線層の厚さの制御が容易となり、配線の信頼性
低下を防止できる。
溝の形成のために反応性イオンエッチングを用いないた
め、配線溝の深さはフッ素含有酸化シリコン膜の厚さに
よって決定されることから、パターン依存性を完全に解
消できるという効果がある。その結果、配線溝内に形成
される配線層の厚さの制御が容易となり、配線の信頼性
低下を防止できる。
【００６２】また、層間絶縁膜（第三の絶縁膜）の形成
時に、全面に酸化シリコン膜を堆積してから過飽和のケ
イフッ化水素酸水溶液に浸漬することによってフッ素含
有酸化シリコン膜を形成するかもしくは液相成長法を利
用しないので下層の配線層が前述の水溶液中のフッ化水
素酸によって溶解され浸蝕されるのを防ぐことができ
る。したがって、従来の液相成長法によるフッ素含有酸
化シリコン膜を層間絶縁膜として用いる多層配線構造体
の形成における配線材料およびその形成方法の限定を完
全になくすることが可能になるという効果を有するよう
になる。
時に、全面に酸化シリコン膜を堆積してから過飽和のケ
イフッ化水素酸水溶液に浸漬することによってフッ素含
有酸化シリコン膜を形成するかもしくは液相成長法を利
用しないので下層の配線層が前述の水溶液中のフッ化水
素酸によって溶解され浸蝕されるのを防ぐことができ
る。したがって、従来の液相成長法によるフッ素含有酸
化シリコン膜を層間絶縁膜として用いる多層配線構造体
の形成における配線材料およびその形成方法の限定を完
全になくすることが可能になるという効果を有するよう
になる。
【００６３】さらに、本発明を用いて形成した多層配線
構造体は、均一な厚さに形成できる液相成長法および化
学・機械研磨法やエッチバック法による平坦化を利用し
ているので、層間絶縁膜表面の完全平坦化が可能とな
り、より信頼性に優れ、かつビアホール部の接続特性に
優れた微細多層配線構造体の形成が可能となるという効
果も有するようになる。
構造体は、均一な厚さに形成できる液相成長法および化
学・機械研磨法やエッチバック法による平坦化を利用し
ているので、層間絶縁膜表面の完全平坦化が可能とな
り、より信頼性に優れ、かつビアホール部の接続特性に
優れた微細多層配線構造体の形成が可能となるという効
果も有するようになる。
【図１】本発明の第一の実施例の説明のための（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図２】図１に続いて（ａ）〜（ｄ）に分図して示す工
程順断面図である。
程順断面図である。
【図３】図２に続いて（ａ）〜（ｃ）に分図して示す工
程順断面図である。
程順断面図である。
【図４】図３に続いて（ａ）〜（ｃ）に分図して示す工
程順断面図である。
程順断面図である。
【図５】本発明の第二の実施例の説明のための（ａ）〜
（ｃ）に分図して示す工程順断面図である。
（ｃ）に分図して示す工程順断面図である。
【図６】本発明の第三の実施例の説明のための（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図７】本発明の第四の実施例の説明のための（ａ）〜
（ｄ）に分図して示す工程順断面図である。
（ｄ）に分図して示す工程順断面図である。
【図８】第一の従来例の説明のための（ａ）〜（ｄ）に
分図して示す工程順断面図である。
分図して示す工程順断面図である。
【図９】図８に続いて（ａ）〜（ｄ）に分図して示す工
程順断面図である。
程順断面図である。
【図１０】第二の従来例の説明のための（ａ）〜（ｃ）
に分図して示す工程順断面図である。
に分図して示す工程順断面図である。
【図１１】図１０に続いて（ａ），（ｂ）に分図して示
す工程順断面図である。
す工程順断面図である。
１ シリコン基板 ２ 第一の絶縁膜 ３，３Ａ 第一のフォトレジスト膜パターン ４，４Ａ 第二の絶縁膜 ５，５Ａ 第一の配線溝 ６−１，６−２，６−３ チタン膜 ７−１，７−２，７−３ 窒化チタン膜 ８−１，８−２，８−３ アルミニウム膜 ９−１ 第一の導電膜 ９−１ａ 第一の配線層 ９−２，９−２Ａ，９−２Ａａ，９−２Ｂ，９−２Ｂａ
第二の導電膜 ９−３ 第三の導電膜 ９−３ａ 第二の配線層 １０ 下地膜 １１，１１Ａ 第二のフォトレジスト膜 １２ フッ素含有酸化シリコン膜 １３，１３Ａ，１３Ｂ 第三の絶縁膜 １４ 開口 １５，１５Ａ，１５Ｂ ビアホール １６，１６Ａ 第四の絶縁膜 １７ 第三のフォトレジスト膜 １８，１８Ａ 第二の配線溝 １９ タングステン膜 ２０ チタン膜 ２１ アルミニウム膜 ２２ 窒化チタン膜 ２３ タングステン膜 ２４ 第一の銅膜 ２５ 第一の銅メッキ膜 ２６ 第二の銅メッキ膜 ２７ フォトレジスト膜
第二の導電膜 ９−３ 第三の導電膜 ９−３ａ 第二の配線層 １０ 下地膜 １１，１１Ａ 第二のフォトレジスト膜 １２ フッ素含有酸化シリコン膜 １３，１３Ａ，１３Ｂ 第三の絶縁膜 １４ 開口 １５，１５Ａ，１５Ｂ ビアホール １６，１６Ａ 第四の絶縁膜 １７ 第三のフォトレジスト膜 １８，１８Ａ 第二の配線溝 １９ タングステン膜 ２０ チタン膜 ２１ アルミニウム膜 ２２ 窒化チタン膜 ２３ タングステン膜 ２４ 第一の銅膜 ２５ 第一の銅メッキ膜 ２６ 第二の銅メッキ膜 ２７ フォトレジスト膜
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (7)
- 【請求項１】 半導体基板の表面に形成された酸化シリ
コンを主成分とする第一の絶縁膜上の所定の位置に、第
一のレジスト膜パターンを形成し、過飽和のケイフッ化
水素酸水溶液中に浸漬して前記第一のレジスト膜パター
ンをマスクとして酸化シリコンを堆積させた後前記第一
のレジスト膜を除去することによって第一の配線溝を有
するフッ素含有酸化シリコン膜でなる第二の絶縁膜を形
成し、前記第一の配線溝部を含む全面に第一の導電膜を
形成し、ドライエッチングおよびまたは化学・機械研磨
法によって前記第一の配線溝内を除き前記第一の導電膜
を除去することにより第一の配線層を形成する工程と、
酸化シリコンを主成分とする下地膜を全面に堆積した後
前記第一の配線層の上方を選択的に被覆する第二のレジ
スト膜パターンを形成し、過飽和のケイフッ化水素酸水
溶液中に浸漬して前記第二のレジスト膜パターンをマス
クとして酸化シリコンを堆積させた後前記第二のレジス
ト膜パターンを除去することによって所定の開口を有す
るフッ素含有酸化シリコン膜を形成し、反応性イオンエ
ッチングによって前記開口部に露出する前記下地膜を除
去することによってビアホールを有する第三の絶縁膜を
形成する工程と、前記ビアホール内に第二の導電膜を選
択的に形成する工程と、前記ビアホール内の第二の導電
膜の表面を被覆する第三のレジスト膜パターンを形成
し、過飽和のケイフッ化水素酸水溶液中に浸漬して前記
第三のレジスト膜パターンをマスクとして酸化シリコン
を析出させた後前記第三のレジスト膜を除去することに
よって第二の配線溝を有するフッ素含有酸化シリコン膜
でなる第四の絶縁膜を形成し、前記第二の配線溝部を含
む全面に第三の導電膜を形成し、ドライエッチングおよ
びまたは化学・機械研磨法によって前記第二の配線溝内
を除き前記第三の導電膜を除去することにより第二の配
線層を形成する工程とを有することを特徴とする半導体
装置の多層配線構造体の形成方法。 - 【請求項２】 半導体基板の表面に形成された酸化シリ
コンを主成分とする第一の絶縁膜上の所定の位置に、第
一のレジスト膜パターンを形成し、過飽和のケイフッ化
水素酸水溶液中に浸漬して前記第一のレジスト膜パター
ンをマスクとして酸化シリコンを堆積させた後前記第一
のレジスト膜を除去することによって第一の配線溝を有
する第一のフッ素含有酸化シリコン膜でなる第二の絶縁
膜を形成し、前記第一の配線溝部を含む全面に第一の導
電膜を形成し、ドライエッチングおよびまたは化学・機
械研磨法によって前記第一の配線溝内を除き前記第一の
導電膜を除去することにより第一の配線層を形成する工
程と、酸化シリコンを主成分とする膜を全面に形成した
後リソグラフィー技術とドライエッチングを用いて前記
酸化シリコンを選択的に除去することにより前記第１の
配線上にビアホールを有する第三の絶縁膜を形成する工
程と、前記ビアホール内に第二の導電膜を選択的に形成
する工程と、前記ビアホール内の第二の導電膜の表面を
被覆する第三のレジスト膜パターンを形成し、過飽和の
ケイフッ化水素酸水溶液中に浸漬して前記第三のレジス
ト膜パターンをマスクとして酸化シリコンを析出させた
後前記第三のレジスト膜を除去することによって第二の
配線溝を有するフッ素含有酸化シリコン膜でなる第四の
絶縁膜を形成し、前記第二の配線溝部を含む全面に第三
の導電膜を形成し、ドライエッチングおよびまたは化学
・機械研磨法によって前記第二の配線溝内を除き前記第
三の導電膜を除去することにより第二の配線層を形成す
る工程とを有することを特徴とする半導体装置の多層配
線構造体の形成方法。 - 【請求項３】 選択ＣＶＤ法によりビアホール内に第二
の導電膜として金属膜を形成する請求項１または２記載
の半導体装置の多層配線構造体の形成方法。 - 【請求項４】 第二の導電膜を全面に形成し、ドライエ
ッチングおよびまたは化学・機械的研磨法によってビア
ホール内部を除き前記第二の導電膜を除去する請求項１
または２記載の半導体装置の多層配線構造体の形成方
法。 - 【請求項５】 酸化シリコンを主成分とする膜が、二酸
化シリコン膜もしくはリン、ホウ素またはゲルマニウム
のうちの少なくとも一つを含有する酸化シリコン膜であ
り、スパッタ法または化学気相成長法によって形成され
る請求項１，２，３または４記載の半導体装置の多層配
線構造体の形成方法。 - 【請求項６】 第一の導電膜ないし第三の導電膜が窒化
チタン膜およびまたはタングステン，モリブデン，金，
銀，銅，シリコン，アルミニウム，チタン，チタン含有
シリコンのうちの少なくとも一つの材料でなり、スパッ
タ法およびまたは化学的気相成長法によって形成される
請求項１，２，３，４または５記載の半導体装置の多層
配線構造体の形成方法。 - 【請求項７】 ケイフッ化水素水溶液を加熱するか、ケ
イフッ化水素水溶液にアルミニウムを溶解するか、ホウ
酸水溶液を添加するかあるいは水を添加することにより
過飽和のケイフッ化水素酸水溶液とする請求項１，２，
３，４，５または６記載の半導体装置の多層配線構造体
の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287741A JPH08148563A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の多層配線構造体の形成方法 |
| CN95121000A CN1049069C (zh) | 1994-11-22 | 1995-11-22 | 半导体器件中多层互连的形成方法 |
| KR1019950043026A KR0178375B1 (ko) | 1994-11-22 | 1995-11-22 | 반도체 장치에서의 다레벨 상호접속 형성방법 |
| US08/561,881 US5776829A (en) | 1994-11-22 | 1995-11-22 | Method for forming multilevel interconnections in a semiconductor device |
| EP95118393A EP0724292A3 (en) | 1994-11-22 | 1995-11-22 | Method for forming multilevel interconnections in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287741A JPH08148563A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の多層配線構造体の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148563A true JPH08148563A (ja) | 1996-06-07 |
Family
ID=17721161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287741A Pending JPH08148563A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の多層配線構造体の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5776829A (ja) |
| EP (1) | EP0724292A3 (ja) |
| JP (1) | JPH08148563A (ja) |
| KR (1) | KR0178375B1 (ja) |
| CN (1) | CN1049069C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368568B1 (ko) * | 1998-12-04 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| KR100763760B1 (ko) * | 2001-12-27 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104092A (en) * | 1997-04-02 | 2000-08-15 | Nec Corporation | Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material |
| KR100226751B1 (ko) * | 1997-04-10 | 1999-10-15 | 구본준 | 반도체 소자의 금속 배선 형성방법 |
| KR100586481B1 (ko) | 1997-09-02 | 2006-11-30 | 가부시키가이샤 에바라 세이사꾸쇼 | 기판을도금하는방법 |
| JP3545177B2 (ja) * | 1997-09-18 | 2004-07-21 | 株式会社荏原製作所 | 多層埋め込みＣｕ配線形成方法 |
| US6436816B1 (en) * | 1998-07-31 | 2002-08-20 | Industrial Technology Research Institute | Method of electroless plating copper on nitride barrier |
| US6150256A (en) * | 1998-10-30 | 2000-11-21 | International Business Machines Corporation | Method for forming self-aligned features |
| US6095882A (en) | 1999-02-12 | 2000-08-01 | Micron Technology, Inc. | Method for forming emitters for field emission displays |
| US6617681B1 (en) * | 1999-06-28 | 2003-09-09 | Intel Corporation | Interposer and method of making same |
| US6165895A (en) * | 1999-06-28 | 2000-12-26 | United Semiconductor Corp. | Fabrication method of an interconnect |
| RU2165114C1 (ru) * | 2000-02-11 | 2001-04-10 | Научно-исследовательский институт системных исследований РАН | Способ формирования многоуровневой металлизации интегральных схем |
| US6815333B2 (en) * | 2002-04-02 | 2004-11-09 | Dow Global Technologies Inc. | Tri-layer masking architecture for patterning dual damascene interconnects |
| US7008872B2 (en) * | 2002-05-03 | 2006-03-07 | Intel Corporation | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures |
| US6593221B1 (en) * | 2002-08-13 | 2003-07-15 | Micron Technology, Inc. | Selective passivation of exposed silicon |
| JP2004207281A (ja) | 2002-12-20 | 2004-07-22 | Fujitsu Ltd | 多層配線構造およびその形成方法、半導体装置 |
| JP3981026B2 (ja) * | 2003-01-30 | 2007-09-26 | 株式会社東芝 | 多層配線層を有する半導体装置およびその製造方法 |
| TWI292933B (en) * | 2004-03-17 | 2008-01-21 | Imec Inter Uni Micro Electr | Method of manufacturing a semiconductor device having damascene structures with air gaps |
| US20050230262A1 (en) * | 2004-04-20 | 2005-10-20 | Semitool, Inc. | Electrochemical methods for the formation of protective features on metallized features |
| US7393779B2 (en) * | 2005-10-31 | 2008-07-01 | International Business Machines Corporation | Shrinking contact apertures through LPD oxide |
| JP5613388B2 (ja) * | 2009-07-23 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置の製造方法 |
| US9590157B2 (en) | 2015-06-04 | 2017-03-07 | The Silanna Group Pty Ltd | Efficient dual metal contact formation for a semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251441A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH05283408A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0627347B2 (ja) * | 1985-07-19 | 1994-04-13 | 日本板硝子株式会社 | 二酸化珪素被膜の製造方法 |
| PT95232B (pt) * | 1989-09-09 | 1998-06-30 | Canon Kk | Processo de producao de uma pelicula de aluminio depositada |
| JP3469251B2 (ja) * | 1990-02-14 | 2003-11-25 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0510191A4 (en) * | 1990-10-25 | 1993-03-03 | Nippon Sheet Glass Co., Ltd. | Process for preparing silicon dioxide coating |
| JP2985326B2 (ja) * | 1991-03-19 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH065585A (ja) * | 1992-04-22 | 1994-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0750711B2 (ja) * | 1993-01-14 | 1995-05-31 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-11-22 JP JP6287741A patent/JPH08148563A/ja active Pending
-
1995
- 1995-11-22 KR KR1019950043026A patent/KR0178375B1/ko not_active Expired - Fee Related
- 1995-11-22 EP EP95118393A patent/EP0724292A3/en not_active Withdrawn
- 1995-11-22 US US08/561,881 patent/US5776829A/en not_active Expired - Fee Related
- 1995-11-22 CN CN95121000A patent/CN1049069C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05251441A (ja) * | 1992-03-05 | 1993-09-28 | Nec Corp | 半導体集積回路装置の製造方法 |
| JPH05283408A (ja) * | 1992-03-31 | 1993-10-29 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368568B1 (ko) * | 1998-12-04 | 2003-01-24 | 닛본 덴기 가부시끼가이샤 | 반도체장치 및 그 제조방법 |
| KR100763760B1 (ko) * | 2001-12-27 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0178375B1 (ko) | 1999-04-15 |
| US5776829A (en) | 1998-07-07 |
| EP0724292A2 (en) | 1996-07-31 |
| CN1049069C (zh) | 2000-02-02 |
| CN1131817A (zh) | 1996-09-25 |
| EP0724292A3 (en) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US6638863B2 (en) | Electropolishing metal layers on wafers having trenches or vias with dummy structures | |
| JP2814972B2 (ja) | 半導体装置の製造方法 | |
| KR100623556B1 (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US6503830B2 (en) | Method of manufacturing a semiconductor device | |
| US6169024B1 (en) | Process to manufacture continuous metal interconnects | |
| JP3031301B2 (ja) | 銅配線構造およびその製造方法 | |
| JP2001176842A (ja) | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 | |
| KR100226742B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| US7144761B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| JPH0969522A (ja) | 埋め込み導電層の形成方法 | |
| JP3911643B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP2003045878A (ja) | 半導体素子の配線形成方法 | |
| US20030109133A1 (en) | Process for fabricating an electronic component incorporating an inductive microcomponent | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| JPH09232313A (ja) | 埋め込み導電層の形成方法 | |
| JPH10209279A (ja) | 金属プラグの形成方法 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| JPH05308104A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970805 |