JPH05251966A - 音量コントロール回路 - Google Patents
音量コントロール回路Info
- Publication number
- JPH05251966A JPH05251966A JP4047196A JP4719692A JPH05251966A JP H05251966 A JPH05251966 A JP H05251966A JP 4047196 A JP4047196 A JP 4047196A JP 4719692 A JP4719692 A JP 4719692A JP H05251966 A JPH05251966 A JP H05251966A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- time constant
- digital
- volume control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Circuit For Audible Band Transducer (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 単一または少ない数のデジタル音量制御デー
タを与えるだけでなめらかに音量が変化し得るフェード
イン、フェードアウトを可能とする。 【構成】 デジタル音量制御データをＤ／Ａ変換器２で
直流電圧に変換する。この直流電圧を、動作モードに対
応して時定数が選択できる時定数選択回路３によって積
分し、漸増あるいは漸減する直流電圧に変えて、音信号
増幅回路中に設けられる利得が制御電圧に対応して可変
である電圧制御増幅器１に制御電圧として出力する。
タを与えるだけでなめらかに音量が変化し得るフェード
イン、フェードアウトを可能とする。 【構成】 デジタル音量制御データをＤ／Ａ変換器２で
直流電圧に変換する。この直流電圧を、動作モードに対
応して時定数が選択できる時定数選択回路３によって積
分し、漸増あるいは漸減する直流電圧に変えて、音信号
増幅回路中に設けられる利得が制御電圧に対応して可変
である電圧制御増幅器１に制御電圧として出力する。
Description
【０００１】
【産業上の利用分野】本発明は、電圧制御増幅器とデジ
タル／アナログ（以下「Ｄ／Ａ」と略称することもあ
る。）変換器とを使用して、音量機器における音量をフ
ェードイン、フェードアウト制御する音量コントロール
回路に関する。
タル／アナログ（以下「Ｄ／Ａ」と略称することもあ
る。）変換器とを使用して、音量機器における音量をフ
ェードイン、フェードアウト制御する音量コントロール
回路に関する。
【０００２】
【従来の技術】音量機器において、タイマを用いて設定
時間経過したときにオンさせたり、スリープモードで設
定時間経過後にオフさせたりする場合に、音量を緩やか
に時間をかけて変化させる必要がある。従来は、このよ
うな動作モードに応じてフェードイン、フェードアウト
するために、Ｄ／Ａ変換器の入力データとして１ｄＢ〜
２ｄＢの細かなステップで変化する多量のデータを最終
目的のレベルになるまで送り続ける必要がある。
時間経過したときにオンさせたり、スリープモードで設
定時間経過後にオフさせたりする場合に、音量を緩やか
に時間をかけて変化させる必要がある。従来は、このよ
うな動作モードに応じてフェードイン、フェードアウト
するために、Ｄ／Ａ変換器の入力データとして１ｄＢ〜
２ｄＢの細かなステップで変化する多量のデータを最終
目的のレベルになるまで送り続ける必要がある。
【０００３】
【発明が解決しようとする課題】このように多量の入力
データを送り続けるには、コントローラ側の負荷が増大
する。このために、たとえばメモリ装置に容量の大きな
ものが必要となり装置コストが高くつくこととなる。一
方、入力データ量を減らした場合には、各ステップ間の
データのレベル差が大きくなって段階的な変化となり、
なだらかに変化させることができず聞き苦しい問題があ
る。
データを送り続けるには、コントローラ側の負荷が増大
する。このために、たとえばメモリ装置に容量の大きな
ものが必要となり装置コストが高くつくこととなる。一
方、入力データ量を減らした場合には、各ステップ間の
データのレベル差が大きくなって段階的な変化となり、
なだらかに変化させることができず聞き苦しい問題があ
る。
【０００４】本発明の目的は、音量制御データである入
力制御信号を細かなステップの多量の制御データに変え
ることなく、１ステップの大きな変化を与えるだけで音
量をフェードインあるいはフェードアウトさせることが
可能であって、回路構成が簡単で、低コスト化が図れる
音量コントロール回路を提供することにある。
力制御信号を細かなステップの多量の制御データに変え
ることなく、１ステップの大きな変化を与えるだけで音
量をフェードインあるいはフェードアウトさせることが
可能であって、回路構成が簡単で、低コスト化が図れる
音量コントロール回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、デジタル音量
制御データを直流電圧に変換して出力するデジタル／ア
ナログ変換器と、デジタル／アナログ変換器からの出力
電圧を積分し、時定数が動作モードに対応して切換えら
れる積分回路と、積分回路からの出力電圧によって利得
が制御される電圧制御増幅器とを含むことを特徴とする
音量コントロール回路である。
制御データを直流電圧に変換して出力するデジタル／ア
ナログ変換器と、デジタル／アナログ変換器からの出力
電圧を積分し、時定数が動作モードに対応して切換えら
れる積分回路と、積分回路からの出力電圧によって利得
が制御される電圧制御増幅器とを含むことを特徴とする
音量コントロール回路である。
【０００６】
【作用】本発明によれば、入力されたデジタル音量制御
データに対応した直流電圧が発生するデジタル／アナロ
グ変換器の出力を積分回路を経て、利得が制御可能な電
圧制御増幅器に対し制御電圧として入力する。
データに対応した直流電圧が発生するデジタル／アナロ
グ変換器の出力を積分回路を経て、利得が制御可能な電
圧制御増幅器に対し制御電圧として入力する。
【０００７】このとき、積分回路における時定数が小さ
ければ、デジタル／アナログ変換器への入力に応じて電
圧制御増幅器の出力を速い応答速度で変化させることが
でき、逆に時定数が大きければ遅い応答速度で緩やかに
変化させることが可能である。
ければ、デジタル／アナログ変換器への入力に応じて電
圧制御増幅器の出力を速い応答速度で変化させることが
でき、逆に時定数が大きければ遅い応答速度で緩やかに
変化させることが可能である。
【０００８】このようにして、積分回路における時定数
を動作モードに応じて適宜設定することによって、デジ
タル／アナログ変換器には、希望する最終レベルに対応
するデジタル音量制御データのみ入力することで、設定
される時定数でなめらかに音量が変化するフェードイ
ン、フェードアウトの制御が可能である。
を動作モードに応じて適宜設定することによって、デジ
タル／アナログ変換器には、希望する最終レベルに対応
するデジタル音量制御データのみ入力することで、設定
される時定数でなめらかに音量が変化するフェードイ
ン、フェードアウトの制御が可能である。
【０００９】
【実施例】図１は本発明の一実施例の回路図である。信
号増幅回路中に入力側から電圧制御増幅器１と増幅器４
たとえば電力増幅器とが直列に介設される。電圧制御増
幅器１は、利得制御用入力端子を備えていて、この入力
端子に入力される制御電圧の高低に対応して利得が増減
変化する利得可変増幅器からなる。電圧制御増幅器１は
入力信号Ｓ１が入力されると、与えられた前記制御電圧
値によって決まる利得で増幅して電圧を出力し、電力増
幅器４に与える。電力増幅器４は、この入力を電力増幅
して後段のたとえば拡声装置に出力し、かくしてスピー
カから音声が発せられる。
号増幅回路中に入力側から電圧制御増幅器１と増幅器４
たとえば電力増幅器とが直列に介設される。電圧制御増
幅器１は、利得制御用入力端子を備えていて、この入力
端子に入力される制御電圧の高低に対応して利得が増減
変化する利得可変増幅器からなる。電圧制御増幅器１は
入力信号Ｓ１が入力されると、与えられた前記制御電圧
値によって決まる利得で増幅して電圧を出力し、電力増
幅器４に与える。電力増幅器４は、この入力を電力増幅
して後段のたとえば拡声装置に出力し、かくしてスピー
カから音声が発せられる。
【００１０】電圧制御増幅器１の利得制御用入力端子に
対して、Ｄ／Ａ変換器２が時定数選択回路３を介して接
続される。Ｄ／Ａ変換器２は、フェードインあるいはフ
ェードアウトする際の最終レベルに対応するデジタル音
量制御データＤが入力され、これをそのレベルに対応し
た値の直流電圧に変換して出力する。一方、時定数選択
回路３は、制限抵抗Ｒと充電用コンデンサＣ４とからな
る所定の時定数を持つＣＲ積分回路と、選択スイッチ５
を介して充電用コンデンサＣ４に選択的に並列接続され
る複数の充電用コンデンサＣ１，Ｃ２，Ｃ３とを備えて
いて、各コンデンサＣ１〜Ｃ４の容量によって決まる複
数の異なる時定数のうち任意の１つを、選択スイッチ５
の操作によって選択し得る機能を有する。
対して、Ｄ／Ａ変換器２が時定数選択回路３を介して接
続される。Ｄ／Ａ変換器２は、フェードインあるいはフ
ェードアウトする際の最終レベルに対応するデジタル音
量制御データＤが入力され、これをそのレベルに対応し
た値の直流電圧に変換して出力する。一方、時定数選択
回路３は、制限抵抗Ｒと充電用コンデンサＣ４とからな
る所定の時定数を持つＣＲ積分回路と、選択スイッチ５
を介して充電用コンデンサＣ４に選択的に並列接続され
る複数の充電用コンデンサＣ１，Ｃ２，Ｃ３とを備えて
いて、各コンデンサＣ１〜Ｃ４の容量によって決まる複
数の異なる時定数のうち任意の１つを、選択スイッチ５
の操作によって選択し得る機能を有する。
【００１１】上述する構成になる実施例において、Ｄ／
Ａ変換器２がデジタル音量制御データのレベルに応じた
直流電圧を出力すると、この直流電圧は、制限抵抗Ｒを
通じて電圧制御増幅器１に制御電圧として与えられる。
このとき、コンデンサＣ４の値が他のコンデンサＣ１〜
Ｃ３に比して充分小容量であって、選択端子Ｔ１〜Ｔ３
に入力される選択信号がなく選択スイッチ５がオフ状態
でコンデンサＣ１〜Ｃ３が選択されない場合には、時定
数選択回路３は最短時間の時定数を選択しているため、
Ｄ／Ａ変換器２の入力に応じて電圧制御増幅器１からは
速い応答で変化する出力が発生する。
Ａ変換器２がデジタル音量制御データのレベルに応じた
直流電圧を出力すると、この直流電圧は、制限抵抗Ｒを
通じて電圧制御増幅器１に制御電圧として与えられる。
このとき、コンデンサＣ４の値が他のコンデンサＣ１〜
Ｃ３に比して充分小容量であって、選択端子Ｔ１〜Ｔ３
に入力される選択信号がなく選択スイッチ５がオフ状態
でコンデンサＣ１〜Ｃ３が選択されない場合には、時定
数選択回路３は最短時間の時定数を選択しているため、
Ｄ／Ａ変換器２の入力に応じて電圧制御増幅器１からは
速い応答で変化する出力が発生する。
【００１２】選択端子Ｔ１〜Ｔ３のいずれかに動作モー
ドに対応する選択信号が入力されることによって、コン
デンサＣ１〜Ｃ３のうちの一つが選択されてコンデンサ
Ｃ４に並列に接続される。その結果、コンデンサＣ４に
よって決まる当初の時定数に比して、はるかに長くする
ことが可能となり、たとえば動作モードとしてスリープ
モードなどを選択して音量をなめらかに、かつ聴取者に
とって違和感を覚えさせないように変化させたいとき
は、抵抗ＲとコンデンサＣ４＋Ｃ１〜Ｃ３で決定される
時定数を選択することで、Ｄ／Ａ変換器２には、希望す
る最終レベルのデータだけ入力すればよく、増幅器４か
らはなめらかな音量の変化が得られる。たとえば、タイ
マで機器がオンとなったとき、Ｄ／Ａ変換器２への入力
データＤは最終のデータを入力し、選択信号によってコ
ンデンサＣ１〜Ｃ３のいずれかを選んでコンデンサＣ４
に並列接続させておくと、この時定数選択回路３によっ
て決まる時定数に基づいて、なめらかな音量変化のフェ
ードインが可能である。
ドに対応する選択信号が入力されることによって、コン
デンサＣ１〜Ｃ３のうちの一つが選択されてコンデンサ
Ｃ４に並列に接続される。その結果、コンデンサＣ４に
よって決まる当初の時定数に比して、はるかに長くする
ことが可能となり、たとえば動作モードとしてスリープ
モードなどを選択して音量をなめらかに、かつ聴取者に
とって違和感を覚えさせないように変化させたいとき
は、抵抗ＲとコンデンサＣ４＋Ｃ１〜Ｃ３で決定される
時定数を選択することで、Ｄ／Ａ変換器２には、希望す
る最終レベルのデータだけ入力すればよく、増幅器４か
らはなめらかな音量の変化が得られる。たとえば、タイ
マで機器がオンとなったとき、Ｄ／Ａ変換器２への入力
データＤは最終のデータを入力し、選択信号によってコ
ンデンサＣ１〜Ｃ３のいずれかを選んでコンデンサＣ４
に並列接続させておくと、この時定数選択回路３によっ
て決まる時定数に基づいて、なめらかな音量変化のフェ
ードインが可能である。
【００１３】図２は本発明の他実施例の回路図であり、
特にフェードアウトを行うものに使用して好適な装置で
ある。時定数選択回路３において、選択接続されるため
の各コンデンサＣ１〜Ｃ３には、充放電用抵抗ｒがそれ
ぞれ直列接続されている。この場合、充・放電用抵抗ｒ
はｒ＞＞Ｒに設定しておく。通常の聴取使用状態からス
リープモード等の設定時間経過後オフにする場合でフェ
ードアウトするようなときには、選択信号によってコン
デンサＣ１〜Ｃ３のうちの希望するものを選択し希望の
時定数を設定する。
特にフェードアウトを行うものに使用して好適な装置で
ある。時定数選択回路３において、選択接続されるため
の各コンデンサＣ１〜Ｃ３には、充放電用抵抗ｒがそれ
ぞれ直列接続されている。この場合、充・放電用抵抗ｒ
はｒ＞＞Ｒに設定しておく。通常の聴取使用状態からス
リープモード等の設定時間経過後オフにする場合でフェ
ードアウトするようなときには、選択信号によってコン
デンサＣ１〜Ｃ３のうちの希望するものを選択し希望の
時定数を設定する。
【００１４】Ｄ／Ａ変換器２の出力、すなわち最終デー
タを０としても、ＲとＣ４＋選択容量Ｃ１〜Ｃ３で設定
される時定数で放電により、電圧制御増幅器１に対する
制御電圧はなめらかに低下するので、確実なフェードア
ウト作動が行える。
タを０としても、ＲとＣ４＋選択容量Ｃ１〜Ｃ３で設定
される時定数で放電により、電圧制御増幅器１に対する
制御電圧はなめらかに低下するので、確実なフェードア
ウト作動が行える。
【００１５】フェードインする場合には、コンデンサＣ
１〜Ｃ３を非選択として、ＲとＣ４とで決まる時定数で
なめらかに変化する出力を増幅器４から出せるようにす
ればよい。
１〜Ｃ３を非選択として、ＲとＣ４とで決まる時定数で
なめらかに変化する出力を増幅器４から出せるようにす
ればよい。
【００１６】
【発明の効果】以上のように本発明によれば、デジタル
／アナログ変換器からの出力電圧を、時定数回路で動作
モードに対応して選択した時定数によって漸増あるいは
漸減するように変化させた後、利得が変化可能な電圧制
御増幅器に制御電圧として与えることによって、デジタ
ル／アナログ制御データの量、すなわちステップ数を少
なくしてもなめらかな音量変化を行わせることができ
る。
／アナログ変換器からの出力電圧を、時定数回路で動作
モードに対応して選択した時定数によって漸増あるいは
漸減するように変化させた後、利得が変化可能な電圧制
御増幅器に制御電圧として与えることによって、デジタ
ル／アナログ制御データの量、すなわちステップ数を少
なくしてもなめらかな音量変化を行わせることができ
る。
【００１７】その結果、音量制御データを発生させるマ
イクロコンピュータ等制御器に対する負荷（仕事量）が
減少することになり、メモリが節約可能であって、しか
もデジタル制御をしながら段階状のレベル変化を回避し
てなめらかにフェードイン、フェードアウトができる優
れた効果が奏される。
イクロコンピュータ等制御器に対する負荷（仕事量）が
減少することになり、メモリが節約可能であって、しか
もデジタル制御をしながら段階状のレベル変化を回避し
てなめらかにフェードイン、フェードアウトができる優
れた効果が奏される。
【図１】本発明の一実施例の回路図である。
【図２】本発明の他実施例の回路図である。
１ 電圧制御増幅器 ２ Ｄ／Ａ変換器 ３ 時定数選択回路 ４ 増幅器 ５ 選択スイッチ
Claims (1)
- 【請求項１】 デジタル音量制御データを直流電圧に変
換して出力するデジタル／アナログ変換器と、 デジタル／アナログ変換器からの出力電圧を積分し、時
定数が動作モードに対応して切換えられる積分回路と、 積分回路からの出力電圧によって利得が制御される電圧
制御増幅器とを含むことを特徴とする音量コントロール
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047196A JP2898459B2 (ja) | 1992-03-04 | 1992-03-04 | 音量コントロール回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4047196A JP2898459B2 (ja) | 1992-03-04 | 1992-03-04 | 音量コントロール回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251966A true JPH05251966A (ja) | 1993-09-28 |
| JP2898459B2 JP2898459B2 (ja) | 1999-06-02 |
Family
ID=12768376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4047196A Expired - Fee Related JP2898459B2 (ja) | 1992-03-04 | 1992-03-04 | 音量コントロール回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2898459B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483293A (en) * | 1993-07-12 | 1996-01-09 | Nec Corporation | Output control circuit capable of carrying out a wide variety of fade operations |
| JP2013025879A (ja) * | 2011-07-15 | 2013-02-04 | Mitsubishi Electric Corp | 点灯制御回路及び点灯装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5220439B2 (ja) * | 2008-02-28 | 2013-06-26 | 株式会社ディスコ | 板状物の切削方法 |
-
1992
- 1992-03-04 JP JP4047196A patent/JP2898459B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483293A (en) * | 1993-07-12 | 1996-01-09 | Nec Corporation | Output control circuit capable of carrying out a wide variety of fade operations |
| JP2013025879A (ja) * | 2011-07-15 | 2013-02-04 | Mitsubishi Electric Corp | 点灯制御回路及び点灯装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2898459B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2743492B2 (ja) | 送信出力電力制御装置 | |
| KR101012962B1 (ko) | 자동 이득 제어 회로 | |
| JPH0313762B2 (ja) | ||
| JP2898459B2 (ja) | 音量コントロール回路 | |
| US20050280470A1 (en) | Amplifying apparatus with automatic level controller | |
| JP2001236095A (ja) | 音声記録装置 | |
| US20250253812A1 (en) | Low voltage for audio circuits, devices and methods | |
| JPH1168484A (ja) | 電子ボリューム及びその制御方法 | |
| JPH08331696A (ja) | マイクロホン感度自動調整装置 | |
| JPH06338746A (ja) | オーディオ機器のａｇｃ回路 | |
| JPH04160912A (ja) | 電子ボリューム | |
| JPH06232662A (ja) | 音量制御装置 | |
| JP3283284B2 (ja) | 再生音量自動補正回路 | |
| JPH0621723A (ja) | ミューティング制御回路 | |
| JP3247526B2 (ja) | オーディオ信号のレベル調整装置 | |
| JP2540558B2 (ja) | 音響装置 | |
| JPH0937381A (ja) | 出力レベル切り換え回路 | |
| JPH0343804B2 (ja) | ||
| JPH02294987A (ja) | 音量調整装置 | |
| JPS6158047B2 (ja) | ||
| JP3921733B2 (ja) | 入力信号制御装置 | |
| JPH01206712A (ja) | オーディオ装置 | |
| JPH03125992A (ja) | 音響機器のオンタイマー回路 | |
| JPH0690124A (ja) | 自動利得制御装置 | |
| JP2661253B2 (ja) | グラフィックイコライザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |