JPH05252015A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH05252015A JPH05252015A JP4046507A JP4650792A JPH05252015A JP H05252015 A JPH05252015 A JP H05252015A JP 4046507 A JP4046507 A JP 4046507A JP 4650792 A JP4650792 A JP 4650792A JP H05252015 A JPH05252015 A JP H05252015A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- potential
- control signal
- nonconductive
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 101710150311 Dolichyl-phosphooligosaccharide-protein glycotransferase Proteins 0.000 description 2
- 101710202156 Dolichyl-phosphooligosaccharide-protein glycotransferase 1 Proteins 0.000 description 2
- 101710202150 Dolichyl-phosphooligosaccharide-protein glycotransferase 2 Proteins 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 description 1
- 229950000809 timiperone Drugs 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】ＣＭＯＳゲートのゲート・ドレイン間容量によ
るレベル変動による半導体回路の誤動作を防止する。 【構成】トランスファゲートを非導通状態へスイッチン
グする時、ｐＭＯＳＴ３１を非導通状態にさせた後、ｎ
ＭＯＳＴを非導通状態にさせたことによりトランスファ
ゲートを非導通状態に至らしめる。
るレベル変動による半導体回路の誤動作を防止する。 【構成】トランスファゲートを非導通状態へスイッチン
グする時、ｐＭＯＳＴ３１を非導通状態にさせた後、ｎ
ＭＯＳＴを非導通状態にさせたことによりトランスファ
ゲートを非導通状態に至らしめる。
Description
【０００１】
【産業上の利用分野】本発明は半導体回路に関し、特に
ＣＭＯＳトランスファゲートを用いたマイクロコンピュ
ータなどのディジタル集積回路に関する。
ＣＭＯＳトランスファゲートを用いたマイクロコンピュ
ータなどのディジタル集積回路に関する。
【０００２】
【従来の技術】マイクロコンピュータなどのディジタル
集積回路には、図４に示すように、ｐＭＯＳＴ３１とｎ
ＭＯＳＴ３２を並列に接続したトランスファゲートが用
いられている。ｐＭＯＳＴ３１およびｎＭＯＳＴ３２の
一方のソース・ドレイン領域を入力端子１とし、他方の
ソース・ドレイン領域を出力端子２とし、ｐＭＯＳＴ３
１のゲート電極１１とｎＭＯＳＴ３２のゲート電極１２
にそれぞれ互いにほぼ逆相の制御信号が印加される。通
常制御信号端子１０は、ｎＭＯＳＴ３２のゲート電極１
２に直接接続され、ｐＭＯＳＴ３１のゲート電極１１に
はインバータ４１を介して接続される。
集積回路には、図４に示すように、ｐＭＯＳＴ３１とｎ
ＭＯＳＴ３２を並列に接続したトランスファゲートが用
いられている。ｐＭＯＳＴ３１およびｎＭＯＳＴ３２の
一方のソース・ドレイン領域を入力端子１とし、他方の
ソース・ドレイン領域を出力端子２とし、ｐＭＯＳＴ３
１のゲート電極１１とｎＭＯＳＴ３２のゲート電極１２
にそれぞれ互いにほぼ逆相の制御信号が印加される。通
常制御信号端子１０は、ｎＭＯＳＴ３２のゲート電極１
２に直接接続され、ｐＭＯＳＴ３１のゲート電極１１に
はインバータ４１を介して接続される。
【０００３】このトランスファゲートはゲート電極１１
の電位が低レベル、ゲート電極１２の電位が高レベルの
時ｐＭＯＳＴ３１及びｎＭＯＳＴ３２は共に導通状態と
なり入力端子１の電位レベルを出力端子２へ伝達させ
る。またゲート電極１１の電位が高レベル、ゲート電極
１２の電位が低レベルの時は、ｐＭＯＳＴ３１及びｎＭ
ＯＳＴ３２は共に非導通状態となるため、入力端子１の
電位レベルにかかわらず出力端子２の電位レベルは保持
され続ける。この様子を図５の信号波形図を用いて説明
する。
の電位が低レベル、ゲート電極１２の電位が高レベルの
時ｐＭＯＳＴ３１及びｎＭＯＳＴ３２は共に導通状態と
なり入力端子１の電位レベルを出力端子２へ伝達させ
る。またゲート電極１１の電位が高レベル、ゲート電極
１２の電位が低レベルの時は、ｐＭＯＳＴ３１及びｎＭ
ＯＳＴ３２は共に非導通状態となるため、入力端子１の
電位レベルにかかわらず出力端子２の電位レベルは保持
され続ける。この様子を図５の信号波形図を用いて説明
する。
【０００４】初期状態（時刻ｔ１以前）を入力端子１、
ゲート電極１２及び出力端子２の電位を高レベル、ゲー
ト電極１１の電位を低レベルとする。時刻ｔ１で入力端
子の電位が低レベルへスイッチングするとｐＭＯＳＴ３
１、ｎＭＯＳＴ３２は共に導通状態にあるため、出力端
子２の電位は時刻ｔ２で低レベルにスイッチングする。
この時刻ｔ２はｐＭＯＳＴ３１、ｎＭＯＳＴ３２の電流
駆動能力及び出力端子２の負荷容量に依存する。次に時
刻ｔ３でゲート電極１１、ゲート電極１２の電位を低レ
ベルへ同時にスイッチングさせｐＭＯＳＴ３１とｎＭＯ
ＳＴ３２を非導通状態にする。この時出力端子２の電位
は低レベルを保持し続けるはずであるが、ゲート電極１
１の電位のスイッチングの影響を受け出力端子２の電位
レベルが上昇してしまう。
ゲート電極１２及び出力端子２の電位を高レベル、ゲー
ト電極１１の電位を低レベルとする。時刻ｔ１で入力端
子の電位が低レベルへスイッチングするとｐＭＯＳＴ３
１、ｎＭＯＳＴ３２は共に導通状態にあるため、出力端
子２の電位は時刻ｔ２で低レベルにスイッチングする。
この時刻ｔ２はｐＭＯＳＴ３１、ｎＭＯＳＴ３２の電流
駆動能力及び出力端子２の負荷容量に依存する。次に時
刻ｔ３でゲート電極１１、ゲート電極１２の電位を低レ
ベルへ同時にスイッチングさせｐＭＯＳＴ３１とｎＭＯ
ＳＴ３２を非導通状態にする。この時出力端子２の電位
は低レベルを保持し続けるはずであるが、ゲート電極１
１の電位のスイッチングの影響を受け出力端子２の電位
レベルが上昇してしまう。
【０００５】ここでこの現象について説明する。図６は
ＭＯＳＴの断面図である。通常ＭＯＳＴはゲート電極１
０５とソース・ドレイン拡散層１０２，１０３は図示の
ようにオーバーラップしている。このオーバーラップの
長さをゲート・ドレイン・オーバーラップ長Δとして定
義する。
ＭＯＳＴの断面図である。通常ＭＯＳＴはゲート電極１
０５とソース・ドレイン拡散層１０２，１０３は図示の
ようにオーバーラップしている。このオーバーラップの
長さをゲート・ドレイン・オーバーラップ長Δとして定
義する。
【０００６】ここでｐＭＯＳＴのソース・ドレイン拡散
層の不純物はボロンを使用している。ｎＭＯＳＴのソー
ス・ドレイン拡散層の不純物のヒ素と比較してボロンは
拡散係数が大きいため、ｐＭＯＳＴのゲート・ドレイン
・オーバーラップ長ΔはｎＭＯＳＴのそれより大きくな
ることは明らかである。実際ｐＭＯＳＴはｎＭＯＳＴの
２倍程度のゲート・ドレイン・オーバーラップ長を有す
る。
層の不純物はボロンを使用している。ｎＭＯＳＴのソー
ス・ドレイン拡散層の不純物のヒ素と比較してボロンは
拡散係数が大きいため、ｐＭＯＳＴのゲート・ドレイン
・オーバーラップ長ΔはｎＭＯＳＴのそれより大きくな
ることは明らかである。実際ｐＭＯＳＴはｎＭＯＳＴの
２倍程度のゲート・ドレイン・オーバーラップ長を有す
る。
【０００７】又ｐＭＯＳＴのそれより２倍程度大きく設
計するのが一般的である。このことからｐＭＯＳＴのゲ
ート・ドレイン間容量２１はｎＭＯＳＴのそれ２２より
４倍程度大きくなるため、ゲート電極１１の電位が低レ
ベルから高レベルへのスイッチングによって出力端子２
の電位レベルが上昇してしまう。このレベル上昇は出力
端子２の負荷容量とゲート・ドレイン間容量の比に依存
する。
計するのが一般的である。このことからｐＭＯＳＴのゲ
ート・ドレイン間容量２１はｎＭＯＳＴのそれ２２より
４倍程度大きくなるため、ゲート電極１１の電位が低レ
ベルから高レベルへのスイッチングによって出力端子２
の電位レベルが上昇してしまう。このレベル上昇は出力
端子２の負荷容量とゲート・ドレイン間容量の比に依存
する。
【０００８】ゲート１段当りのスイッチング時間が速い
製品ほど、つまり電流駆動能力が大きいトランジスタを
使用するほどＧＮＤ配線に生じるノイズの振幅は大きく
なりノイズマージンがきびしくなってくる。又近年低電
圧化が進みつつありノイズマージンは減少する方向にあ
る。これらのことにより従来問題とならなかったトラン
スファゲートのゲート・ソース間容量によるカップリン
グが近年問題になってきた。
製品ほど、つまり電流駆動能力が大きいトランジスタを
使用するほどＧＮＤ配線に生じるノイズの振幅は大きく
なりノイズマージンがきびしくなってくる。又近年低電
圧化が進みつつありノイズマージンは減少する方向にあ
る。これらのことにより従来問題とならなかったトラン
スファゲートのゲート・ソース間容量によるカップリン
グが近年問題になってきた。
【０００９】
【発明が解決しようとする課題】この従来のトランスフ
ァゲートの動作では、入力端子１及び出力端子２の電位
が低レベルの時にトランスファゲートを非導通状態にス
イッチングさせるためゲート電極１１及び１２の電位を
同時にスイッチングさせると、ｐＭＯＳＴ３１のゲート
・ドレイン間容量により出力端子２の電位レベルが上昇
し、出力端子２の電位の低レベルが保持できなくなり誤
動作を引き起こす原因となっていた。
ァゲートの動作では、入力端子１及び出力端子２の電位
が低レベルの時にトランスファゲートを非導通状態にス
イッチングさせるためゲート電極１１及び１２の電位を
同時にスイッチングさせると、ｐＭＯＳＴ３１のゲート
・ドレイン間容量により出力端子２の電位レベルが上昇
し、出力端子２の電位の低レベルが保持できなくなり誤
動作を引き起こす原因となっていた。
【００１０】
【課題を解決するための手段】本発明は、第１の制御信
号で導通／非導通を制御されるｐＭＯＳＴと、第２の制
御信号で導通／非導通を制御されるｎＭＯＳＴとを含む
ゲートを備える半導体回路において、前記第１の制御信
号から所定時間遅れて第２の制御信号を変化させる手段
を有するというものである。
号で導通／非導通を制御されるｐＭＯＳＴと、第２の制
御信号で導通／非導通を制御されるｎＭＯＳＴとを含む
ゲートを備える半導体回路において、前記第１の制御信
号から所定時間遅れて第２の制御信号を変化させる手段
を有するというものである。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１の実施例の説明に使用す
るトランスファゲートの回路図、図２はその動作説明に
使用する信号波形図である。
説明する。図１は本発明の第１の実施例の説明に使用す
るトランスファゲートの回路図、図２はその動作説明に
使用する信号波形図である。
【００１２】この実施例は、第１の制御信号で導通／非
導通を制御されるｐＭＯＳＴ３１と、第２の制御信号で
導通／非導通を制御されるｎＭＯＳＴ３２とを並列に接
続したＣＭＯＳゲートを備える半導体回路において、前
記第１の制御信号から所定時間遅れて第２の制御信号を
変化させる手段を有するというものである。すなわち、
第１の制御信号は、制御信号端子１０に加わる信号、第
２の制御信号（ゲート電極１２に加わる信号）は制御信
号端子１０に加わる信号を遅延回路４（インバータ４
１，４２および４３を従続接続したもの）を通した信号
である。
導通を制御されるｐＭＯＳＴ３１と、第２の制御信号で
導通／非導通を制御されるｎＭＯＳＴ３２とを並列に接
続したＣＭＯＳゲートを備える半導体回路において、前
記第１の制御信号から所定時間遅れて第２の制御信号を
変化させる手段を有するというものである。すなわち、
第１の制御信号は、制御信号端子１０に加わる信号、第
２の制御信号（ゲート電極１２に加わる信号）は制御信
号端子１０に加わる信号を遅延回路４（インバータ４
１，４２および４３を従続接続したもの）を通した信号
である。
【００１３】初期状態として入力端子１、ゲート電極１
２及び出力端子２の電位が高レベル、ゲート電極１１の
電位が低レベルの時、時刻ｔ１で入力端子１の電位を低
レベルにスイッチングさせると、ｐＭＯＳＴ３１及びｎ
ＭＯＳＴ３２が導通状態にあるので、時刻ｔ２で出力端
子２の電位が低レベルへスイッチングする。次に時刻ｔ
３でゲート電極１１の電位を高レベルにスイッチングさ
せｐＭＯＳＴ３１を非導通状態にさせる。この時ｐＭＯ
ＳＴ３１のゲート・ドレイン間容量２１により出力端子
２の電位レベルが上昇するが、この時ｎＭＯＳＴ３２は
導通状態にあるので出力端子２の電位は低レベルにおち
つく。ｐＭＯＳＴ３１を非導通状態にさせた後、時刻ｔ
４でゲート電極１２の電位を低レベルにスイッチングさ
せトランスファゲートを非導通状態にさせる。この時ｎ
ＭＯＳＴ３２のゲート・ドレイン間容量２２により出力
端子２の低レベルをさらに低下させるが、回路動作には
なんら問題はない。このように出力端子２の電位は完全
に低レベルを保持でき、ゲート・ドレイン間容量２１に
よる誤動作を防止することができる。
２及び出力端子２の電位が高レベル、ゲート電極１１の
電位が低レベルの時、時刻ｔ１で入力端子１の電位を低
レベルにスイッチングさせると、ｐＭＯＳＴ３１及びｎ
ＭＯＳＴ３２が導通状態にあるので、時刻ｔ２で出力端
子２の電位が低レベルへスイッチングする。次に時刻ｔ
３でゲート電極１１の電位を高レベルにスイッチングさ
せｐＭＯＳＴ３１を非導通状態にさせる。この時ｐＭＯ
ＳＴ３１のゲート・ドレイン間容量２１により出力端子
２の電位レベルが上昇するが、この時ｎＭＯＳＴ３２は
導通状態にあるので出力端子２の電位は低レベルにおち
つく。ｐＭＯＳＴ３１を非導通状態にさせた後、時刻ｔ
４でゲート電極１２の電位を低レベルにスイッチングさ
せトランスファゲートを非導通状態にさせる。この時ｎ
ＭＯＳＴ３２のゲート・ドレイン間容量２２により出力
端子２の低レベルをさらに低下させるが、回路動作には
なんら問題はない。このように出力端子２の電位は完全
に低レベルを保持でき、ゲート・ドレイン間容量２１に
よる誤動作を防止することができる。
【００１４】次に時刻ｔ５でゲート電極１１の電位を低
レベル、時刻ｔ６でゲート電極１２の電位を高レベル、
時刻ｔ７で入力端子１の電位を高レベルにそれぞれスイ
ッチングさせると、ｐＭＯＳＴ３１，ｎＭＯＳＴ３２は
導通状態になるので時刻ｔ８で出力端子２の電位が高レ
ベルにスイッチングする。この状態から時刻ｔ９でゲー
ト電極１１の電極を高レベルにスイッチングすると、出
力端子２の電位はｐＭＯＳＴのゲート・ドレイン間容量
２１によりレベルが上昇するが回路動作にはなんら問題
はない。ここで図２の波形図ではｎＭＯＳＴ３２のゲー
ト・ドレイン間容量２２が小さいため、ゲート・ドレイ
ン間容量２２による出力端子２の電位のレベル変動は省
略している。
レベル、時刻ｔ６でゲート電極１２の電位を高レベル、
時刻ｔ７で入力端子１の電位を高レベルにそれぞれスイ
ッチングさせると、ｐＭＯＳＴ３１，ｎＭＯＳＴ３２は
導通状態になるので時刻ｔ８で出力端子２の電位が高レ
ベルにスイッチングする。この状態から時刻ｔ９でゲー
ト電極１１の電極を高レベルにスイッチングすると、出
力端子２の電位はｐＭＯＳＴのゲート・ドレイン間容量
２１によりレベルが上昇するが回路動作にはなんら問題
はない。ここで図２の波形図ではｎＭＯＳＴ３２のゲー
ト・ドレイン間容量２２が小さいため、ゲート・ドレイ
ン間容量２２による出力端子２の電位のレベル変動は省
略している。
【００１５】図３は本発明の第２の実施例の説明に使用
する回路図であり、本発明をＣＭＯＳクロックインバー
タに適用した例である。
する回路図であり、本発明をＣＭＯＳクロックインバー
タに適用した例である。
【００１６】電源端子ＶDD，接地端子ＧＮＤの間にｐＭ
ＯＳＴ３１ａ，３１ｂ及びｎＭＯＳＴ３２ａ，３２ｂを
直列に接続して挿入し、ｐＭＯＳＴ３１ａおよびｎＭＯ
ＳＴ３２ｂのゲートを入力端子１に接続し、ｐＭＯＳＴ
３１ｂのゲート電極１１を制御信号端子１０へ、ｎＭＯ
ＳＴ３２ｂのゲート電極と制御信号端子１０との間にイ
ンバータ４１，４２，４３を挿入し、ｐＭＯＳＴ３１ｂ
とｎＭＯＳＴ３２ａのドレインの出力端子２としてい
る。
ＯＳＴ３１ａ，３１ｂ及びｎＭＯＳＴ３２ａ，３２ｂを
直列に接続して挿入し、ｐＭＯＳＴ３１ａおよびｎＭＯ
ＳＴ３２ｂのゲートを入力端子１に接続し、ｐＭＯＳＴ
３１ｂのゲート電極１１を制御信号端子１０へ、ｎＭＯ
ＳＴ３２ｂのゲート電極と制御信号端子１０との間にイ
ンバータ４１，４２，４３を挿入し、ｐＭＯＳＴ３１ｂ
とｎＭＯＳＴ３２ａのドレインの出力端子２としてい
る。
【００１７】本実施例では入力端子１の電位レベルの反
転レベルが出力端子２へ出力されるほかはトランスファ
ゲートの動作と同じであるため波形図は省略する。
転レベルが出力端子２へ出力されるほかはトランスファ
ゲートの動作と同じであるため波形図は省略する。
【００１８】本実施例の場合、入力端子１、ゲート電極
１２の電位が高レベル、ゲート電極１１及び出力端子２
の電位が低レベルの時、ゲート電極１１の電位を高レベ
ルへスイッチングさせたのち、低レベルへスイッチング
すると、出力端子２の電位の低レベルが上昇することな
く低レベル保持状態を保つことができる。
１２の電位が高レベル、ゲート電極１１及び出力端子２
の電位が低レベルの時、ゲート電極１１の電位を高レベ
ルへスイッチングさせたのち、低レベルへスイッチング
すると、出力端子２の電位の低レベルが上昇することな
く低レベル保持状態を保つことができる。
【００１９】
【発明の効果】以上説明したように本発明は、ＣＭＯＳ
ゲートにおいてゲート・ドレイン間容量の大きいｐＭＯ
ＳＴを先に非導通状態に、その後ゲート・ドレイン間容
量の小さいｎＭＯＳＴの非導通状態にすることによって
出力端子の電位の低レベル保持時のレベル上昇をおさえ
ることができ、半導体回路の誤動作を防止できる効果が
ある。
ゲートにおいてゲート・ドレイン間容量の大きいｐＭＯ
ＳＴを先に非導通状態に、その後ゲート・ドレイン間容
量の小さいｎＭＯＳＴの非導通状態にすることによって
出力端子の電位の低レベル保持時のレベル上昇をおさえ
ることができ、半導体回路の誤動作を防止できる効果が
ある。
【図１】本発明の第１の実施例の説明に使用するＣＭＯ
Ｓトランスファゲートの回路図である。
Ｓトランスファゲートの回路図である。
【図２】図１に示した回路の動作の説明に使用する信号
波形図である。
波形図である。
【図３】本発明の第２の実施例の説明に使用するＣＭＯ
Ｓクロックトインバータの回路図である。
Ｓクロックトインバータの回路図である。
【図４】従来の技術の説明に使用するＣＭＯＳトランス
ファゲートの回路図である。
ファゲートの回路図である。
【図５】図４に示した回路の動作の説明に使用する信号
波形図である。
波形図である。
【図６】ＭＯＳＴの断面図である。
１ 入力端子 ２ 出力端子 １１ ｐＭＯＳＴ３１のゲート電極 １２ ｎＭＯＳＴ３２のゲート電極 ２１ ｐＭＯＳＴのゲート・ドレイン間容量 ２２ ｎＭＯＳＴのゲート・ドレイン間容量 ３２，３２ａ，３２ｂ ｎＭＯＳＴ ４ 遅延回路 ４１，４２，４３ インバータ １０１ 一導電型のシリコン基板 １０２，１０３ ソース・ドレイン領域 １０４ ゲート酸化膜 １０５ ゲート電極 １０６ ゲート・ドレイン間容量 Ｌ ゲート長 Δ オーバラップ容量
Claims (2)
- 【請求項１】 第１の制御信号で導通／非導通を制御さ
れるｐＭＯＳＴと、第２の制御信号で導通／非導通を制
御されるｎＭＯＳＴとを含むゲートを備える半導体回路
において、前記第１の制御信号から所定時間遅れて第２
の制御信号を変化させる手段を有することを特徴とする
半導体回路。 - 【請求項２】 第１の制御信号をインバータを少なくと
も３段通して反転させて第２の制御信号とする請求項記
載の半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04046507A JP3074906B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04046507A JP3074906B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05252015A true JPH05252015A (ja) | 1993-09-28 |
| JP3074906B2 JP3074906B2 (ja) | 2000-08-07 |
Family
ID=12749171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04046507A Expired - Fee Related JP3074906B2 (ja) | 1992-03-04 | 1992-03-04 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074906B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636008B2 (en) | 2006-09-22 | 2009-12-22 | Samsung Electronics Co., Ltd. | Pass gate circuit stably transferring signal and control method |
| JP2012010322A (ja) * | 2010-05-21 | 2012-01-12 | Canon Inc | 固体撮像装置 |
-
1992
- 1992-03-04 JP JP04046507A patent/JP3074906B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7636008B2 (en) | 2006-09-22 | 2009-12-22 | Samsung Electronics Co., Ltd. | Pass gate circuit stably transferring signal and control method |
| JP2012010322A (ja) * | 2010-05-21 | 2012-01-12 | Canon Inc | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3074906B2 (ja) | 2000-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4508983A (en) | MOS Analog switch driven by complementary, minimally skewed clock signals | |
| US4321661A (en) | Apparatus for charging a capacitor | |
| US4563594A (en) | Schmitt trigger circuit using MOS transistors and having constant threshold voltages | |
| US4769561A (en) | Bipolar transistor-field effect transistor composite circuit | |
| KR100322432B1 (ko) | 에프 이 티 소자의 스위칭 제어 회로 및 그 제조 방법 | |
| US4985647A (en) | CMOS transfer switch free from malfunction on noise signal | |
| JPH0746511B2 (ja) | 高い出力利得を得るデータ出力ドライバー | |
| US4430583A (en) | Apparatus for increasing the speed of a circuit having a string of IGFETs | |
| US4417162A (en) | Tri-state logic buffer circuit | |
| KR100432941B1 (ko) | 절연층상의 실리콘(soi) 도미노 회로 내의 바이폴라 제거 방법 및 장치 | |
| US4651037A (en) | Precision analog switching circuit employing MOS transistors | |
| KR20000028857A (ko) | 지연 회로 | |
| US4489246A (en) | Field effect transistor logic circuit having high operating speed and low power consumption | |
| US5444401A (en) | Current limited output driver for a gate array circuit | |
| JPH0152906B2 (ja) | ||
| KR100331417B1 (ko) | 액정 표시 장치 | |
| US4547681A (en) | Semiconductor device having contacting but electrically isolated regions of opposite conductivity types | |
| EP0529328A2 (en) | Pulse generator circuit for producing simultaneous complementary output pulses | |
| US5083179A (en) | CMOS semiconductor integrated circuit device | |
| JPH05252015A (ja) | 半導体回路 | |
| US5164617A (en) | High speed bicmos logic circuit | |
| JP2978346B2 (ja) | 半導体集積回路装置の入力回路 | |
| US5939899A (en) | MOSFET substrate current logic | |
| EP0013117B1 (en) | A mos dynamic logic circuit | |
| US3745370A (en) | Charge circuit for field effect transistor logic gate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
| LAPS | Cancellation because of no payment of annual fees |