JPH0525517U - 初期設定回路 - Google Patents

初期設定回路

Info

Publication number
JPH0525517U
JPH0525517U JP7444391U JP7444391U JPH0525517U JP H0525517 U JPH0525517 U JP H0525517U JP 7444391 U JP7444391 U JP 7444391U JP 7444391 U JP7444391 U JP 7444391U JP H0525517 U JPH0525517 U JP H0525517U
Authority
JP
Japan
Prior art keywords
initial setting
switch
resistor
information
setting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7444391U
Other languages
English (en)
Inventor
達也 坂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7444391U priority Critical patent/JPH0525517U/ja
Publication of JPH0525517U publication Critical patent/JPH0525517U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 電力の消費を軽減させる。 【構成】 スイッチ1に設定された情報を読み込む場
合、デコードロジック回路9によりトランジスタ8を導
通させ、トランジスタ8を介して電源からプルアップ抵
抗6に電流を流す。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は初期設定回路に関するものである。
【0002】
【従来の技術】
図2は初期設定回路の従来例を示す。
【0003】 スイッチ1は一方の接点がグランドに接続され、他方の接点がプルアップ抵抗 6を介して電池に接続され、スイッチ1には予め情報が設定されている。すなわ ち、情報に応じてスイッチ1がONまたはOFFされ、ゲート7の入力端子がハ イレベルまたはローレベルになっている。この状態で、電源がONされると、マ イクロプロセッサ2によりアドレスバス3とコントロールバス4に情報が出され 、アドレスバス3とコントロールバス4に出された情報に基づき、デコードロジ ック回路10によりゲート7がON状態にされ、スイッチ1に設定された情報が データバス5を介してマイクロプロセッサ2により読み込まれるようになってい た。
【0004】
【考案が解決しようとする課題】
しかしながら、上記従来例では、初期設定用のスイッチ1のプルアップ抵抗6 に常に電流を流すようにしたので、無駄な電力が消費されるという問題点があっ た。
【0005】 本考案の目的は、上記のような問題点を解決し、無駄な電力の消費を軽減する ことができる初期設定回路を提供することにある。
【0006】
【課題を解決するための手段】
このような目的を達成するため、本考案は、一方の接点をグランドに接続し、 他方の接点をプルアップ抵抗およびスイッチング手段を介して電源に接続した初 期設定をするためのスイッチ群と、該スイッチ群に設定された情報を読み込む場 合、前記スイッチング手段を導通させる制御手段とを備えたことを特徴とする。
【0007】
【作用】
本考案では、スイッチ群に設定された情報を読み込む場合、制御手段によりス イッチング手段を導通させ、スイッチング手段を介して電源からプルアップ抵抗 に電流を流す。
【0008】
【実施例】
以下、本考案の実施例を図面を参照して詳細に説明する。
【0009】 図1は本考案の一実施例を示す。
【0010】 図において、1〜7は図2と同一部分を示す。9はデコードロジック回路で、 マイクロプロセッサ2によりアドレスバス3とコントロールバス4に出された情 報に基づきゲート7とPNPトランジスタ8を同時にON/OFF制御するもの である。トランジスタ8はベースに入力されるデコードロジック回路9からの信 号に基づき、電源から抵抗6への電力を給電または遮断するものである。
【0011】 次に、動作を説明する。
【0012】 情報に応じてスイッチ1の接点が閉成または解放され、情報が設定されている 。
【0013】 この状態で、電源がONされると、マイクロプロセッサ2によりアドレスバス 3とコントロールバス4に情報が出され、アドレスバス3とコントロールバス4 に出された情報に基づき、デコードロジック回路10によりゲート7およびトラ ンジスタ8がON状態にされる。従って、抵抗6に電池から電力が給電され、接 点が閉成されているスイッチ1のレベルはローレベルになり、接点が解放されて いるスイッチ1のレベルはハイレベルになり、スイッチ1に設定されている情報 に応じて、ゲート1の端子のレベルがハイレベルまたはローレベルになり、スイ ッチ1に設定された情報がデータバス5を介してマイクロプロセッサ2により読 み込まれる。
【0014】
【考案の効果】
以上説明したように、本考案によれば、スイッチ群に設定された情報を読み込 む場合、スイッチング手段を導通させ、スイッチング手段を介して電源からプル アップ抵抗に電流を流すように構成したので、電力消費が軽減されるという効果 がある。
【図面の簡単な説明】
【図1】本考案の一実施例を示すブロック図である。
【図2】初期設定回路の従来例を示すブロック図であ
る。
【符号の説明】
1 スイッチ 2 マイクロプロセッサ 6 プルアップ抵抗 7 ゲート 8 トランジスタ 9 デコードロジック回路

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 一方の接点をグランドに接続し、他方の
    接点をプルアップ抵抗およびスイッチング手段を介して
    電源に接続した初期設定をするためのスイッチ群と、該
    スイッチ群に設定された情報を読み込む場合、前記スイ
    ッチング手段を導通させる制御手段とを備えたことを特
    徴とする初期設定回路。
JP7444391U 1991-09-17 1991-09-17 初期設定回路 Pending JPH0525517U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7444391U JPH0525517U (ja) 1991-09-17 1991-09-17 初期設定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7444391U JPH0525517U (ja) 1991-09-17 1991-09-17 初期設定回路

Publications (1)

Publication Number Publication Date
JPH0525517U true JPH0525517U (ja) 1993-04-02

Family

ID=13547384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7444391U Pending JPH0525517U (ja) 1991-09-17 1991-09-17 初期設定回路

Country Status (1)

Country Link
JP (1) JPH0525517U (ja)

Similar Documents

Publication Publication Date Title
JPH07109864B2 (ja) スタティックram
CN111224648A (zh) 无静态功耗的上下电复位控制电路
KR900003901A (ko) 프로그램 가능한 반도체 메모리 회로
JPH06244699A (ja) 電源投入装置
JP2508085B2 (ja) Icカ−ド
KR920003770A (ko) 전원제어회로와 이것을 사용한 전자기기
JPH1049257A (ja) 情報処理装置
JPS62145598A (ja) 記憶装置
JPS5938676B2 (ja) メモリのバツテリ−バツクアツプ回路
JPS583782U (ja) 漏れ電流吸収回路
JPH0426323A (ja) 電子機器の電源制御装置
JPS6129485A (ja) 記憶回路
JPH0574136A (ja) メモリーカード
JPH0114735B2 (ja)
JPS58193825U (ja) 突入電流制限回路
JPS61246820A (ja) 電子機器
JPS5980810U (ja) トランジスタ安定化直流電源装置
JPS59181960U (ja) 燃焼制御装置
JPS59123129A (ja) リレ−ドライブ回路
JPS6126327U (ja) 電源回路
JPS61244224A (ja) 電源回路
JPS6342098A (ja) プログラム可能な半導体集積回路
JPH0523233U (ja) 電源制御装置
JPH0574137A (ja) メモリーカード
JPS58142732U (ja) リモ−トパワ−コントロ−ル装置