JPH0525736U - 放熱パツケージ付きic - Google Patents

放熱パツケージ付きic

Info

Publication number
JPH0525736U
JPH0525736U JP081867U JP8186791U JPH0525736U JP H0525736 U JPH0525736 U JP H0525736U JP 081867 U JP081867 U JP 081867U JP 8186791 U JP8186791 U JP 8186791U JP H0525736 U JPH0525736 U JP H0525736U
Authority
JP
Japan
Prior art keywords
frame
chip
heat dissipation
heat sink
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP081867U
Other languages
English (en)
Inventor
晃 諸橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP081867U priority Critical patent/JPH0525736U/ja
Publication of JPH0525736U publication Critical patent/JPH0525736U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Abstract

(57)【要約】 【目的】 放熱性が良く、比較的大規模なICにも適す
る放熱パッケージ付きICを提供する。 【構成】 リードを有する枠状のフレームと、このフレ
ームの上面に接着されフレームの枠内面と共にICチッ
プ収容部を形成する板状のヒートシンクと、このヒート
シンクにフレーム下方から接着されたICチップと、こ
のICチップの電極とリードとをフレームの枠内で接続
するリードワイヤと、フレームの枠内を気密封止する封
止材とを備える。ヒートシンクの上面に放熱用の突起を
設けたり、封止材をICチップ収容部内に充填された樹
脂で形成することができる。またフレームは、樹脂絶縁
層間にリード用回路パターンを有するプリント板で形成
することができる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、放熱性を向上し比較的大規模なICチップの収容にも適する放熱パ ッケージ付きICに関するものである。
【0002】
【従来の技術および考案の技術的背景】
従来よりICパッケージはその用途によって種々のものが使用されている。比 較的大規模なICに使用されかつ経済性も良いものとして、図8に示すものがあ る。これはプラスチックPGA(Pin Grid Aray )であり、このパッケージは、 入出力端子用の配線1を形成した樹脂製のプリント基板2上にICチップ3を搭 載し、ICチップ3と入出力端子用配線1をワイヤーボンディングしたのち樹脂 4で封止したものであり、プリント基板2の入出力端子用配線1はパッケージの 裏面より垂直方向に取り出したリード5に接続されている。 このように樹脂4で封止したプラスチックパッケージはその構造上放熱性が悪 く、大電力を扱うものには適さないものであった。
【0003】 一方、放熱性を高めかつ信頼性も高いものに図9に示すものがある。これはセ ラミックパッケージであり、箱型に形成したセラミック容器6内にICチップ( 図示せず)を搭載し、容器6にメタライズによって形成された入出力端子用配線 7とICチップをワイヤーボンディングしたのち、セラミックまたは金属製のキ ャップ8にて封止したものである。8aはこのキャップ8を封止するための低融 点ロウ材、9は容器6の下面に突出するリードである。
【0004】 このようなセラミックパッケージは、図8の前記プラスチックパッケージに比 べてその構造上比較的放熱性に優れているが、特に大電力を扱うIC等の使用に 際しては放熱性が不足する。そこで、このパッケージを放熱性の良いメタルコア プリント配線板等に搭載し、このメタルコアプリント配線板を介して放熱を促進 する必要が生じている。ここにこのメタルコアプリント配線板は電子機器装置の 筐体に組み込まれ、通常ファン等による強制空冷がなされる。
【0005】 このように、従来のICパッケージではICパッケージ自体で十分な放熱性を 有するものがないため、放熱効果を高めるための種々の対策が必要となり、冷却 系の構造が複雑になったり、大型化するばかりでなく、経済的でないという問題 もあった。
【0006】
【考案の目的】
本考案はこのような事情に鑑みなされたものであり、放熱性が良く、比較的大 規模なICにも適する放熱パッケージ付きICを提供することを目的とする。
【0007】
【考案の構成】
本考案によればこの目的は、リードを有する枠状のフレームと、このフレーム の上面に接着され前記フレームの枠内面と共にICチップ収容部を形成する板状 のヒートシンクと、このヒートシンクに前記フレーム下方から接着されたICチ ップと、このICチップの電極と前記リードとを前記フレームの枠内で接続する リードワイヤと、前記フレームの枠内を気密封止する封止材とを備えることを特 徴とする放熱パッケージ付きICにより達成される。
【0008】
【実施例】
図1は本考案の一実施例の概念を示す一部断面した斜視図であり、斜め下から 見た図である。図2はそのプリント配線板への実装方法を示す断面図、図3は製 造工程説明図、図4は製造工程の流れ図である。
【0009】 図1、2において符号10は枠状のフレームであり、樹脂絶縁層間にリード用 回路パターン18が形成されたプリント板からなる。このフレーム10は図3の (A)〜(F)、および図4のステップ100〜114に示す手順で作られるも のであるから、その製造方法につき説明しておく。
【0010】 まず銅張り積層板14を用意する(図4、ステップ100)。この積層板14 は、ガラス繊維にエポキシ樹脂を含浸させて硬化させたガラスエポキシ板の両面 に銅箔を張ったものである。この積層板14の上面には、その周縁より僅かに内 側に沿って後記するスルーホール26のパッド16となる回路パターンが形成さ れ、また下面にはリード用回路パターン18(図1参照)が形成される(ステッ プ102)。これらパッド16、回路パターン18は公知のフォトレジストを用 いたエッチングにより形成される(図3の(A))。
【0011】 次に回路パターン18の一部、すなわち後の工程(ステップ122)でワイヤ がボンディングされる部分に金メッキ20が施される(ステップ104、図3の (B))。そしてこの回路パターン18の面にポリイミドの板22および銅箔が 積層される(ステップ106、図3の(C))。この銅箔にはパッド16に対向 するパッド24がエッチングにより形成される(ステップ108、図3の(C) )。
【0012】 このように積層したプリント板には、前記の各パッド16を貫通するスルーホ ール26が形成される(ステップ110、図3の(D))。このスルーホール2 6は公知のように、上下面のパッド16、24を貫通するドリル孔を明け、この ドリル孔内面に金属メッキを施して両パッド16、24および内層の回路パター ン18とを電気的に接続するものである。
【0013】 このようにスルーホール26ができると、次にポリイミド層22の不要な部分 をケミカルエッチングによって除去する(ステップ112、図3の(E))。す なわち回路パターン18の金メッキ20を形成した部分付近のポリイミド層22 を除去する。そして積層板14の不要な部分である中央部分をNCルーターによ り四角形に切り抜いたり、打抜き機によって四角形に打抜き、枠状のフレーム1 0ができ上がる(ステップ114、図3の(F))。
【0014】 このようにフレーム10ができあがると、その上面にヒートシンク28が接着 され、フレーム10の上面の開口部を気密に塞ぐ(ステップ116、図3の(G ))。ここにヒートシンク28はアルミニウム板やステンレス板などの熱伝導性 の良い板で作られる。 この結果、フレーム10の枠内面とこのヒートシンク28の下面とで囲まれ、 下方に開いたICチップ収容部30が形成される。
【0015】 次にフレーム10の周縁に沿って並んだ多数のスルーホール26の中心を通る 平面で周縁がカットされる(ステップ118、図3の(G)参照)。このカット により半分に割られたスルーホール26の内面がフレーム10の端面に現れ、そ の上・下端はそれぞれ半分にカットされたパッド16a、24aに接続している 。下面のパッド24aはスルーホール26を介して前記リード用回路パターン1 8に接続された外部接続用の電極パターンとなるものである。すなわちこの実施 例では、回路パターン18およびスルーホール26、パッド24aにより、通常 のICにおけるリードが形成される。
【0016】 32はICチップであり、このICチップ32の裏面はこのチップ収容部30 の内側からヒートシンク28に接着固定される(ステップ120、図3の(H) )。すなわちICチップ32はワイヤボンディング用電極がない面(裏面)を上 にしてヒートシンク28の下面に接着されることになる。そしてこのICチップ 32と回路パターン18の金めっき20の部分とが、金線などのワイヤ34によ り接続される(ステップ122)。この状態でチップ収容部30には封止用樹脂 36が充填される(ステップ124)。ここに封止用樹脂36はフレーム10の 下面よりも下方へ突出しないようにする。
【0017】 このように作られたICパッケージ38は図2に示すようにクリームはんだ4 0を用いてプリント配線板42に実装される。ここにプリント配線板42には、 このICパッケージ38の周縁に作られた半円環状の各パッド24aに対応する 回路パターン44が形成されている。クリームはんだ40はICパッケージ38 側の各パッド24aに対応する回路パターン44上の所定位置に、印刷やディス ペンサなどを用いて供給される。ICパッケージ38はこのクリームはんだ40 によって仮止めされた後、リフロー炉において加熱される。この加熱によってク リームはんだ40が溶融し、はんだ40は表面張力によってスルーホール26の 半円弧状の内面に吸い上げられて凝固する。
【0018】 図5は他の実施例の一部断面図、図6はその下面の斜視図、図7は同じく上面 の斜視図である。この実施例のパッケージ38Aでは、フレーム10Aに、前記 図1〜3に示したスルーホール26の他に、各スルーホール26の間にあってフ レーム10Aの周縁よりも内側に位置する他のスルーホール26Aを形成した。 このためスルーホール26と26Aとのパッド24a、24Aは、図6に示すよ うにジグザグに配置される。なお各スルーホール26、26Aには、異なるリー ド用回路パターン18Aが接続されるのは勿論である。またこの実施例では図5 、7に示すように、ヒートシンク28Aに多数の円柱型または角柱型の突起50 を設け、ヒートシンク28Aの放熱性を向上させた。
【0019】 この実施例によれば、突起50により外気に接する表面積が増えるのでヒート シンク28Aの放熱性が一層向上する。なお突起50はヒートシンク28Aの周 縁に沿って図7のように設けるものの他、ヒートシンク上面全体に分散させて設 けてもよい。またICチップ32に近い位置の突起を高くしたり間隔を狭くして 、放熱量の調整をしてもよい。
【0020】 以上の各実施例ではICチップ収容部30にICチップ32を収容し、ワイヤ ボンディングした後樹脂を充填することによって気密封止しているが、本考案は これに限定されるものではない。例えばフレーム10、10Aの下面に金属板の キャップを封着するものであってもよい。
【0021】 また各実施例では、フレームをプリント配線板で形成し、ここにリードとなる リード用回路パターンを内層したから、このフレームにスルーホールを設けてス ルーホールのパッドを外部接続用の電極パターンとすることが可能になった。し かし本案はこのフレームをセラミックやプラスチックで枠状に形成したものであ ってもよい。この場合にはフレーム自身に予めリードをガラス封止あるいは樹脂 封止しておく。このリードはフレームの下面に針状に突出する前記図8、9に示 した構造のものであってもよいし、フレームの外側面から突出するものであって もよい。例えばDIP型パッケージや、ミニフラット型パッケージなどで用いる ようなリードであってもよい。
【0022】
【考案の効果】
請求項1の考案は以上のように、枠状のフレーム(10、10A)上面にヒー トシンク(28、28A)を接着して、フレーム(10、10A)の枠内にIC チップ収容部(30)を形成し、ヒートシンク(28、28A)の下面すなわち ICチップ収容部(30)側にICチップ(32)を接着したから、ICチップ (32)の熱は直接ヒートシンク(28、28A)に伝わり外へ放熱される。こ のため放熱性が良好になり、特に発熱量の大きい大規模IC、LSI、特定用途 向けIC(ASIC)などに好適なものとなる。
【0023】 ここにヒートシンク(28A)の上面に放熱用突起(50)を設ければ放熱性 は一層向上する(請求項2)。 封止材は樹脂(36)を充填し凝固させたものが好ましい(請求項3)。 またフレーム(10、10A)はリード用回路パターン(18)を内層したプ リント配線板で形成すれば、ここに形成したスルーホール(26、26A)のパ ッド(24a、24A)をそのまま外部接続用の電極として利用でき、実装密度 を高めるのに適する(請求項4)。
【図面の簡単な説明】
【図1】本考案の一実施例の概念を示す一部断面した斜
視図
【図2】そのプリント配線板への実装方法を示す断面図
【図3】製造工程説明図
【図4】製造工程の流れ図
【図5】他の実施例の断面図
【図6】同じく下面の斜視図
【図7】同じく上面の斜視図
【図8】従来のパッケージを示す一部断面斜視図
【図9】従来のパッケージを示す分解斜視図
【符号の説明】
10、10A フレーム 14 絶縁層としての銅張積層板 18 リード用回路パターン 20 金メッキ 22 絶縁層としてのポリイミド板 24a、24A 電極パターンとしてのパッド 26、26A スルーホール 28、28A ヒートシンク 30 ICチップ収容部 32 ICチップ 36 封止樹脂 38、38A ICパッケージ 50 突起

Claims (4)

    【実用新案登録請求の範囲】
  1. 【請求項1】 リードを有する枠状のフレームと、この
    フレームの上面に接着され前記フレームの枠内面と共に
    ICチップ収容部を形成する板状のヒートシンクと、こ
    のヒートシンクに前記フレーム下方から接着されたIC
    チップと、このICチップの電極と前記リードとを前記
    フレームの枠内で接続するリードワイヤと、前記フレー
    ムの枠内を気密封止する封止材とを備えることを特徴と
    する放熱パッケージ付きIC。
  2. 【請求項2】 前記ヒートシンクの上面には放熱用の突
    起が設けられている請求項1の放熱パッケージ付きI
    C。
  3. 【請求項3】 前記封止材は前記ICチップ収容部内に
    充填された樹脂で形成される請求項1の放熱パッケージ
    付きIC。
  4. 【請求項4】 前記フレームは、樹脂絶縁層間にリード
    用回路パターンを有するプリント板で形成されている請
    求項1の放熱パッケージ付きIC。
JP081867U 1991-09-13 1991-09-13 放熱パツケージ付きic Pending JPH0525736U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP081867U JPH0525736U (ja) 1991-09-13 1991-09-13 放熱パツケージ付きic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP081867U JPH0525736U (ja) 1991-09-13 1991-09-13 放熱パツケージ付きic

Publications (1)

Publication Number Publication Date
JPH0525736U true JPH0525736U (ja) 1993-04-02

Family

ID=13758424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP081867U Pending JPH0525736U (ja) 1991-09-13 1991-09-13 放熱パツケージ付きic

Country Status (1)

Country Link
JP (1) JPH0525736U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198739A (ja) * 1983-04-26 1984-11-10 Nec Corp チツプキヤリア
JPS6082300A (ja) * 1983-10-08 1985-05-10 Katsuyuki Hata 空缶の圧潰装置
JPS62104056A (ja) * 1985-07-08 1987-05-14 Nec Corp 半導体部品の実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59198739A (ja) * 1983-04-26 1984-11-10 Nec Corp チツプキヤリア
JPS6082300A (ja) * 1983-10-08 1985-05-10 Katsuyuki Hata 空缶の圧潰装置
JPS62104056A (ja) * 1985-07-08 1987-05-14 Nec Corp 半導体部品の実装構造

Similar Documents

Publication Publication Date Title
KR900003828B1 (ko) 반도체장치 및 그의 제조방법
US5065281A (en) Molded integrated circuit package incorporating heat sink
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
JPH11307689A (ja) 半導体装置、半導体装置用基板及びこれらの製造方法並びに電子機器
US5796038A (en) Technique to produce cavity-up HBGA packages
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
KR100419359B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JPH0473297B2 (ja)
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH0525736U (ja) 放熱パツケージ付きic
JPH0574972A (ja) Icパツケージ
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JP2521624Y2 (ja) 半導体装置
JPS63136655A (ja) チツプキヤリア
JP2553665B2 (ja) 半導体装置
JPS6211014Y2 (ja)
JP2504262Y2 (ja) 半導体モジュ―ル
US20030090876A1 (en) Module including one or more chips
JPH04144162A (ja) 半導体装置
JPH0823049A (ja) 半導体パッケージ
JP2564487B2 (ja) 回路基板及びその混成集積回路
JPH05292744A (ja) 電源モジュールの実装構造
JPH04124860A (ja) 半導体パッケージ