JPH0525812U - トランジスタのドライブ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ゲート・ドレイン間の耐圧が低いトランジス
タの使用を可能にし、ゲート整合回路の短絡時にトラン
ジスタを非動作状態にする。 【構成】 トランジスタ５のゲートバイアス電圧を設定
する分圧抵抗２ａ，２ｂからなるバイアス回路Ｂと、上
記トランジスタ５のゲート，ソースおよびバイアス回路
Ｂ間に接続されたゲート整合回路３と、上記トランジス
タ５のソースおよびゲート整合回路３の接続点と、グラ
ンドとの間に接続されたコンデンサ１１とを設けて、ソ
ースバイアス入力端子１０に、上記トランジスタ５の動
作・非動作を制御するソースバイアス電圧を入力する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、電界効果トランジスタなどのトランジスタの動作を確実にするト ランジスタのドライブ回路に関するものである。

【０００２】

【従来の技術】

図２は従来の電界効果トランジスタのドライブ回路を示す回路図であり、図に おいて、１はゲートバイアス入力端子、２ａ，２ｂはゲートバイアス電圧の分圧 抵抗で、これらはバイアス回路Ｂを構成する。３は信号がバイアス回路へ流れ込 むのを阻止するゲート整合回路、４は信号入力、５はトランジスタとしての電界 トランジスタ（ＦＥＴ）、６は電界効果トランジスタ５のドレインに接続された ドレイン整合回路、７はドレインバイアス入力端子、８は直流カット用のコンデ ンサ、９は信号出力端子である。

【０００３】 次に動作について説明する。まず、ゲートバイアス入力端子１にはゲートバイ アス電圧が印加され、このゲートバイアス電圧は抵抗２ａ，２ｂによって分圧さ れて、ゲート整合回路３を介して電界効果トランジスタ５のゲートに供給される 。このような電界効果トランジスタ５の一般的なバイアス条件では正の電圧をド レインバイアスとして印加し、負の電圧をゲートバイアスとして印加しているの で、この電界効果トランジスタ５の動作状態，非動作状態はゲートバイアスとし て印加される電圧によって決定されることになる。

【０００４】 従って、電界効果トランジスタ５のゲートへ適当な負の電圧を与えることによ り、この電界効果トランジスタ５は動作状態となり、一方、ピンチオフ電圧より 低いゲートバイアス電圧を与えることにより、電界効果トランジスタ５は非動作 状態となる。

【０００５】

【考案が解決しようとする課題】 従来の電界効果トランジスタのドライブ回路は以上のように構成されているの で、電界効果トランジスタ５のゲート・ドレイン間の耐圧が低い電界効果トラン ジスタ５では壊れ易く、また、ゲート整合回路が何らかの原因で破壊され、ゲー ト・ソース間が短絡した場合には、ゲートには常に０電位（接地電位）が印加さ れ、電界効果トランジスタは常に動作状態となってしまい、この結果、電界効果 トランジスタ５自身や、周辺の回路へ悪影響を及ぼすなどの課題があった。

【０００６】 この考案は上記のような課題を解消するためになされたもので、ゲート・ドレ イン間の耐圧が低いトランジスタを使用できるとともに、ゲート整合回路が短絡 した場合にも、トランジスタを非動作状態とすることができるトランジスタのド ライブ回路を得ることを目的とする。

【０００７】

【課題を解決するための手段】

この考案に係るトランジスタのドライブ回路は、トランジスタのゲートバイア ス電圧を設定する分圧抵抗からなるバイアス回路と、上記トランジスタのゲート ，ソースおよびバイアス回路間に接続されたゲート整合回路と、上記トランジス タのソースおよびゲート整合回路の接続点とグランドとの間に接続されたコンデ ンサとを設けて、ソースバイアス入力端子に、上記トランジスタの動作・非動作 を制御するソースバイアス電圧を入力するようにしたものである。

【０００８】

【作用】

この考案におけるコンデンサは、トランジスタのソースとグランドの間に挿入 されて、このコンデンサとトランジスタのソースとの接続点へのソースバイアス により、このトランジスタをドライブすることにより、耐圧の低い電界効果トラ ンジスタの使用を可能にし、また、ゲート整合回路が破壊された場合には、トラ ンジスタを非動作状態として、異常動作による周辺回路への影響を防止する。

【０００９】

【実施例】

実施例１． 以下、この考案の一実施例を図について説明する。図１において、１はゲート バイアス入力端子、２ａ，２ｂはゲートバイアス電圧の分圧抵抗で、これらはバ イアス回路Ｂを構成する。３は信号がバイアス回路Ｂへ流れ込むのを阻止するゲ ート整合回路、４は信号入力、５はトランジスタとしての電界トランジスタ（Ｆ ＥＴ）、６は電界効果トランジスタ５のドレインに接続されたドレイン整合回路 、７はドレインバイアス入力端子、８は直流カット用のコンデンサ、９は信号出 力端子である。

【００１０】 また、１０はソースバイアス電圧を入力するためのソースバイアス入力端子、 １１はゲート整合回路３，電界効果トランジスタ５のソースおよびソースバイア ス入力端子１０の接続中点と、グランドとの間に接続されたコンデンサである。

【００１１】 次に動作について説明する。まず、ゲートバイアス入力端子１に印加された電 圧は、分圧抵抗２ａ，２ｂによって分圧され、この分圧電圧はゲート整合回路３ を通って電界効果トランジスタ５のゲートに適当なレベルで供給される。一方、 ドレインバイアス入力端子７に印加された電圧は、ドレイン整合回路６を通って 電界効果トランジスタ５のドレインへ供給される。

【００１２】 また、電界効果トランジスタ５の動作状態，非動作状態は、ソースバイアス入 力端子１０より印加する電圧によって決定する。すなわち、ソースバイアス入力 端子１０の電圧が０ボルトの場合には、電界効果トランジスタ５は動作状態とな り、電界効果トランジスタ５のドレインとソースの電位が等しくなるような電圧 が与えられた時、非動作状態となる。従って、このドライブ回路では、ドレイン とゲートの電位差を常に一定にセットしておいても、上記ソースバイアスの電位 調整で動作・非動作状態のモードを作ることができるため、ゲート・ドレイン間 の耐圧の低い電界効果トランジスタ５が使用できるようになる。

【００１３】 さらに、ゲート整合回路３が何らかの原因で破壊され、ショート状態となって も、コンデンサ１１によって接地側より絶縁されたソースに、上記ドレインの電 位に等しいソースバイアス電圧を印加することにより電界効果トランジスタ５を 非動作状態とすることができ、電界効果トランジスタ５の異常動作による周辺回 路への影響を防ぐことができる。

【００１４】 実施例２． なお、上記実施例ではＮＰＮ型の電界効果トランジスタ５を用いた場合につい て説明したが、ＰＮＰ型電界効果トランジスタでもよく、また、これらの電界効 果トランジスタに代えてトランジスタを用いた場合にも応用でき、上記実施例と 同様の効果を奏する。

【００１５】

【考案の効果】

以上のように、この考案によれば、トランジスタのゲートバイアス電圧を設定 する分圧抵抗からなるバイアス回路と、上記トランジスタのゲート，ソースおよ びバイアス回路間に接続されたゲート整合回路と、上記トランジスタのソースお よびゲート整合回路の接続点とグランドとの間に接続されたコンデンサとを設け て、ソースバイアス入力端子に、上記トランジスタの動作・非動作を制御するソ ースバイアス電圧を入力するように構成したので、耐圧の低いトランジスタのド ライブを可能にするとともに、ゲート整合回路が破壊した場合にも、トランジス タの非動作状態を容易に得ることができるため、周辺回路への障害波及を確実に 防止できるものが得られる効果がある。

【図面の簡単な説明】

【図１】この考案の一実施例による電界効果トランジス
タのドライブ回路を示す回路図である。

【図２】従来の電界効果トランジスタのドライブ回路を
示す回路図である。

【符号の説明】

２ａ，２ｂ 分圧抵抗 Ｂ バイアス回路 ３ ゲート整合回路 ５ 電界効果トランジスタ（トランジスタ） １０ ソースバイアス入力端子 １１ コンデンサ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 トランジスタのゲートバイアス電圧を設
   定する分圧抵抗からなるバイアス回路と、上記トランジ
   スタのゲートに入力される信号が上記バイアス回路に流
   れ込むのを阻止するように、上記トランジスタのゲー
   ト，ソースおよびバイアス回路間に接続されたゲート整
   合回路と、上記トランジスタのソースおよびゲート整合
   回路の接続点とグランドとの間に接続されたコンデンサ
   と、上記トランジスタの動作・非動作を制御するソース
   バイアス電圧入力用のソースバイアス入力端子とを備え
   たトランジスタのドライブ回路。