JPH05259593A - ＡｌＮ回路基板 - Google Patents
ＡｌＮ回路基板Info
- Publication number
- JPH05259593A JPH05259593A JP4053530A JP5353092A JPH05259593A JP H05259593 A JPH05259593 A JP H05259593A JP 4053530 A JP4053530 A JP 4053530A JP 5353092 A JP5353092 A JP 5353092A JP H05259593 A JPH05259593 A JP H05259593A
- Authority
- JP
- Japan
- Prior art keywords
- aln
- thin film
- conductor layer
- film conductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】基体表面を鏡面研磨する必要がなく、マイクロ
クラック等の欠陥が発生せず入出力用端子の接合強度も
良好で、高い信頼性を有するＡｌＮ回路基板を提供する
ことを目的とする。 【構成】この発明に係るＡｌＮ回路基板は、ＡｌＮ基体
１１と、このＡｌＮ基体１１に設けられた薄膜導体層１
３と、この薄膜導体層１３にろう材を介して接合された
入出力用端子１４とを有する。ＡｌＮ基体１１の平均表
面粗さＲａが０．１μｍ以上であり、このＲａと、入出
力用端子１４の接合部端部と薄膜導体層１３の外縁との
最近接距離Ａとの間に、Ａ／Ｒａ≧１０の関係がある。
クラック等の欠陥が発生せず入出力用端子の接合強度も
良好で、高い信頼性を有するＡｌＮ回路基板を提供する
ことを目的とする。 【構成】この発明に係るＡｌＮ回路基板は、ＡｌＮ基体
１１と、このＡｌＮ基体１１に設けられた薄膜導体層１
３と、この薄膜導体層１３にろう材を介して接合された
入出力用端子１４とを有する。ＡｌＮ基体１１の平均表
面粗さＲａが０．１μｍ以上であり、このＲａと、入出
力用端子１４の接合部端部と薄膜導体層１３の外縁との
最近接距離Ａとの間に、Ａ／Ｒａ≧１０の関係がある。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子等を実装
するために用いられるＡｌＮ回路基板に関する。
するために用いられるＡｌＮ回路基板に関する。
【０００２】
【従来の技術】近年、ＩＣ等の高集積化、高速化に伴っ
て、それを実装するための各種の基板やパッケ−ジは高
密度化、高速化、大消費電力化の傾向にある。システム
の小形化、高性能化、高速化が進むワ−クステ−ショ
ン、大型コンピュ−タ分野などに用いられる基板及びパ
ッケ−ジにおいて、その要求は特に強く、これらに対応
した技術はス−パ−コンピュ−タの実装技術において必
要不可欠となっている。
て、それを実装するための各種の基板やパッケ−ジは高
密度化、高速化、大消費電力化の傾向にある。システム
の小形化、高性能化、高速化が進むワ−クステ−ショ
ン、大型コンピュ−タ分野などに用いられる基板及びパ
ッケ−ジにおいて、その要求は特に強く、これらに対応
した技術はス−パ−コンピュ−タの実装技術において必
要不可欠となっている。
【０００３】これらに対応するパッケ−ジ及び基板の材
料として、近時、ＳｉＣやＡｌＮなどの高熱伝導性の材
料、テフロンやポリイミド、ガラスセラミックなどの低
誘電率の材料、及びＣｕ，Ａｕといった低抵抗の材料が
用いられている。
料として、近時、ＳｉＣやＡｌＮなどの高熱伝導性の材
料、テフロンやポリイミド、ガラスセラミックなどの低
誘電率の材料、及びＣｕ，Ａｕといった低抵抗の材料が
用いられている。
【０００４】これらの中で、ＡｌＮは、熱伝導率が焼結
体で２７０Ｗ／ｍ・Ｋ、内部配線を有する同時焼成基板
でも１６０Ｗ／ｍ・Ｋと高く、高放熱性が期待できるこ
と、また熱膨張率もＳｉに近く熱応力の問題が生じにく
いこと、メタライズが可能なこと、などから、次世代の
材料として有望である。
体で２７０Ｗ／ｍ・Ｋ、内部配線を有する同時焼成基板
でも１６０Ｗ／ｍ・Ｋと高く、高放熱性が期待できるこ
と、また熱膨張率もＳｉに近く熱応力の問題が生じにく
いこと、メタライズが可能なこと、などから、次世代の
材料として有望である。
【０００５】また、パッケ−ジ及び基板の構造として
は、セラミック基板の多層化技術、薄膜技術による微細
化などにより、高密度配線を形成する実装形態が採用さ
れつつある。特に最近では、セラミック基板の内部に電
源、接地用の平面導体層のみを形成し、信号配線の引き
回しは、主としてセラミック基板表面の薄膜導体層を利
用することも行われている。
は、セラミック基板の多層化技術、薄膜技術による微細
化などにより、高密度配線を形成する実装形態が採用さ
れつつある。特に最近では、セラミック基板の内部に電
源、接地用の平面導体層のみを形成し、信号配線の引き
回しは、主としてセラミック基板表面の薄膜導体層を利
用することも行われている。
【０００６】このような場合、従来はセラミック基板上
に薄膜を形成する前に、セラミック基板表面を研磨によ
りある程度平坦にして用いている。すなわち、セラミッ
ク基板表面の表面粗さが大きいと、セラミック基板表面
に設けられた薄膜導体層に入出力用端子などを接合した
後室温まで冷却した際に、ろう材とセラミック基板との
間に局部的な熱応力集中が発生するという問題がある。
特に、ＡｌＮでは焼結助剤の添加により粒界相が形成さ
れて、ＡｌＮの粒子の界面部分の強度が低下することが
あるため、基板材料としてＡｌＮを用いた場合に、上述
のような熱応力が加わると、その応力集中により接合部
でのセラミック基板のマイクロクラック発生や、入出力
用端子の接合強度の低下などを招く。
に薄膜を形成する前に、セラミック基板表面を研磨によ
りある程度平坦にして用いている。すなわち、セラミッ
ク基板表面の表面粗さが大きいと、セラミック基板表面
に設けられた薄膜導体層に入出力用端子などを接合した
後室温まで冷却した際に、ろう材とセラミック基板との
間に局部的な熱応力集中が発生するという問題がある。
特に、ＡｌＮでは焼結助剤の添加により粒界相が形成さ
れて、ＡｌＮの粒子の界面部分の強度が低下することが
あるため、基板材料としてＡｌＮを用いた場合に、上述
のような熱応力が加わると、その応力集中により接合部
でのセラミック基板のマイクロクラック発生や、入出力
用端子の接合強度の低下などを招く。
【０００７】
【発明が解決しようとする課題】上述したような理由
で、従来のＡｌＮ回路基板においては、平均表面粗さＲ
ａが０．０２〜０．０４μｍ程度の鏡面になるまでセラ
ミック基板表面を研磨した後、薄膜導体を形成してい
る。
で、従来のＡｌＮ回路基板においては、平均表面粗さＲ
ａが０．０２〜０．０４μｍ程度の鏡面になるまでセラ
ミック基板表面を研磨した後、薄膜導体を形成してい
る。
【０００８】しかし、基板表面を鏡面にする場合には、
研磨工程のために、基板作製のコストが高く、さらに基
板作製のための期間が長くなってしまう。また、このよ
うな基板では、基板の自動位置決めのための位置検出を
行う際に、入射光の基板表面での反射率が大きく、モニ
タしにくいなどの欠点があり、入出力用端子の接合時な
どに位置合わせが困難となってしまう。
研磨工程のために、基板作製のコストが高く、さらに基
板作製のための期間が長くなってしまう。また、このよ
うな基板では、基板の自動位置決めのための位置検出を
行う際に、入射光の基板表面での反射率が大きく、モニ
タしにくいなどの欠点があり、入出力用端子の接合時な
どに位置合わせが困難となってしまう。
【０００９】本発明は、かかる事情に鑑みてなされたも
のであって、セラミック基板表面を鏡面研磨することな
く、マイクロクラック等の欠陥が発生せず、入出力用端
子の接合強度も良好で、高い信頼性を有するＡｌＮ回路
基板を提供することを目的とする。
のであって、セラミック基板表面を鏡面研磨することな
く、マイクロクラック等の欠陥が発生せず、入出力用端
子の接合強度も良好で、高い信頼性を有するＡｌＮ回路
基板を提供することを目的とする。
【００１０】
【課題を解決するための手段及び作用】この発明は、上
記課題を解決するために、ＡｌＮ基体と、このＡｌＮ基
体上に設けられた薄膜導体層と、この薄膜導体層にろう
材を介して接合された入出力用端子とを有するＡｌＮ回
路基板であって、ＡｌＮ基体の平均表面粗さＲａが０．
１μｍ以上であり、このＲａと、前記入出力用端子の接
合部端部と前記薄膜導体層の外縁との最近接距離Ａとの
間に、Ａ／Ｒａ≧１０の関係があることを特徴とするＡ
ｌＮ回路基板を提供する。
記課題を解決するために、ＡｌＮ基体と、このＡｌＮ基
体上に設けられた薄膜導体層と、この薄膜導体層にろう
材を介して接合された入出力用端子とを有するＡｌＮ回
路基板であって、ＡｌＮ基体の平均表面粗さＲａが０．
１μｍ以上であり、このＲａと、前記入出力用端子の接
合部端部と前記薄膜導体層の外縁との最近接距離Ａとの
間に、Ａ／Ｒａ≧１０の関係があることを特徴とするＡ
ｌＮ回路基板を提供する。
【００１１】本願発明者らは、上記課題を解決するため
に種々検討を重ねた結果、ＡｌＮ基体の表面粗さが大き
くても、薄膜導体層において一定の条件を満足する所定
の位置に入出力端子が接合されれば、高い信頼性を有す
るＡｌＮ回路基板が得られることを見出した。具体的に
は、上述したように、入出力用端子の接合部端部と薄膜
導体層の外縁との最近接距離Ａと、ＡｌＮ基体の平均表
面粗さＲａとの間に、Ａ／Ｒａ≧１０の関係があれば良
い。すなわち、このような関係を満足することにより、
ろう接合の際の熱応力集中が緩和されるため、ＡｌＮ基
体にマイクロクラックなどの欠陥が生じることを防止す
ると共に、ろう接合した入出力用端子の接合強度を向上
させに、信頼性を高めることができる。なお、好ましく
はＡ／Ｒａ≧１００である。
に種々検討を重ねた結果、ＡｌＮ基体の表面粗さが大き
くても、薄膜導体層において一定の条件を満足する所定
の位置に入出力端子が接合されれば、高い信頼性を有す
るＡｌＮ回路基板が得られることを見出した。具体的に
は、上述したように、入出力用端子の接合部端部と薄膜
導体層の外縁との最近接距離Ａと、ＡｌＮ基体の平均表
面粗さＲａとの間に、Ａ／Ｒａ≧１０の関係があれば良
い。すなわち、このような関係を満足することにより、
ろう接合の際の熱応力集中が緩和されるため、ＡｌＮ基
体にマイクロクラックなどの欠陥が生じることを防止す
ると共に、ろう接合した入出力用端子の接合強度を向上
させに、信頼性を高めることができる。なお、好ましく
はＡ／Ｒａ≧１００である。
【００１２】また、ＡｌＮ基体の平均表面粗さＲａは
０．１μｍ以上、より好ましくは０．３μｍ以上０．８
μｍ以下である。Ｒａが０．１μｍよりも小さければ鏡
面の領域に入ってしまい、コスト面及び工程短縮化の面
から好ましくなく、またＡｌＮ基体の自動位置決めの時
に入出力用端子などの位置合わせ精度が低下してしま
う。一方、Ｒａが０．８μｍを超えると、ＡｌＮ基体上
に均一な薄膜導体層を形成することが困難になる恐れが
ある。さらに上述の距離Ａは、０．８mm以下であること
が好ましく、０．５mm以下であることが一層好ましい。
これは、リ−ド及びピンなどの入出力用端子の短ピッチ
化に伴い、Ａの値が大きすぎると入出力用端子のランド
部分が短絡したり、絶縁不良となったりするからであ
る。
０．１μｍ以上、より好ましくは０．３μｍ以上０．８
μｍ以下である。Ｒａが０．１μｍよりも小さければ鏡
面の領域に入ってしまい、コスト面及び工程短縮化の面
から好ましくなく、またＡｌＮ基体の自動位置決めの時
に入出力用端子などの位置合わせ精度が低下してしま
う。一方、Ｒａが０．８μｍを超えると、ＡｌＮ基体上
に均一な薄膜導体層を形成することが困難になる恐れが
ある。さらに上述の距離Ａは、０．８mm以下であること
が好ましく、０．５mm以下であることが一層好ましい。
これは、リ−ド及びピンなどの入出力用端子の短ピッチ
化に伴い、Ａの値が大きすぎると入出力用端子のランド
部分が短絡したり、絶縁不良となったりするからであ
る。
【００１３】本発明のＡｌＮ回路基板は、ＡｌＮ基体表
面に設けられた薄膜導体層上に、通常用いられているろ
う材、例えばＡｇ−Ｃｕ系のろう材（７２Ａｇ−Ｃｕ）
を介して入出力用端子としてピン又はリ−ドを接合する
ことにより構成される。ピン及びリ−ドの材料として
は、コバ−ル、Ｆｅ−Ｎｉ合金、Ｃｕ合金などを用いる
ことができる。
面に設けられた薄膜導体層上に、通常用いられているろ
う材、例えばＡｇ−Ｃｕ系のろう材（７２Ａｇ−Ｃｕ）
を介して入出力用端子としてピン又はリ−ドを接合する
ことにより構成される。ピン及びリ−ドの材料として
は、コバ−ル、Ｆｅ−Ｎｉ合金、Ｃｕ合金などを用いる
ことができる。
【００１４】ＡｌＮ基体表面に設けられる薄膜導体層
は、通常、金属の多層構造で、Ｔｉ，ＣｒなどをＡｌＮ
基体との接合層とし、Ｎｉ，Ｐｔ，Ｍｏ，Ｗなどの中間
層を介して、Ａｕ，Ｃｕ，Ａｇなどを表面層とする。ろ
う材は、ピン又はリ−ド側に予め形成しておいても良い
し、接合時にピン又はリ−ドと薄膜導体層との間に挿入
しても良い。
は、通常、金属の多層構造で、Ｔｉ，ＣｒなどをＡｌＮ
基体との接合層とし、Ｎｉ，Ｐｔ，Ｍｏ，Ｗなどの中間
層を介して、Ａｕ，Ｃｕ，Ａｇなどを表面層とする。ろ
う材は、ピン又はリ−ド側に予め形成しておいても良い
し、接合時にピン又はリ−ドと薄膜導体層との間に挿入
しても良い。
【００１５】この発明によれば、大消費電力、高集積、
多ピン、微細ピッチのＬＳＩチップを搭載するＡｌＮ回
路基板において、ＡｌＮ基体の表面粗さと入出力用端子
の接合部の状態との関係を最適化することにより、ろう
接合の際の熱応力の集中を緩和することができる。従っ
て、ＡｌＮ基体のマイクロクラックを防止することがで
き、入出力用端子の接合強度及び信頼性を高めることが
できる。また、鏡面状態に研磨しなくても強固で信頼性
の高い接合が可能となるため、研磨工程を短縮化するこ
とができ、コストを抑えることができる。
多ピン、微細ピッチのＬＳＩチップを搭載するＡｌＮ回
路基板において、ＡｌＮ基体の表面粗さと入出力用端子
の接合部の状態との関係を最適化することにより、ろう
接合の際の熱応力の集中を緩和することができる。従っ
て、ＡｌＮ基体のマイクロクラックを防止することがで
き、入出力用端子の接合強度及び信頼性を高めることが
できる。また、鏡面状態に研磨しなくても強固で信頼性
の高い接合が可能となるため、研磨工程を短縮化するこ
とができ、コストを抑えることができる。
【００１６】
【実施例】以下、この発明の実施例について説明する。
図１はこの発明の一実施例に係るＡｌＮ回路基板を示す
概略構成図である。ここでは多層配線基板を例にとって
説明する。図中１１はＡｌＮ基体であり、この中には、
厚膜からなる内部配線１２が形成されており、この内部
配線１２はＡｌＮ基体１１の表面に設けられた薄膜導体
層１３に導通している。薄膜導体層１３には入出力用端
子としてのＩ／Ｏピン１４がろう材を介して接合されて
いる。またＬＳＩチップ１７がＡｌＮ基体１１表面に搭
載されている。なお、１６はボンディングワイヤ、１５
は封止用のキャップである。
図１はこの発明の一実施例に係るＡｌＮ回路基板を示す
概略構成図である。ここでは多層配線基板を例にとって
説明する。図中１１はＡｌＮ基体であり、この中には、
厚膜からなる内部配線１２が形成されており、この内部
配線１２はＡｌＮ基体１１の表面に設けられた薄膜導体
層１３に導通している。薄膜導体層１３には入出力用端
子としてのＩ／Ｏピン１４がろう材を介して接合されて
いる。またＬＳＩチップ１７がＡｌＮ基体１１表面に搭
載されている。なお、１６はボンディングワイヤ、１５
は封止用のキャップである。
【００１７】ＡｌＮ基体１１表面において、少なくとも
ろう接合部となる薄膜導体層１３が設けられる部分は、
その平均表面粗さＲａが０．１μｍ以上である。また、
図２に拡大して示すように、薄膜導体層１３の大きさ及
び形状、並びにＩ／Ｏピン１４ＮＯ接合部の大きさ及び
形状は、Ｉ／Ｏピン１４の接合部端部と薄膜導体層１３
の外縁との最近接距離Ａが、Ａ／Ｒａ≧１０を満たすよ
うに設定される。なお、図２の１８はろう材である。
ろう接合部となる薄膜導体層１３が設けられる部分は、
その平均表面粗さＲａが０．１μｍ以上である。また、
図２に拡大して示すように、薄膜導体層１３の大きさ及
び形状、並びにＩ／Ｏピン１４ＮＯ接合部の大きさ及び
形状は、Ｉ／Ｏピン１４の接合部端部と薄膜導体層１３
の外縁との最近接距離Ａが、Ａ／Ｒａ≧１０を満たすよ
うに設定される。なお、図２の１８はろう材である。
【００１８】次に、このようなＡｌＮ回路基板の製造方
法について説明する。先ず、Ｙ2 Ｏ3 又はＣａＯなどの
焼結助剤を添加したＡｌＮ粉末に成形用のバインダ−及
び溶剤等を加えてスラリ−を作成し、これをシ−ト成形
してグリ−ンシ−ト状にする。このグリ−ンシ−トを適
当な大きさに切断し、内部配線の層間接続用のバイアホ
−ルをパンチングにて形成し、バイアホ−ルにはＷペ−
ストを充填する。また、内部配線となる層間の厚膜導体
は同じＷペ−ストをグリ−ンシ−トにスクリ−ン印刷し
て形成する。バイアホ−ルの直径は例えば約１５０μｍ
で、内部配線は、例えば幅が約１５０〜２００μｍ、厚
さが２０μｍ程度である。バイアホ−ルに充填されるＷ
ペ−ストには、セラミック焼成時の収縮率をＡｌＮと合
わせるためにＡｌＮ粉末を混合する。
法について説明する。先ず、Ｙ2 Ｏ3 又はＣａＯなどの
焼結助剤を添加したＡｌＮ粉末に成形用のバインダ−及
び溶剤等を加えてスラリ−を作成し、これをシ−ト成形
してグリ−ンシ−ト状にする。このグリ−ンシ−トを適
当な大きさに切断し、内部配線の層間接続用のバイアホ
−ルをパンチングにて形成し、バイアホ−ルにはＷペ−
ストを充填する。また、内部配線となる層間の厚膜導体
は同じＷペ−ストをグリ−ンシ−トにスクリ−ン印刷し
て形成する。バイアホ−ルの直径は例えば約１５０μｍ
で、内部配線は、例えば幅が約１５０〜２００μｍ、厚
さが２０μｍ程度である。バイアホ−ルに充填されるＷ
ペ−ストには、セラミック焼成時の収縮率をＡｌＮと合
わせるためにＡｌＮ粉末を混合する。
【００１９】次に内部配線を形成したグリ−ンシ−トの
位置合わせをして熱圧着などで積層し、その後切断す
る。次いでグリ−ンシ−トに含まれるバインダ−を脱脂
炉にて除去した後に、１８００〜１９００℃の温度で焼
成し、内部配線を有する多層のＡｌＮ基体を製造する。
位置合わせをして熱圧着などで積層し、その後切断す
る。次いでグリ−ンシ−トに含まれるバインダ−を脱脂
炉にて除去した後に、１８００〜１９００℃の温度で焼
成し、内部配線を有する多層のＡｌＮ基体を製造する。
【００２０】この後、得られたＡｌＮ基体の表面をＳｉ
Ｃなどの研磨剤を用いて、平均表面粗さＲａが０．３〜
０．６μｍ程度となるように研磨する。なお、通常研磨
前のＡｌＮ基体の平均表面粗さは０．１μｍ以上であり
研磨工程を省略することもできるが、好ましくは、均一
な薄膜導体層を設けることを可能とするためこのような
研磨を施す。
Ｃなどの研磨剤を用いて、平均表面粗さＲａが０．３〜
０．６μｍ程度となるように研磨する。なお、通常研磨
前のＡｌＮ基体の平均表面粗さは０．１μｍ以上であり
研磨工程を省略することもできるが、好ましくは、均一
な薄膜導体層を設けることを可能とするためこのような
研磨を施す。
【００２１】次いでこのように研磨したＡｌＮ基体の表
面にＴｉ／Ｎｉ／Ａｕからなる薄膜導体層を夫々５０ｎ
ｍ，５００ｎｍ，２００ｎｍの厚さで形成し、厚膜のポ
ジレジストを用いてパタ−ニングを行う。このパタ−ニ
ングによって薄膜導体層には配線部とろう接合部とが形
成されるが、この際に、Ｉ／Ｏピンの接合部端部と薄膜
導体層の外縁との最近接距離Ａと、ＡｌＮ基体の平均表
面粗さＲａとが、Ａ／Ｒａ≧１０を満足するように、パ
タ−ニングを行なう。
面にＴｉ／Ｎｉ／Ａｕからなる薄膜導体層を夫々５０ｎ
ｍ，５００ｎｍ，２００ｎｍの厚さで形成し、厚膜のポ
ジレジストを用いてパタ−ニングを行う。このパタ−ニ
ングによって薄膜導体層には配線部とろう接合部とが形
成されるが、この際に、Ｉ／Ｏピンの接合部端部と薄膜
導体層の外縁との最近接距離Ａと、ＡｌＮ基体の平均表
面粗さＲａとが、Ａ／Ｒａ≧１０を満足するように、パ
タ−ニングを行なう。
【００２２】次に、カ−ボン製の治具を用いて、ＡｌＮ
基体とＩ／Ｏピン及びシ−ルシングとを位置合わせし、
約８５０℃の真空炉あるいは窒素炉中にてろう接合を行
う。この際に、Ａｇ−Ｃｕろう材を予めＩ／Ｏピン及び
シ−ルリングに仮ろう付けしておく。そして、炉で熱処
理されることによりＩ／Ｏピン及びシ−ルリングが薄膜
導体層にろう接合される。なお、このとき、シ−ルリン
グの接合部についても、シ−ルリングの接合部端部と薄
膜導体層の外縁との最近接距離Ａ´と、ＡｌＮ基体の平
均表面粗さＲａとが、Ａ´／Ｒａ≧１０の関係を満足す
ることが好ましい。
基体とＩ／Ｏピン及びシ−ルシングとを位置合わせし、
約８５０℃の真空炉あるいは窒素炉中にてろう接合を行
う。この際に、Ａｇ−Ｃｕろう材を予めＩ／Ｏピン及び
シ−ルリングに仮ろう付けしておく。そして、炉で熱処
理されることによりＩ／Ｏピン及びシ−ルリングが薄膜
導体層にろう接合される。なお、このとき、シ−ルリン
グの接合部についても、シ−ルリングの接合部端部と薄
膜導体層の外縁との最近接距離Ａ´と、ＡｌＮ基体の平
均表面粗さＲａとが、Ａ´／Ｒａ≧１０の関係を満足す
ることが好ましい。
【００２３】以上の工程を経た後に、薄膜導体層の低抵
抗化及び耐酸化性向上、ボンディングの容易化、Ｉ／Ｏ
ピンの半田付け性向上、外観向上の観点から、薄膜導体
層及びＩ／Ｏピンにめっきを施す。このめっきは例えば
電気めっき法により、先ず下地のＮｉめっきを形成し、
その上にＡｕめっきを形成する。Ａｕを厚付けする必要
がない場合には、無電解めっきも可能である。
抗化及び耐酸化性向上、ボンディングの容易化、Ｉ／Ｏ
ピンの半田付け性向上、外観向上の観点から、薄膜導体
層及びＩ／Ｏピンにめっきを施す。このめっきは例えば
電気めっき法により、先ず下地のＮｉめっきを形成し、
その上にＡｕめっきを形成する。Ａｕを厚付けする必要
がない場合には、無電解めっきも可能である。
【００２４】なお、ろう材としては、Ａｇ−Ｃｕ系のろ
う材（７２Ａｇ−Ｃｕ）の他にＡｕ−Ｓｎ系のろう材な
どを用いることができ、これにより、コバ−ル（Ｆｅ−
２９Ｎｉ−１７Ｃｏ）、Ｆｅ−Ｎｉ合金、Ｃｕ合金など
からなる入出力用端子をろう接合できる。ろう付け温度
は、Ａｇ−Ｃｕ系で８００℃以上、Ａｕ−Ｓｎ系で４０
０℃以上である。
う材（７２Ａｇ−Ｃｕ）の他にＡｕ−Ｓｎ系のろう材な
どを用いることができ、これにより、コバ−ル（Ｆｅ−
２９Ｎｉ−１７Ｃｏ）、Ｆｅ−Ｎｉ合金、Ｃｕ合金など
からなる入出力用端子をろう接合できる。ろう付け温度
は、Ａｇ−Ｃｕ系で８００℃以上、Ａｕ−Ｓｎ系で４０
０℃以上である。
【００２５】また、Ｉ／Ｏピンのピッチは、例えば表面
実装型のものでは２．５４mmピッチ、１．２７mmピッチ
が採用され、また、入出力用端子がリ−ドである場合に
は、リ−ドのピッチは０．６mm、０．４mm程度が採用さ
れているが、スタガ−配置や千鳥配置によりさらに微小
ピンピッチ化することや、薄膜導体層の微細化によりリ
−ドのピッチを０．３mmとすることも可能である。
実装型のものでは２．５４mmピッチ、１．２７mmピッチ
が採用され、また、入出力用端子がリ−ドである場合に
は、リ−ドのピッチは０．６mm、０．４mm程度が採用さ
れているが、スタガ−配置や千鳥配置によりさらに微小
ピンピッチ化することや、薄膜導体層の微細化によりリ
−ドのピッチを０．３mmとすることも可能である。
【００２６】さらに薄膜導体層としては、上述したＴｉ
／Ｎｉ／Ａｕ以外に、例えばＴｉを接合層とし、Ｃｕを
表面層としてもよい。また、このような薄膜導体層以外
に、例えばＷ厚膜／Ｎｉめっきからなるメタライズパッ
ドを設けることも可能である。
／Ｎｉ／Ａｕ以外に、例えばＴｉを接合層とし、Ｃｕを
表面層としてもよい。また、このような薄膜導体層以外
に、例えばＷ厚膜／Ｎｉめっきからなるメタライズパッ
ドを設けることも可能である。
【００２７】上述したようなＡｌＮ回路基板上に搭載さ
れるＬＳＩチップは、例えばバンプを介して薄膜導体層
と接続することもできる。バンプは、Ａｕ，Ｐｂ−Ｓｎ
はんだなどで構成される。フリップチップ方式でＬＳＩ
チップを搭載する場合は、例えばＣｒ／Ｃｕを介したは
んだバンプを使用する。はんだとしては、９５Ｐｂ−Ｓ
ｎの組成のものを用いる。ＴＡＢ方式の場合には、Ｔｉ
／Ｐｔ／Ａｕなどを介してめっきによりＡｕバンプを形
成し、熱圧着で接合する。通常のワイヤボンディング法
では、２５〜３０μｍφのＡｕ、Ｃｕ又はＡｌワイヤ
を、熱及び超音波で接続する。ＬＳＩチップの搭載部は
最後にエポキシ樹脂などで封止するか、又は金属製、セ
ラミック製のキャップをはんだやレ−ザ溶接、抵抗加熱
溶接することにより封止する。
れるＬＳＩチップは、例えばバンプを介して薄膜導体層
と接続することもできる。バンプは、Ａｕ，Ｐｂ−Ｓｎ
はんだなどで構成される。フリップチップ方式でＬＳＩ
チップを搭載する場合は、例えばＣｒ／Ｃｕを介したは
んだバンプを使用する。はんだとしては、９５Ｐｂ−Ｓ
ｎの組成のものを用いる。ＴＡＢ方式の場合には、Ｔｉ
／Ｐｔ／Ａｕなどを介してめっきによりＡｕバンプを形
成し、熱圧着で接合する。通常のワイヤボンディング法
では、２５〜３０μｍφのＡｕ、Ｃｕ又はＡｌワイヤ
を、熱及び超音波で接続する。ＬＳＩチップの搭載部は
最後にエポキシ樹脂などで封止するか、又は金属製、セ
ラミック製のキャップをはんだやレ−ザ溶接、抵抗加熱
溶接することにより封止する。
【００２８】次に、入出力用端子の接合部について詳細
に説明する。図３はＰＧＡパッケ−ジなどのＩ／Ｏピン
の接合部を示す模式図である。ＡｌＮ基体２４は、０．
１μｍ以上の平均表面粗さＲａを有しており、この基体
２４上には、Ｔｉ／Ｎｉ／Ａｕからなる薄膜導体層２３
が形成されている。さらに薄膜導体層２３には、予め端
部にＡｇ−Ｃｕ系のろう材（７２Ａｇ−Ｃｕ）２２の形
成されたコバ−ル製のピン２１が接合されている。
に説明する。図３はＰＧＡパッケ−ジなどのＩ／Ｏピン
の接合部を示す模式図である。ＡｌＮ基体２４は、０．
１μｍ以上の平均表面粗さＲａを有しており、この基体
２４上には、Ｔｉ／Ｎｉ／Ａｕからなる薄膜導体層２３
が形成されている。さらに薄膜導体層２３には、予め端
部にＡｇ−Ｃｕ系のろう材（７２Ａｇ−Ｃｕ）２２の形
成されたコバ−ル製のピン２１が接合されている。
【００２９】図３に接合部を示したＰＧＡパッケ−ジで
は、Ｉ／Ｏピンの径を０．３ｍｍφ、Ｉ／Ｏピンのヘッ
ダ径を０．５ｍｍφ、接合部となる薄膜導体層（ラン
ド）の径を１．０ｍｍφとして接合を行った。なお、こ
のとき、Ａの値は０．２〜０．２５mmで、ＡｌＮ基体の
平均表面粗さＲａは０．４μｍであった。従って、Ａ／
Ｒａの値が５００〜６２５であり、１０以上となった。
このように接合したピンの引張り強度は３kg／ピン以上
となり、良好な接合強度を有していることが確認され
た。
は、Ｉ／Ｏピンの径を０．３ｍｍφ、Ｉ／Ｏピンのヘッ
ダ径を０．５ｍｍφ、接合部となる薄膜導体層（ラン
ド）の径を１．０ｍｍφとして接合を行った。なお、こ
のとき、Ａの値は０．２〜０．２５mmで、ＡｌＮ基体の
平均表面粗さＲａは０．４μｍであった。従って、Ａ／
Ｒａの値が５００〜６２５であり、１０以上となった。
このように接合したピンの引張り強度は３kg／ピン以上
となり、良好な接合強度を有していることが確認され
た。
【００３０】また、図４はＱＦＰなどのＩ／Ｏリ−ドの
接合部を示す模式図である。ＡｌＮ基体２８は、図３の
場合と同様にＲａが０．１μｍ以上となっている。コバ
−ル製のＩ／Ｏリ−ド２５は、Ａｕ−Ｓｎ系のろう材２
６によりＡｌＮ基体２８上の薄膜導体層２７（図３の薄
膜導体層２３と同様に形成される）に接合される。
接合部を示す模式図である。ＡｌＮ基体２８は、図３の
場合と同様にＲａが０．１μｍ以上となっている。コバ
−ル製のＩ／Ｏリ−ド２５は、Ａｕ−Ｓｎ系のろう材２
６によりＡｌＮ基体２８上の薄膜導体層２７（図３の薄
膜導体層２３と同様に形成される）に接合される。
【００３１】図４に接合部を示したＱＦＰでは、リ−ド
ピッチを０．４μｍ、Ａの値を約０．２mmとして接合を
行った。なお、ＡｌＮ基体の平均表面粗さＲａは０．６
μｍであった。従って、Ａ／Ｒａの値は３００〜４００
であり、１０以上となった。このように接合したＩ／Ｏ
リ−ドのピ−ル強度は１kg／mmとなり、良好な接合強度
を有していることが確認された。
ピッチを０．４μｍ、Ａの値を約０．２mmとして接合を
行った。なお、ＡｌＮ基体の平均表面粗さＲａは０．６
μｍであった。従って、Ａ／Ｒａの値は３００〜４００
であり、１０以上となった。このように接合したＩ／Ｏ
リ−ドのピ−ル強度は１kg／mmとなり、良好な接合強度
を有していることが確認された。
【００３２】次に、図３に示した接合部において、Ａ／
Ｒａと引張り強度との関係を確認した試験結果について
説明する。ここでは、Ｉ／Ｏピン径を０．３ｍｍφ、Ｉ
／Ｏピンのヘッダ径を０．５ｍｍφ、薄膜導体層の径
１．０ｍｍφに設定して試験を行った。図５は、横軸に
Ａ／Ｒａの値をとり、縦軸にピンの引張り強度をとっ
て、これらの関係を示したグラフである。このグラフか
ら明らかなように、Ａ／Ｒａの値が１０未満ではピンの
引張り強度が高々２kg／ピンであるが、その値が１０以
上になると３kg／ピン以上の引張り強度になることが確
認された。
Ｒａと引張り強度との関係を確認した試験結果について
説明する。ここでは、Ｉ／Ｏピン径を０．３ｍｍφ、Ｉ
／Ｏピンのヘッダ径を０．５ｍｍφ、薄膜導体層の径
１．０ｍｍφに設定して試験を行った。図５は、横軸に
Ａ／Ｒａの値をとり、縦軸にピンの引張り強度をとっ
て、これらの関係を示したグラフである。このグラフか
ら明らかなように、Ａ／Ｒａの値が１０未満ではピンの
引張り強度が高々２kg／ピンであるが、その値が１０以
上になると３kg／ピン以上の引張り強度になることが確
認された。
【００３３】
【発明の効果】この発明によれば、基体表面を鏡面研磨
する必要がなく、マイクロクラック等の欠陥が発生せず
入出力用端子の接合強度も良好で、高い信頼性を有する
ＡｌＮ回路基板が提供される。
する必要がなく、マイクロクラック等の欠陥が発生せず
入出力用端子の接合強度も良好で、高い信頼性を有する
ＡｌＮ回路基板が提供される。
【図１】この発明の一実施例に係るＡｌＮ回路基板を示
す概略構成図。
す概略構成図。
【図２】図１のＡｌＮ回路基板におけるＩ／Ｏピンの接
合部を拡大して示す図。
合部を拡大して示す図。
【図３】Ｉ／ＯピンＮＯ接合部の一例を説明するための
図。
図。
【図４】Ｉ／Ｏリ−ドの接合部の一例を説明するための
図。
図。
【図５】Ａ／Ｒａの値とＩ／Ｏピンの引張り強度との関
係を示す特性図。
係を示す特性図。
１１，２４，２８……ＡｌＮ基体、１２……内部配線、
１３，２３，２７……薄膜導体層、１４，２１……Ｉ／
Ｏピン、１７……ＬＳＩチップ、１８，２２，２６……
ろう材。
１３，２３，２７……薄膜導体層、１４，２１……Ｉ／
Ｏピン、１７……ＬＳＩチップ、１８，２２，２６……
ろう材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 (72)発明者 岩瀬 暢男 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内
Claims (1)
- 【請求項１】 ＡｌＮ基体と、このＡｌＮ基体上に設け
られた薄膜導体層と、この薄膜導体層にろう材を介して
接合された入出力用端子とを有するＡｌＮ回路基板であ
って、ＡｌＮ基体の平均表面粗さＲａが０．１μｍ以上
であり、このＲａと、前記入出力用端子の接合部端部と
前記薄膜導体層の外縁との最近接距離Ａとの間に、Ａ／
Ｒａ≧１０の関係があることを特徴とするＡｌＮ回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053530A JPH05259593A (ja) | 1992-03-12 | 1992-03-12 | ＡｌＮ回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4053530A JPH05259593A (ja) | 1992-03-12 | 1992-03-12 | ＡｌＮ回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259593A true JPH05259593A (ja) | 1993-10-08 |
Family
ID=12945370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4053530A Pending JPH05259593A (ja) | 1992-03-12 | 1992-03-12 | ＡｌＮ回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259593A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6416849B2 (en) | 1999-03-03 | 2002-07-09 | International Business Machines Corporation | Method and structure to reduce low force pin pull failures in ceramic substrates |
| JP2003037231A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
| JP2003037224A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
| JP2003060136A (ja) * | 2001-08-08 | 2003-02-28 | Ibiden Co Ltd | モジュール用基板 |
| JP2003060137A (ja) * | 2001-08-08 | 2003-02-28 | Ibiden Co Ltd | モジュール用基板 |
| JP2009170930A (ja) * | 2009-03-12 | 2009-07-30 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2022178793A (ja) * | 2021-05-21 | 2022-12-02 | 日本特殊陶業株式会社 | 配線基板 |
-
1992
- 1992-03-12 JP JP4053530A patent/JPH05259593A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6416849B2 (en) | 1999-03-03 | 2002-07-09 | International Business Machines Corporation | Method and structure to reduce low force pin pull failures in ceramic substrates |
| JP2003037231A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
| JP2003037224A (ja) * | 2001-07-23 | 2003-02-07 | Ibiden Co Ltd | モジュール用基板 |
| JP2003060136A (ja) * | 2001-08-08 | 2003-02-28 | Ibiden Co Ltd | モジュール用基板 |
| JP2003060137A (ja) * | 2001-08-08 | 2003-02-28 | Ibiden Co Ltd | モジュール用基板 |
| JP2009170930A (ja) * | 2009-03-12 | 2009-07-30 | Hitachi Metals Ltd | セラミックス回路基板及びこれを用いたパワー半導体モジュール |
| JP2022178793A (ja) * | 2021-05-21 | 2022-12-02 | 日本特殊陶業株式会社 | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6312791B1 (en) | Multilayer ceramic substrate with anchored pad | |
| US6262477B1 (en) | Ball grid array electronic package | |
| JP2821229B2 (ja) | 電子回路装置 | |
| EP0097833B1 (en) | Substrate for integrated circuit packages | |
| JP3845925B2 (ja) | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 | |
| JPH10256429A (ja) | 半導体パッケージ | |
| JPH11214430A (ja) | 配線基板及びその製造方法 | |
| US20040075168A1 (en) | Semiconductor device bonded on circuit board via coil spring | |
| JPH05218229A (ja) | セラミック回路基板 | |
| Ghosal et al. | Ceramic and plastic pin grid array technology | |
| JPH09214088A (ja) | セラミック基板のプリント配線基板への実装構造 | |
| JPH10275522A (ja) | 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ | |
| JPH08236938A (ja) | 入出力ピン付き銅ガラスセラミック多層配線基板、入出力ピン付き銅ガラスセラミック多層配線基板の製造方法、および入出力ピン付き銅ガラスセラミック多層配線基板実装構造体 | |
| JPH05144971A (ja) | チツプキヤリア構造 | |
| JPH0637414A (ja) | セラミックス回路基板 | |
| JP4613410B2 (ja) | セラミック回路基板の製造方法 | |
| JPH1041626A (ja) | フリップチップ用セラミック多層基板及びその製造方法 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2000349098A (ja) | セラミック基板と半導体素子の接合体及びその製造方法 | |
| JPH10242322A (ja) | 半導体パッケージ | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JPH0918144A (ja) | ガラスセラミック多層配線基板及びその製造方法並びにガラスセラミック多層配線基板実装構造体 | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 |