JPH10275522A - 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ - Google Patents

導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ

Info

Publication number
JPH10275522A
JPH10275522A JP7815497A JP7815497A JPH10275522A JP H10275522 A JPH10275522 A JP H10275522A JP 7815497 A JP7815497 A JP 7815497A JP 7815497 A JP7815497 A JP 7815497A JP H10275522 A JPH10275522 A JP H10275522A
Authority
JP
Japan
Prior art keywords
resin
wiring
layer
particles
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7815497A
Other languages
English (en)
Inventor
Yasushi Iyogi
靖 五代儀
Hironori Asai
博紀 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7815497A priority Critical patent/JPH10275522A/ja
Publication of JPH10275522A publication Critical patent/JPH10275522A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Conductive Materials (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

(57)【要約】 【課題】 例えば、セラミックス基板と樹脂基板とを張
り合わせてパッケージ用基体を作製するにあたり、これ
らの間の電気的な接続信頼性を高める。 【解決手段】 最表面にAu層が設けられたランド4を
有するセラミックス基板2上に、ランド4と電気的に接
続される配線層10を有する樹脂配線基板11を接合し
てパッケージ用基体1を構成する。例えば、このパッケ
ージ用基体1のランド4と配線層11との電気的な接続
に、Ag粒子と、このAg粒子に対して3〜50重量% の
範囲のAu、Al、Bi、Ge、In、PbおよびSn
の単体もしくは化合物から選ばれる少なくとも 1種の粒
子とを、樹脂ペースト中に分散させてなる導電性樹脂ペ
ーストを用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックス基板
と樹脂配線基板との電気的な接続等に用いられる導電性
樹脂ペーストと、それを用いたパッケージ用基体および
半導体パッケージに関する。
【0002】
【従来の技術】LSI、ULSI、VLSI等の半導体
素子が搭載されるセラミックスや樹脂等の絶縁性材料か
らなる各種のパッケージは、半導体素子の高集積化、高
速化、大消費電力化、大型チップ化等により、高密度
化、高速対応化、高放熱性化の傾向にある。また、半導
体素子の用途もワークステーション、パーソナルコンピ
ュータ、ミニコンピュータ、大型コンピュータ等の産業
用から、携帯用機器、プリンタ、コピー、カメラ、テレ
ビ、ビデオ等の電子機器まで多くの範囲に広がり、半導
体素子の性能自体も向上している。
【0003】上述したような高性能、高集積な半導体素
子を搭載するパッケージには、半導体素子と多端子・狭
ピッチで接続ができること、配線密度が高いこと、放熱
性がよいこと、高速信号を扱うことができること、パッ
ケージの入出力端子自体を多端子・狭ピッチ化できるこ
と等が求められている。さらに、これらの条件を満足す
る高性能なパッケージを高信頼性の下で簡易な工程で安
価に作製する技術が求められている。
【0004】例えば、パッケージの多端子・狭ピッチ化
や電気特性の向上等を図る上で、パッケージ構造は従来
のピン挿入型やQFP(Quad Flat Package)等の表面実
装型からBGA(Ball Grid Array) 構造に移行しつつあ
る。また放熱性に関しては、LSIの高速化等に伴って
消費電力が向上し、発熱量は年々増加する傾向にあるこ
とから、パッケージを高放熱性化することが求められて
いる。パッケージの放熱性を高めるためには、パッケー
ジ本体としてセラミックス基材を用いることが有効であ
る。
【0005】このように、セラミックスパッケージ、特
にBGA構造のセラミックスパッケージは、高放熱性と
優れた電気特性を満足し、かつ多端子・狭ピッチ化が可
能なパッケージであり、高性能・高機能化された半導体
素子用のパッケージとして期待されている。しかし、従
来のセラミックス製パッケージは、パッケージ基体とし
てセラミックス多層配線基板を用いており、このセラミ
ックス多層配線基板内の配線層により主として信号配線
を取り回していることから、パッケージ内配線の高密度
化やパッケージ外形の小形化等に限界があると共に、プ
ラスチックパッケージ等に比べて製造コストが高いとい
うような難点を有している。さらに、内部配線層には高
温焼成が可能なWやMo等を使用しなければならないた
め、配線抵抗や信号線の高周波特性等については必ずし
も十分であるとは言えない状況にある。
【0006】このようなことから、最近、セラミックス
基板に樹脂配線基板を張り合わせ、セラミックス基板の
放熱性と樹脂基板による高密度配線化といった両者の長
所を生かしたパッケージ用基体が開発されている。そし
て、このようなパッケージ用基体を用いることによっ
て、半導体素子からの熱を効率的に除去することを可能
にすると共に、信号配線の電気特性の向上、より一層の
狭ピッチ配線への対応、さらには低コスト化等を図った
半導体パッケージが試作、検討されている。
【0007】
【発明が解決しようとする課題】上述したように、セラ
ミックス基板と樹脂配線基板とを張り合わせたパッケー
ジ用基体は、高放熱性化、信号配線の電気特性の向上、
狭ピッチ配線への対応、低コスト化等が図れることか
ら、高性能・高機能化された半導体素子のパッケージと
して期待されている。
【0008】ところで、半導体パッケージの小形化を図
るためには、外部接続端子の配置領域が制約されるフェ
イスダウン構造よりフェイスアップ構造の方が有利であ
る。このようなフェイスアップ構造のパッケージを、セ
ラミックス基板と樹脂配線基板とを張り合わせたパッケ
ージ用基体で実現するためには、セラミックス基板側の
内部導体層と樹脂配線基板側の配線層とを電気的に接続
する必要が生じる。このような電気的な接続には、従来
から一般的に使用されているAg粒子を導電性フィラー
として含有する導電性樹脂ペーストの使用が考えられる
が、セラミックス基板と樹脂基板とは熱膨張係数の差が
大きいことから、電気的な接続信頼性を良好に保つこと
が困難となることが予想される。
【0009】本発明は、このような課題に対処するべく
なされたもので、例えばセラミックス基板と樹脂基板と
いうように、熱膨張係数の差が大きい基板間等において
も、電気的な接続信頼性を高めることを可能にした導電
性樹脂ペーストを提供することを目的としており、また
そのような導電性樹脂ペーストを用いることによって、
パッケージ内配線の信頼性(接続信頼性)を高めたパッ
ケージ用基体および半導体パッケージを提供することを
目的としている。
【0010】
【課題を解決するための手段】本発明の導電性樹脂ペー
ストは、請求項1に記載したように、Ag粒子と、前記
Ag粒子に対して 3〜50重量% の範囲のAu、Al、B
i、Ge、In、PbおよびSnの単体もしくは化合物
から選ばれる少なくとも 1種の粒子とを、樹脂ペースト
中に分散させてなることを特徴としている。
【0011】本発明のパッケージ用基体は、請求項2に
記載したように、内部導体層と、前記内部導体層の一方
の端部と電気的に接続され、最表面にAu層が設けられ
たランドとを有するセラミックス基板と、前記セラミッ
クス基板の一方の主面に接合され、前記ランドと電気的
に接続される配線層を有する樹脂配線基材とを具備し、
前記セラミックス基板のランドと前記樹脂配線基板の配
線層とは、樹脂中にAg粒子と、前記Ag粒子に対して
3〜50重量% の範囲のAu、Al、Bi、Ge、In、
PbおよびSnの単体もしくは化合物から選ばれる少な
くとも 1種の粒子とを分散させた導電性樹脂を介して、
電気的に接続されていることを特徴としている。
【0012】また、本発明の半導体パッケージは、請求
項4に記載したように、内部導体層と、前記内部導体層
の一方の端部と電気的に接続され、最表面にAu層が設
けられたランドとを有するセラミックス基板と、前記セ
ラミックス基板の一方の主面に接合され、前記ランドと
電気的に接続される配線層を有する樹脂配線基板と、前
記内部導体層の他方の端部と電気的に接続され、前記セ
ラミックス基板の他方の主面側に接合形成された外部接
続端子と、前記セラミックス基板の前記樹脂配線基板と
の接合面側の主面上に、もしくは前記樹脂配線基板上に
搭載され、前記樹脂配線基板の配線層と電気的に接続さ
れた半導体素子とを具備し、前記セラミックス基板のラ
ンドと前記樹脂配線基板の配線層とは、樹脂中にAg粒
子と、前記Ag粒子に対して 3〜50重量% の範囲のA
u、Al、Bi、Ge、In、PbおよびSnの単体も
しくは化合物から選ばれる少なくとも 1種の粒子とを分
散させた導電性樹脂を介して、電気的に接続されている
ことを特徴としている。
【0013】本発明の導電性樹脂ペーストにおいてはA
g粒子に加えて、Au、Al、Bi、Ge、In、Pb
およびSnの単体もしくは化合物から選ばれる少なくと
も 1種の粒子を樹脂ペースト中に分散させている。これ
ら添加粒子は例えばセラミックス基板のランドの少なく
とも最表面に位置するAu層等と反応層を形成するた
め、ランド等との間に強固な接合が形成される。従っ
て、このような導電性樹脂ペーストを用いて、例えばセ
ラミックス基板のランドと樹脂配線基板の配線層とを電
気的に接続することによって、熱膨張差が大きいセラミ
ックス基板と樹脂配線基板とを接合するにもかかわら
ず、これらの電気的な接続部の信頼性を大幅に高めるこ
とができる。
【0014】
【発明の実施の形態】以下、本発明を実施するための形
態について説明する。
【0015】図1は、本発明のパッケージ用基体の一実
施形態の概略構造を示す断面組立図である。同図に示す
パッケージ用基体1は、セラミックス基板2を有してお
り、このセラミックス基板2には窒化アルミニウム(A
lN)焼結体、窒化ケイ素(Si3 4 )焼結体、アル
ミナ(Al2 3 )焼結体、低温焼結ガラスセラミック
ス等、各種のセラミックス材料を使用することができ
る。
【0016】これらのうち、特にAlN焼結体は熱伝導
率が大きいことから、パッケージ用基体1の高放熱性化
を図る上で好ましい材料である。セラミックス基板2に
使用するAlN焼結体としては、一般的に基板材料とし
て使用されている熱伝導率が80W/m K 以上のものが好ま
しく用いられる。
【0017】また、Si3 4 焼結体は高強度特性と比
較的良好な熱伝導性とを合せ持つことから、パッケージ
用基体1および半導体パッケージの高信頼性化と高放熱
性化を図る上で好ましい材料である。セラミックス基板
2に使用するSi3 4 焼結体としては、特に50W/m K
以上の熱伝導率を有するものが好ましい。Si3 4
結体は高強度・高靭性のセラミックス焼結体としてよく
知られており、さらに例えば焼結体原料となる窒化ケイ
素粉末の微粒子化、高純度化、焼結助剤組成等の組成制
御等を行うことによって、本来の高強度・高靭性という
機械的特性を損うことなく、50W/m K 以上というように
比較的熱伝導性に優れたSi3 4 焼結体が得られる。
【0018】なお、他のセラミックス材料についても、
搭載する半導体素子の種類や用途等に応じて適宜使用し
得るものである。
【0019】セラミックス基板2は、内部導体層として
バイアホール3を有している。ここで、内部導体層とし
てはバイアホール3のみに限らず、印刷配線層等を併用
することが可能であるが、本発明のパッケージ用基体に
おいては後述する樹脂配線基板11で信号配線を取り回
すことができるため、セラミックス基板2の内部導体層
はバイアホール型導体層3のみとすることが好ましい。
これにより、セラミックス基板2ひいてはパッケージ用
基体1の製造コストや製造工数を大幅に低減することが
できる。
【0020】バイアホール型導体層3の両端には、それ
ぞれランド4、5が設けられている。ここで、ランド
4、5は図2に拡大して示すように、バイアホール型導
体層3と同時に形成したWやMo等の高融点金属の焼結
層6上に、例えばNi層7およびAu層8を例えばメッ
キ法で順に形成することにより構成されている。このよ
うに、ランド4、5は少なくとも最表面層として、Au
層(Auメッキ層)8を有している。
【0021】上記したようなセラミックス基板2は、ま
ずセラミックスグリーンシートにバイアホール型導体層
3となるスルーホールを形成し、このスルーホール内に
タングステンペースト等の導体ペーストを充填すると共
に、ランド4、5の高融点金属焼結層6となる印刷層を
形成する。複数枚のセラミックスグリーンシートを使用
した場合にはそれらを積層、圧着する。これをセラミッ
クス材料に応じた雰囲気中で焼成した後、高融点金属焼
結層6に対してNiメッキおよびAuメッキを順に行う
ことによって、最表面にAu層8を有するランド4、
5、およびバイアホール型導体層3を有するセラミック
ス基板2が得られる。
【0022】なお、電源層や接地層等の配線層について
は、セラミックス基板2内に形成してもよく、この場合
にはセラミックス基板2に多層構造のセラミックス基板
を使用すればよい。
【0023】セラミックス基板2の一方の主面、すなわ
ち上面2a側には、例えば樹脂フィルム9に銅箔等で配
線層10を形成した樹脂配線基板11が、接着剤シート
12もしくは接着剤の塗布層等を介して接合固定され
る。このように、パッケージ用基体1は、セラミックス
基板2と樹脂配線基板11とを張り合わせた構造を有
し、この張り合わせの際に後に詳述するように、セラミ
ックス基板2の上面側ランド4と樹脂配線基板11の配
線層10とが本発明の導電性樹脂ペーストを用いて電気
的に接続される。
【0024】ここで、樹脂フィルム9としては液晶ポリ
マー、ポリイミド樹脂、ガラスエポキシ樹脂等の各種絶
縁性樹脂からなる厚さ20〜 100μm 程度のフィルムを使
用することができる。なお図1に示す樹脂配線基板11
は半導体素子の搭載部となる開口部11aを有してい
る。また、セラミックス基板2と樹脂配線基板11との
接着には、熱硬化性樹脂シート、熱硬化性樹脂ペース
ト、エポキシ樹脂ペースト、ポリイミド樹脂ペースト、
液晶ポリマーシート等を使用することができる。
【0025】樹脂配線基板11の配線層10は、搭載さ
れる半導体素子の信号配線を主として取り回すものであ
る。この実施形態のパッケージ用基体1における配線層
10は、樹脂フィルム9の上面側に形成された上側導体
層10aと、樹脂フィルム9の下面側に形成された下側
導体層10bと、これらの間を電気的に接続する内部導
体層10cとを有している。上側導体層10aおよび下
側導体層10bは、例えば銅箔のような厚さ 100μm 以
下程度の金属箔からなるものであって、所望の配線形状
に応じてパターニングされている。半導体素子の信号配
線は、主として上側導体層10aおよび下側導体層10
bの一方で、あるいは上側導体層10aと下側導体層1
0bの双方で取り回される。信号配線を主として上側導
体層10aで取り回す場合には、下側導体層10bはラ
ンドの形成のみとしてもよい。
【0026】このような配線層10を有する樹脂配線基
板11は、例えば以下のようにして作製される。すなわ
ち、まず厚さ50μm 程度の銅箔を上側導体層10aの形
成材料として用意し、その表面にセラミックス基板2の
上面側ランド4の位置に対応させて、銀等により内部導
体層10cとなる突起を形成する。この突起を形成した
銅箔と、例えば液晶ポリマーからなる厚さ20〜 100μm
程度の樹脂フィルム9と、さらに下側導体層10bとな
る同様な厚さの銅箔とを重ね合わせ、突起の先端が樹脂
フィルム9を突き破って下側導体層10bとなる銅箔と
電気的に接続するように熱圧着する。熱圧着は銅箔と液
晶ポリマーフィルム等との密着強度が保たれるような条
件下で実施する。そして、両面の銅箔をそれぞれ所望の
配線形状となるようにエッチングし、上側導体層10a
には所望の配線パターンを、また下側導体層10bには
少なくともランドを形成する。このようにして、樹脂配
線基板11が得られる。
【0027】上側導体層10aは半導体素子との接続部
を除いて、半田レジスト13等により保護されている。
また、下側導体層10bのセラミックス基板2の上面側
ランド4との接続部となる部分には、ランド4、5と同
様に、NiメッキおよびAuメッキが順に施されてい
る。図示を省略したが、下側導体層10bの上面側ラン
ド4との接続部以外の部分がメッキされないように、下
側導体層10bも部分的に半田レジスト等で保護されて
いる。
【0028】上述したような配線層10の下側導体層1
0bとセラミックス基板2の上面側ランド4とは、例え
ば上面側ランド4上に形成したバンプ端子14を介し
て、電気的に接続される。なお、バンプ端子14はセラ
ミックス基板2の上面側ランド4と配線層10の下側導
体層10bの双方に、もしくは配線層10の下側導体層
10bのみに形成してもよい。
【0029】バンプ端子14は、Ag粒子とAu、A
l、Bi、Ge、In、PbおよびSnの単体もしくは
化合物から選ばれる少なくとも 1種の粒子とを樹脂ペー
スト中に分散させた導電性樹脂ペーストを、例えば突起
状に印刷することにより形成したものである。すなわ
ち、バンプ端子14の形成材料となる導電性樹脂ペース
トは、従来のAg粒子(Agフィラー)を含有する例え
ばエポキシ系導電性樹脂ペーストに、さらにAu層8
(配線層10側のAu層を含む)と反応層を形成する材
料の粒子を添加、分散させたものであり、このような粒
子の存在によりAu層との強固な接合が形成される。言
い換えると、信頼性の高い電気的な接続部を形成するこ
とが可能となる。なお、導電性樹脂ペーストのベースと
なる樹脂としてはエポキシ系樹脂に限らず、例えばポリ
イミド系樹脂、ガラスエポキシ系樹脂、ガラスポリイミ
ド系樹脂、フェノール系樹脂等の各種の樹脂材料を使用
することができる。
【0030】上記した添加粒子はAuと反応層を形成す
るだけでなく、導電性樹脂ペース中のAgとも反応する
ことが好ましく、さらにはAgよりAuとの反応速度が
大きい方がよい。このようなことから、Ag粒子含有導
電樹脂ペーストに配合する添加粒子としては、Au、A
l、Bi、Ge、In、PbおよびSnの単体もしくは
化合物から選ばれる少なくとも 1種が用いられる。これ
らの添加量はAg粒子に対して 3〜50重量% の範囲とす
る。添加粒子の量がAg粒子に対して 3重量%未満であ
ると、接続部(接合部)の信頼性を十分に高めることが
できず、一方50重量% を超えると金属間化合物が多量に
生成され、逆に接続信頼性が低下するおそれがあると共
に、コスト増を招くおそれがある。より好ましい添加量
はAg粒子に対して 5〜25重量% の範囲である。また、
Ag粒子と添加粒子とは良好な導電性を得る上で、導電
性樹脂ペーストの全量に対して60〜90重量% (より具体
的には80重量% 程度)の範囲となるように、樹脂ペース
ト中に配合、分散させることが好ましい。
【0031】また、添加粒子の形状は特に限定されるも
のではなく、球状はもちろんのこと針状等であってもよ
い。これらの平均粒子径は 1〜80μm の範囲とすること
が好ましい。添加粒子の平均粒子径が 1μm 未満である
と、樹脂ペースト中に良好に分散させることが困難とな
り、Au層との接続信頼性の向上効果の再現性が低下
し、一方80μm を超えると狭ピッチ配線への対応が困難
となると共に、接続部の厚さが増大して逆に接続信頼性
が低下するおそれがある。
【0032】上述したような導電性樹脂ペーストを例え
ば上面側ランド4上に印刷してバンプ端子14を形成
し、このバンプ端子14を樹脂配線基板11の配線層1
0(具体的には下側導体層10bによるランド)に突き
当て、これらを熱圧着することによって電気的に接続さ
れる。この際、セラミックス基板2と樹脂配線基板11
とを機械的に接合するために、それらの間には接着剤シ
ート12等を介在させておく。バンプ端子14は接着剤
シート12を突き破って、あるいは接着剤シート12に
予め形成しておいた開口部を通して、樹脂配線基板11
の配線層10と接触する。
【0033】これらの熱圧着は、電気的な接続が実現す
る程度の圧力(例えば 30kg/cm2 程度)を加えつつ、接
着剤シート12が接着すると共に、バンプ端子14を構
成している導電性樹脂ペーストが硬化する温度、例えば
200℃程度の熱を印加することによって、上面側ランド
4と配線層10とを電気的に接続しつつ、セラミックス
基板2と樹脂配線基板11とを機械的に接合する。上面
側ランド4と配線層10との電気的な接続は、導電性樹
脂ペーストの固化体、すなわち樹脂中にAg粒子と上記
した添加粒子とが分散している導電性樹脂層14′(図
3に示す)を介して電気的に接続される。また、セラミ
ックス基板2と樹脂配線基板11との機械的な接合は、
接着剤層12′(図3に示す)が主として担うものであ
る。このようにして、セラミックス基板2と樹脂配線基
板11とを張り合わせたパッケージ用基体1が得られ
る。
【0034】上記実施形態のパッケージ用基体1におい
ては、セラミックス基板2の上面側ランド4と樹脂配線
基板11の配線層10との電気的な接続に、Ag粒子と
Au、Al、Bi、Ge、In、PbおよびSnの単体
もしくは化合物から選ばれる少なくとも 1種の粒子とを
樹脂ペースト中に分散させた導電性樹脂ペーストを用い
ているため、極めて良好な電気的な接続、および高度な
接続信頼性を得ることが可能となる。
【0035】ここで、従来のAg粒子のみを含むエポキ
シ系導電性樹脂ペーストを用いた場合、 200℃程度の接
着温度ではAu層とAgとは反応せず、電気的な接続は
Agフィラーの変形およびエポキシ硬化のみによる。一
方、セラミックス基板と樹脂基材とは熱膨張係数の差が
約10倍以上と大きいため、熱履歴を受けた際にAgフィ
ラーの変形およびエポキシ硬化のみによる電気的な接続
部では、接続強度の低下、接続抵抗の増加等が発生する
おそれが高く、十分な接続信頼性を得ることは極めて難
しい。
【0036】これに対して、本発明の導電性樹脂ペース
トには、Ag粒子に加えてAuと反応層を形成する金属
もしくは化合物粒子が添加されているため、接着(熱圧
着)時にこれらがセラミックス基板2の上面側ランド4
や樹脂配線基板11の配線層10の最表面に存在するA
u層と反応し、このAu層との反応層が強固な接合を形
成する。従って、セラミックス基板2の上面側ランド4
と樹脂配線基板11の配線層10とを良好に電気的に接
続することができると共に、この電気的な接続部の信頼
性を長期間にわたって、また熱履歴を生じるような環境
下においても良好に保つことができる。
【0037】このように、パッケージ用基体1は熱膨張
差が大きいセラミックス基板2と樹脂配線基板11との
張り合わせ部材を使用しているにもかかわらず、これら
の電気的な接続部の信頼性、すなわちパッケージ内配線
の信頼性を大幅に高めることが可能となる。
【0038】また、パッケージ用基体1は配線層10に
銅箔等の金属箔を利用した樹脂配線基板11側で信号配
線を主として取り回しているため、信号配線の配線抵抗
や高周波特性等を改善することができると共に、高密度
配線を実現することができる。従って、入出力数の多い
半導体素子を搭載する場合であっても、信号配線を容易
に取り回すことができるだけでなく、パッケージサイズ
そのものを小形化することが可能となる。さらに、樹脂
配線基板11側で信号配線を主として取り回すことで、
セラミックス基板2の内部導体層はバイアホール型導体
層3のみとすることができる。これにより、セラミック
ス基板2自体の製造コストおよび製造工数を大幅に低減
することができ、ひいてはパッケージ用基体1の製造コ
ストを低減することが可能となる。加えて、半導体素子
は後述するように、セラミックス基板2上に搭載するこ
とができるため、高放熱性を得ることができる。
【0039】なお、図1に示したパッケージ用基体1は
本発明の一実施形態であり、本発明は種々の形状のパッ
ケージ用基体に適用することができる。例えば、セラミ
ックス基板はキャビティを有していてもよく、また樹脂
配線基板はセラミックス基板の表面一面に接合するよう
なもの(半導体素子は樹脂配線基板上に搭載される)で
あってもよい。さらに、樹脂配線基材は前述した樹脂フ
ィルムを用いたものに限らず、銅張り樹脂基板等を使用
することも可能であるが、配線密度の高密度化という点
においては樹脂フィルムに例えば厚さ 100μm 以下とい
うような金属箔を熱圧着等で張り付けたものを使用する
ことが好ましい。
【0040】また、本発明の導電性樹脂ペーストは、セ
ラミックス基板のランドと樹脂配線基板の配線層との電
気的な接続に限らず、例えば樹脂配線基板の配線層と半
導体素子の電極との電気的な接続、あるいはプラスチッ
クパッケージの導体層と半導体素子の電極や実装ボード
等との電気的な接続等、種々の基材間の電気的な接続に
利用することができる。
【0041】上述した実施形態のパッケージ用基体1
は、例えば図3に示すように、BGA構造の半導体パッ
ケージ20等に適用される。図3に示すBGAパッケー
ジ20において、パッケージ用基体1のセラミックス基
板2の下面2b側には、例えばPb−Sn系半田ボール
やIn系半田ボールのような導体ボール21を下面側ラ
ンド5上に接合してボール端子22が形成される。な
お、導体ボール21には金属ボールや金属コーティング
樹脂ボール等、少なくとも表面部が導電性を有する各種
の導体ボールを使用することができる。
【0042】ここで、ボール端子22は主に外部接続端
子としての機能を有するものであり、この外部接続端子
としてのボール端子22aは、バイアホール型導体層3
と電気的に接続された下面側ランド5上に接合形成され
ている。ただし、一部はバイアホール型導体層5の位置
に関係なく形成されている。この電気的な接続関係を有
しないボール端子22bは、放熱用のダミーボールいわ
ゆるサーマルボールであり、半導体パッケージ1を実装
する実装ボードとの接合面積の拡大に寄与する。 ボー
ル端子22は、例えばNi/Auメッキ等を施した下面
側ランド5上に、Sn−Pb共晶半田ペースト等を印刷
し、この半田ペースト上に治具を用いてSn−Pb共晶
半田ボール(例えば 95%Pb共晶半田ボール)等を載
せ、半田ペーストを溶融させて接合することにより形成
することができる。
【0043】そして、セラミックス基板2の上面2a
に、半導体素子23をAgエポキシ系等の接着剤層24
を介して接合搭載し、この半導体素子23の電極と樹脂
配線基板11の配線層10とをボンディングワイヤ25
を介して電気的に接続する。さらに、半導体素子23を
エポキシモールド材26等で保護することによって、B
GAパッケージ20が作製される。
【0044】このようなBGAパッケージ20によれ
ば、パッケージ内配線の信頼性を大幅に高めることがで
きる。実際に、セラミックス基板2にAlN基板を、樹
脂配線基板11に液晶ポリマーフィルムにCu箔を張り
付けてエッチングしたものを用いて、パッケージ用基体
1およびそれを用いたBGAパッケージ20を作製し
た。パッケージ用基体1の作製にあたって、導電性樹脂
ペーストにはAgエポキシ系導電性樹脂ペースト(Ag
粒子80重量% 含有)に、Ag粒子に対して20重量%のA
u粒子(平均粒子径:10μm)を添加し、これを混練機を
用いてAu粒子を均一に分散させたペーストを用いた。
AlN基板と液晶ポリマーフィルムとの接着は 30kg/cm
2 の圧力をかけつつ 200℃に加熱して実施した。一方、
本発明との比較例として、Au粒子を含まないAgエポ
キシ系導電性樹脂ペーストを用いる以外は、同一構造の
BGAパッケージを作製した。
【0045】これら実施例および比較例による各BGA
パッケージを、それぞれガラスエポキシ基板からなる実
装ボードに共晶半田ペーストを用いて実装した。これら
の実装信頼性を温度変化量 165℃で評価したところ、比
較例のBGAパッケージは接続部の信頼性が 400サイク
ルで劣化したのに対して、実施例のBGAパッケージで
は 600サイクル以上においても不良は発生しなかった。
また、放熱特性についても7Wの消費電力において 7℃/W
と良好な熱特性が得られた。
【0046】なお、本発明の半導体パッケージは上述し
たフェイスアップ構造のBGAパッケージに限らず、外
部接続端子に導体ボール以外のものを使用したパッケー
ジ等にも適用可能である。また、半導体素子はセラミッ
クス基板上に限らず、樹脂配線基板上に搭載してもよ
く、さらに半導体素子の接続形態についても、ワイヤボ
ンディングに限らず、フリップチップ接続、TAB接続
等、種々の接続形式を適用することができる。
【0047】
【発明の効果】以上説明したように、本発明の導電性樹
脂ペーストによれば、例えばセラミックス基板と樹脂基
板というように、熱膨張差が大きい基板間等の電気的な
接続部の信頼性を大幅に高めることができる。従って、
このような導電性樹脂ペーストを用いた本発明のパッケ
ージ用基体および半導体パッケージによれば、高放熱性
化、信号配線の電気特性の向上、狭ピッチ配線への対
応、低コスト化等が図れるセラミックス基板と樹脂配線
基板とを張り合わせたパッケージ構造において、パッケ
ージ内配線の信頼性(接続信頼性)を大幅に向上させる
ことが可能となる。
【図面の簡単な説明】
【図1】 本発明のパッケージ用基体の一実施形態の概
略構造を断面で示す組立図である。
【図2】 図1に示すパッケージ用基体におけるセラミ
ックス基板のランド部分を拡大して示す断面図である。
【図3】 本発明の半導体パッケージの一実施形態の概
略構造を示す断面図である。
【符号の説明】
1………パッケージ用基体 2………セラミックス基板 3………バイアホール型導体層 4、5……ランド 8………Au層 9………樹脂フィルム 10……配線層 11……樹脂配線基板 12……接着剤シート 12′…接着剤層 14……バンプ端子 14′…導電性樹脂層 20……BGAパッケージ 23……半導体素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 Ag粒子と、前記Ag粒子に対して 3〜
    50重量% の範囲のAu、Al、Bi、Ge、In、Pb
    およびSnの単体もしくは化合物から選ばれる少なくと
    も 1種の粒子とを、樹脂ペースト中に分散させてなるこ
    とを特徴とする導電性樹脂ペースト。
  2. 【請求項2】 内部導体層と、前記内部導体層の一方の
    端部と電気的に接続され、最表面にAu層が設けられた
    ランドとを有するセラミックス基板と、 前記セラミックス基板の一方の主面に接合され、前記ラ
    ンドと電気的に接続される配線層を有する樹脂配線基材
    とを具備し、 前記セラミックス基板のランドと前記樹脂配線基板の配
    線層とは、樹脂中にAg粒子と、前記Ag粒子に対して
    3〜50重量% の範囲のAu、Al、Bi、Ge、In、
    PbおよびSnの単体もしくは化合物から選ばれる少な
    くとも 1種の粒子とを分散させた導電性樹脂を介して、
    電気的に接続されていることを特徴とするパッケージ用
    基体。
  3. 【請求項3】 請求項2記載のパッケージ用基体におい
    て、 前記セラミックス基板と前記樹脂配線基板とは接着剤層
    を介して機械的に接合されており、かつ前記ランドと前
    記配線層とは、それらの少なくとも一方に設けられた、
    請求項1記載の導電性樹脂ペーストからなる接続用突起
    を用いて電気的に接続されていることを特徴とするパッ
    ケージ用基体。
  4. 【請求項4】 内部導体層と、前記内部導体層の一方の
    端部と電気的に接続され、最表面にAu層が設けられた
    ランドとを有するセラミックス基板と、 前記セラミックス基板の一方の主面に接合され、前記ラ
    ンドと電気的に接続される配線層を有する樹脂配線基板
    と、 前記内部導体層の他方の端部と電気的に接続され、前記
    セラミックス基板の他方の主面側に接合形成された外部
    接続端子と、 前記セラミックス基板の前記樹脂配線基板との接合面側
    の主面上に、もしくは前記樹脂配線基板上に搭載され、
    前記樹脂配線基板の配線層と電気的に接続された半導体
    素子とを具備し、 前記セラミックス基板のランドと前記樹脂配線基板の配
    線層とは、樹脂中にAg粒子と、前記Ag粒子に対して
    3〜50重量% の範囲のAu、Al、Bi、Ge、In、
    PbおよびSnの単体もしくは化合物から選ばれる少な
    くとも 1種の粒子とを分散させた導電性樹脂を介して、
    電気的に接続されていることを特徴とする半導体パッケ
    ージ。
JP7815497A 1997-03-28 1997-03-28 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ Withdrawn JPH10275522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7815497A JPH10275522A (ja) 1997-03-28 1997-03-28 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7815497A JPH10275522A (ja) 1997-03-28 1997-03-28 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH10275522A true JPH10275522A (ja) 1998-10-13

Family

ID=13654006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7815497A Withdrawn JPH10275522A (ja) 1997-03-28 1997-03-28 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH10275522A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060926A (ko) * 2001-11-16 2002-07-19 (주)켐트론 반도체 다이 본딩용 열전도성 페이스트
JP2005197118A (ja) * 2004-01-08 2005-07-21 Sumitomo Bakelite Co Ltd 金属含有ペーストおよび半導体装置
JP2008270750A (ja) * 2007-03-23 2008-11-06 Murata Mfg Co Ltd 導電性ペースト、積層セラミック電子部品および多層セラミック基板
JP2009259839A (ja) * 2009-07-27 2009-11-05 Sumitomo Bakelite Co Ltd 金属含有ペーストおよび半導体装置
JP2012188622A (ja) * 2011-03-14 2012-10-04 Hitachi Chemical Co Ltd 半導体素子接着用樹脂ペースト組成物及び半導体装置
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
KR101539846B1 (ko) * 2013-07-29 2015-07-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2024154834A1 (ja) * 2023-01-19 2024-07-25 京セラ株式会社 電子素子搭載用基板
WO2025084204A1 (ja) * 2023-10-16 2025-04-24 京セラ株式会社 配線基板および半導体デバイス

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060926A (ko) * 2001-11-16 2002-07-19 (주)켐트론 반도체 다이 본딩용 열전도성 페이스트
JP2005197118A (ja) * 2004-01-08 2005-07-21 Sumitomo Bakelite Co Ltd 金属含有ペーストおよび半導体装置
JP2008270750A (ja) * 2007-03-23 2008-11-06 Murata Mfg Co Ltd 導電性ペースト、積層セラミック電子部品および多層セラミック基板
KR101486420B1 (ko) * 2008-07-25 2015-01-26 삼성전자주식회사 칩 패키지, 이를 이용한 적층형 패키지 및 그 제조 방법
JP2009259839A (ja) * 2009-07-27 2009-11-05 Sumitomo Bakelite Co Ltd 金属含有ペーストおよび半導体装置
JP2012188622A (ja) * 2011-03-14 2012-10-04 Hitachi Chemical Co Ltd 半導体素子接着用樹脂ペースト組成物及び半導体装置
KR101539846B1 (ko) * 2013-07-29 2015-07-27 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2024154834A1 (ja) * 2023-01-19 2024-07-25 京セラ株式会社 電子素子搭載用基板
WO2025084204A1 (ja) * 2023-10-16 2025-04-24 京セラ株式会社 配線基板および半導体デバイス

Similar Documents

Publication Publication Date Title
US6262477B1 (en) Ball grid array electronic package
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US5737191A (en) Structure and process for mounting semiconductor chip
US6300673B1 (en) Edge connectable metal package
JPH10256429A (ja) 半導体パッケージ
EP1571706B1 (en) Electronic device
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
JP3492025B2 (ja) 回路基板構造
JPH10275522A (ja) 導電性樹脂ペースト、それを用いたパッケージ用基体および半導体パッケージ
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH10256428A (ja) 半導体パッケージ
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JPH10242322A (ja) 半導体パッケージ
JPH10256413A (ja) 半導体パッケージ
JPH10275878A (ja) 半導体パッケージ
JPWO2000049652A1 (ja) 接着部材、半導体装置及びその製造方法、回路基板並びに電子機器
JP2023071204A (ja) パッケージ
JP3432552B2 (ja) 窒化アルミニウム多層基板
WO1994025984A1 (fr) Boitier de circuits integres et son procede de production
JPH10256414A (ja) 半導体パッケージ
WO2015004952A1 (ja) 回路基板
JPH10275879A (ja) 半導体パッケージ
JPH10242321A (ja) 半導体パッケージ
JP3470787B2 (ja) 半導体素子用複合パッケージの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040601