JPH05260413A - データ伝送回路 - Google Patents
データ伝送回路Info
- Publication number
- JPH05260413A JPH05260413A JP4086224A JP8622492A JPH05260413A JP H05260413 A JPH05260413 A JP H05260413A JP 4086224 A JP4086224 A JP 4086224A JP 8622492 A JP8622492 A JP 8622492A JP H05260413 A JPH05260413 A JP H05260413A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- converter
- multiplier
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 簡単な回路で、しかも、完全にディジタル処
理のできる回路を得る。 【構成】 入力したＱＰＳＫ信号の搬送波と再生搬送波
の位相差が０となるように制御するようにしたものにお
いて、ＱＰＳＫ入力端子と乗算器との間にＡ／Ｄ変換器
４１を介在し、乗算器３７，３８およびＬＰＦ３９，４
０はディジタル形を用い、信号処理回路３３とＶＣＯ４
５との間にＤ／Ａ変換器４２を介在し、矩形波発振器か
らなるＶＣＯの出力側に分周回路４６を結合し、この分
周回路と２つの乗算器との間にそれぞれ第１ＲＯＭと第
２ＲＯＭとを介在して構成する。入力したＱＰＳＫ信号
はＡ／Ｄ変換器ですぐにディジタル変換し、乗算器で第
１、第２のＲＯＭで発生した信号と乗算され、そのデー
タは、ＬＰＦと、信号処理回路によってデータが再生さ
れデータ出力端子４３にデータが、クロック出力端子４
４にクロックが、またＤ／Ａ変換器４２に位相差信号が
出力する。
理のできる回路を得る。 【構成】 入力したＱＰＳＫ信号の搬送波と再生搬送波
の位相差が０となるように制御するようにしたものにお
いて、ＱＰＳＫ入力端子と乗算器との間にＡ／Ｄ変換器
４１を介在し、乗算器３７，３８およびＬＰＦ３９，４
０はディジタル形を用い、信号処理回路３３とＶＣＯ４
５との間にＤ／Ａ変換器４２を介在し、矩形波発振器か
らなるＶＣＯの出力側に分周回路４６を結合し、この分
周回路と２つの乗算器との間にそれぞれ第１ＲＯＭと第
２ＲＯＭとを介在して構成する。入力したＱＰＳＫ信号
はＡ／Ｄ変換器ですぐにディジタル変換し、乗算器で第
１、第２のＲＯＭで発生した信号と乗算され、そのデー
タは、ＬＰＦと、信号処理回路によってデータが再生さ
れデータ出力端子４３にデータが、クロック出力端子４
４にクロックが、またＤ／Ａ変換器４２に位相差信号が
出力する。
Description
【０００１】
【産業上の利用分野】本発明は、衛星放送受信機におけ
る音声信号を復調するための４位相復調回路などのサン
プリング型データ伝送回路に関するものである。
る音声信号を復調するための４位相復調回路などのサン
プリング型データ伝送回路に関するものである。
【０００２】
【従来の技術】一般に、衛星放送受信機は第３図に示す
ように、放送衛星１１からの電波をパラボラアンテナ１
２で受信し、ＢＳコンバータ１３で１ＧＨｚの中間周波
数帯に変換し、ＢＳチューナ１４に送られる。このＢＳ
チューナ１４では選局回路１５により希望するチャンネ
ルを選択し、ＦＭ復調回路１６でＦＭ復調をした後、映
像−音声分離回路１７で映像信号と音声信号に分離す
る。このうち、映像信号はデエンファシス回路１８、エ
ネルギー拡散信号除去回路１９によってもとの映像信号
を再生し、テレビ受像機２０の映像入力端子２１に加え
る。他方、音声信号は４位相復調(以下ＱＰＳＫという)
回路２２、ＰＣＭ復調回路２３によって復調し、デエン
ファシス回路２４によってもとの音声信号に再生する。
そして前記テレビ受像機２０の音声入力端子２５に加え
る。このようにして衛星放送の受信を可能とする。
ように、放送衛星１１からの電波をパラボラアンテナ１
２で受信し、ＢＳコンバータ１３で１ＧＨｚの中間周波
数帯に変換し、ＢＳチューナ１４に送られる。このＢＳ
チューナ１４では選局回路１５により希望するチャンネ
ルを選択し、ＦＭ復調回路１６でＦＭ復調をした後、映
像−音声分離回路１７で映像信号と音声信号に分離す
る。このうち、映像信号はデエンファシス回路１８、エ
ネルギー拡散信号除去回路１９によってもとの映像信号
を再生し、テレビ受像機２０の映像入力端子２１に加え
る。他方、音声信号は４位相復調(以下ＱＰＳＫという)
回路２２、ＰＣＭ復調回路２３によって復調し、デエン
ファシス回路２４によってもとの音声信号に再生する。
そして前記テレビ受像機２０の音声入力端子２５に加え
る。このようにして衛星放送の受信を可能とする。
【０００３】以上のような衛星放送受信機において、従
来のＱＰＳＫ回路２２は、第２図のように構成されてい
た。この従来のＱＰＳＫ回路２２において、ＱＰＳＫ信
号は、乗算器２７、２８、アナログ型ＬＰＦ２９、３
０、Ａ／Ｄ変換器３１、３２を通り、位相差検出のため
のディジタル信号処理回路３３に送られる。このディジ
タル信号処理回路３３では、ＱＰＳＫ信号の発生側の搬
送波の位相と、ＶＣＯ３４から発生する再生搬送波の位
相差を比較し、その差が０となるようにＤ／Ａ変換器３
６を介してＶＣＯ３４に制御信号を加える。このＶＣＯ
３４からの発振信号は、一方の乗算器２７に−９０°移
相器３５を介して送られ。また他方の乗算器２８にその
まま送られて入力したＱＰＳＫ信号と乗算される。そし
て位相差が次第に０になって、復調信号としてＡ／Ｄ変
換器３１、３２を経てディジタル信号処理回路３３から
出力する。
来のＱＰＳＫ回路２２は、第２図のように構成されてい
た。この従来のＱＰＳＫ回路２２において、ＱＰＳＫ信
号は、乗算器２７、２８、アナログ型ＬＰＦ２９、３
０、Ａ／Ｄ変換器３１、３２を通り、位相差検出のため
のディジタル信号処理回路３３に送られる。このディジ
タル信号処理回路３３では、ＱＰＳＫ信号の発生側の搬
送波の位相と、ＶＣＯ３４から発生する再生搬送波の位
相差を比較し、その差が０となるようにＤ／Ａ変換器３
６を介してＶＣＯ３４に制御信号を加える。このＶＣＯ
３４からの発振信号は、一方の乗算器２７に−９０°移
相器３５を介して送られ。また他方の乗算器２８にその
まま送られて入力したＱＰＳＫ信号と乗算される。そし
て位相差が次第に０になって、復調信号としてＡ／Ｄ変
換器３１、３２を経てディジタル信号処理回路３３から
出力する。
【０００４】以上のＱＰＳＫ回路２２には、ＱＰＳＫ信
号の位相成分を検出するため、乗算器２７、２８とＬＰ
Ｆ２９、３０が従属して接続されている。ここで、ＱＰ
ＳＫ信号をｃｏｓ(ωｃｔ＋φ)と表わし、再生搬送波を
ｃｏｓ ωｃｔと表わすと、乗算器２７による乗算結果
は１／２・{ｃｏｓ(２ωｃｔ＋φ)＋ｃｏｓφ}となり、
後続のＬＰＦ２９により、ｃｏｓφ成分だけが取り出さ
れ、同様に、ＬＰＦ３０により、ｓｉｎφ成分が得られ
る。
号の位相成分を検出するため、乗算器２７、２８とＬＰ
Ｆ２９、３０が従属して接続されている。ここで、ＱＰ
ＳＫ信号をｃｏｓ(ωｃｔ＋φ)と表わし、再生搬送波を
ｃｏｓ ωｃｔと表わすと、乗算器２７による乗算結果
は１／２・{ｃｏｓ(２ωｃｔ＋φ)＋ｃｏｓφ}となり、
後続のＬＰＦ２９により、ｃｏｓφ成分だけが取り出さ
れ、同様に、ＬＰＦ３０により、ｓｉｎφ成分が得られ
る。
【０００５】
【発明が解決しようとする課題】しかるに、従来のＱＰ
ＳＫ回路２２は、２個のＡ／Ｄ変換器３１、３２を必要
とするために、回路構成が複雑になる。また、−９０°
移相器３５はアナログ信号で処理していたので、９０°
の位相差が温度変化などで変動することがあり、この変
動のため、受信信号からデータを再生するとき、誤りが
増加する原因となるなどの問題があった。
ＳＫ回路２２は、２個のＡ／Ｄ変換器３１、３２を必要
とするために、回路構成が複雑になる。また、−９０°
移相器３５はアナログ信号で処理していたので、９０°
の位相差が温度変化などで変動することがあり、この変
動のため、受信信号からデータを再生するとき、誤りが
増加する原因となるなどの問題があった。
【０００６】本発明は、簡単な回路で、しかも、完全に
ディジタル処理のできる回路を得ることを目的とする。
ディジタル処理のできる回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、ＱＰＳＫ入力
端子に入力したＱＰＳＫ信号を２つに分岐し、それぞれ
乗算器、ＬＰＦを介して信号処理回路に結合し、この信
号処理回路から復調出力と位相差出力とを得て、この位
相差出力をＶＣＯを介して前記一方の乗算器には移相し
た信号を送り、他方の乗算器にはそのまま送ることによ
り入力した搬送波と再生搬送波の位相差が０となるよう
に制御するようにしたものにおいて、前記ＱＰＳＫ入力
端子と乗算器との間にＡ／Ｄ変換器を介在し、前記乗算
器およびＬＰＦはディジタル形を用い、前記信号処理回
路とＶＣＯとの間にＤ／Ａ変換器を介在し、前記ＶＣＯ
は、矩形波発振器からなり、このＶＣＯの出力側に分周
回路を結合し、この分周回路と前記２つの乗算器との間
にそれぞれ第１ＲＯＭと第２ＲＯＭとを介在してなるこ
とを特徴とするデータ伝送回路である。
端子に入力したＱＰＳＫ信号を２つに分岐し、それぞれ
乗算器、ＬＰＦを介して信号処理回路に結合し、この信
号処理回路から復調出力と位相差出力とを得て、この位
相差出力をＶＣＯを介して前記一方の乗算器には移相し
た信号を送り、他方の乗算器にはそのまま送ることによ
り入力した搬送波と再生搬送波の位相差が０となるよう
に制御するようにしたものにおいて、前記ＱＰＳＫ入力
端子と乗算器との間にＡ／Ｄ変換器を介在し、前記乗算
器およびＬＰＦはディジタル形を用い、前記信号処理回
路とＶＣＯとの間にＤ／Ａ変換器を介在し、前記ＶＣＯ
は、矩形波発振器からなり、このＶＣＯの出力側に分周
回路を結合し、この分周回路と前記２つの乗算器との間
にそれぞれ第１ＲＯＭと第２ＲＯＭとを介在してなるこ
とを特徴とするデータ伝送回路である。
【０００８】
【作用】入力したＱＰＳＫ信号はＡ／Ｄ変換器４１です
ぐにディジタル値に変換し、乗算器３７、３８で第１の
ＲＯＭ４７と第２のＲＯＭ４８で発生した信号と乗算さ
れる。乗算されたデータは、ＬＰＦ３９、４０と、信号
処理回路３３によってデータが再生される。
ぐにディジタル値に変換し、乗算器３７、３８で第１の
ＲＯＭ４７と第２のＲＯＭ４８で発生した信号と乗算さ
れる。乗算されたデータは、ＬＰＦ３９、４０と、信号
処理回路３３によってデータが再生される。
【０００９】ここで、サンプリング間隔を再生搬送波と
同期したＮ分周で行うものとする。例えば、Ｎ＝４でサ
ンプリングすると、第１のＲＯＭ４７では、＋１，＋
１，−１，−１，…となり、第２のＲＯＭ４８では、−
１，＋１，＋１，−１，…となり、＋１か−１となる。
したがって、乗算器３７、３８では、ディジタルのＱＰ
ＳＫ信号に＋１または−１を乗算して次段の回路へ送ら
れる。
同期したＮ分周で行うものとする。例えば、Ｎ＝４でサ
ンプリングすると、第１のＲＯＭ４７では、＋１，＋
１，−１，−１，…となり、第２のＲＯＭ４８では、−
１，＋１，＋１，−１，…となり、＋１か−１となる。
したがって、乗算器３７、３８では、ディジタルのＱＰ
ＳＫ信号に＋１または−１を乗算して次段の回路へ送ら
れる。
【００１０】
【実施例】以下、本発明の一実施例を第１図に基き説明
する。第１図において、２６はＱＰＳＫ信号入力端子
で、このＱＰＳＫ信号入力端子２６に直接Ａ／Ｄ変換器
４１をを結合する。この直接Ａ／Ｄ変換器４１の出力側
は、２つに分岐され、それぞれディジタル型の乗算器３
７、３８に結合され、さらにディジタル型のＬＰＦ３
９、４０に結合されている。これらのディジタル型のＬ
ＰＦ３９、４０は、位相差検出のためのディジタル信号
処理回路３３に結合され、このディジタル信号処理回路
３３の出力側には、データ出力端子４３、クロック出力
端子４４およびＤ／Ａ変換器４２が結合されている。
する。第１図において、２６はＱＰＳＫ信号入力端子
で、このＱＰＳＫ信号入力端子２６に直接Ａ／Ｄ変換器
４１をを結合する。この直接Ａ／Ｄ変換器４１の出力側
は、２つに分岐され、それぞれディジタル型の乗算器３
７、３８に結合され、さらにディジタル型のＬＰＦ３
９、４０に結合されている。これらのディジタル型のＬ
ＰＦ３９、４０は、位相差検出のためのディジタル信号
処理回路３３に結合され、このディジタル信号処理回路
３３の出力側には、データ出力端子４３、クロック出力
端子４４およびＤ／Ａ変換器４２が結合されている。
【００１１】このＤ／Ａ変換器４２には、Ｎ×ｆ0Ｈｚ
の矩形波を発振するＶＣＯ４５が結合され、このＶＣＯ
４５の出力側にカウンタからなりＮ分周する分周器４６
が結合され、この分周器４６の出力側を２つに分岐して
それぞれ第１のＲＯＭ４７と第２のＲＯＭ４８を介して
前記乗算器３７、３８に結合されている。
の矩形波を発振するＶＣＯ４５が結合され、このＶＣＯ
４５の出力側にカウンタからなりＮ分周する分周器４６
が結合され、この分周器４６の出力側を２つに分岐して
それぞれ第１のＲＯＭ４７と第２のＲＯＭ４８を介して
前記乗算器３７、３８に結合されている。
【００１２】以上のような構成において、ＱＰＳＫ信号
入力端子２６に入力したＱＰＳＫ信号は、Ａ／Ｄ変換器
４１ですぐにディジタル値に変換して乗算器３７、３８
へ送られる。この乗算器３７、３８では、第１のＲＯＭ
４７と第２のＲＯＭ４８で発生した信号と乗算される。
この乗算されたデータは、前記ディジタル型のＬＰＦ３
９、４０と、位相差検出のためのディジタル信号処理回
路３３によってデータが再生され、データ出力端子４３
にデータが出力し、クロック出力端子４４にクロックが
出力し、Ｄ／Ａ変換器４２に位相差信号が出力する。
入力端子２６に入力したＱＰＳＫ信号は、Ａ／Ｄ変換器
４１ですぐにディジタル値に変換して乗算器３７、３８
へ送られる。この乗算器３７、３８では、第１のＲＯＭ
４７と第２のＲＯＭ４８で発生した信号と乗算される。
この乗算されたデータは、前記ディジタル型のＬＰＦ３
９、４０と、位相差検出のためのディジタル信号処理回
路３３によってデータが再生され、データ出力端子４３
にデータが出力し、クロック出力端子４４にクロックが
出力し、Ｄ／Ａ変換器４２に位相差信号が出力する。
【００１３】ここで、再生搬送波とＱＰＳＫ信号とをデ
ィジタル的に乗算するためには、乗算を一定時間間隔で
区切って行う必要があり、また、その間隔はサンプリン
グ定理を満足する程度に短くなければならない。そこ
で、この間隔を図４における再生搬送波と同期したＮ分
周で行うものとする。例えば第４図において、Ｎ＝４で
サンプリングすると、第１のＲＯＭ４７では、＋１，＋
１，−１，−１，…となり、第２のＲＯＭ４８では、９
０°の位相差を有することから、−１，＋１，＋１，−
１，…となり、＋１か−１となる。したがって、乗算器
３７、３８では、ディジタルのＱＰＳＫ信号に＋１また
は−１を乗算して次段の回路へ送られる。
ィジタル的に乗算するためには、乗算を一定時間間隔で
区切って行う必要があり、また、その間隔はサンプリン
グ定理を満足する程度に短くなければならない。そこ
で、この間隔を図４における再生搬送波と同期したＮ分
周で行うものとする。例えば第４図において、Ｎ＝４で
サンプリングすると、第１のＲＯＭ４７では、＋１，＋
１，−１，−１，…となり、第２のＲＯＭ４８では、９
０°の位相差を有することから、−１，＋１，＋１，−
１，…となり、＋１か−１となる。したがって、乗算器
３７、３８では、ディジタルのＱＰＳＫ信号に＋１また
は−１を乗算して次段の回路へ送られる。
【００１４】
【発明の効果】本発明は上述のように構成したので、回
路構成が簡単になる。また、−９０°移相はディジタル
信号で処理するようにしたので、９０°の位相差が温度
変化などで変動することがなく、受信信号からデータを
再生するとき、誤りが発生せず、信頼性の高い回路とな
る。
路構成が簡単になる。また、−９０°移相はディジタル
信号で処理するようにしたので、９０°の位相差が温度
変化などで変動することがなく、受信信号からデータを
再生するとき、誤りが発生せず、信頼性の高い回路とな
る。
【図１】本発明によるデータ伝送回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来のデータ伝送回路のブロック図である。
【図３】一般的な衛星放送受信機のブロック図である。
【図４】波形図である。
１１…放送衛星、１２…パラボラアンテナ、１３…ＢＳ
コンバータ、１４…ＢＳチューナ、１５…選局回路、１
６…ＦＭ復調回路、１７…映像−音声分離回路、１８…
デエンファシス回路、１９…エネルギー拡散信号除去回
路、２０…テレビ受像機、２１…映像入力端子、２２…
ＱＰＳＫ（４位相復調）回路、２３…ＰＣＭ復調回路、
２４…デエンファシス回路、２５…音声入力端子、２６
…ＱＰＳＫ入力端子、２７、２８…アナログ乗算器、２
９、３０…アナログＬＰＦ、３１、３２…Ａ／Ｄ変換
器、３３…信号処理回路、３４…矩形波ＶＣＯ、３５…
−９０°移相器、３６…Ｄ／Ａ変換器、３７、３８…デ
ィジタル乗算器、３９、４０…ディジタルＬＰＦ、４１
…Ａ／Ｄ変換器、４２…Ｄ／Ａ変換器、４３…データ出
力端子、４４…クロック出力端子、４５…矩形波ＶＣ
Ｏ、４６…分周回路、４７…第１のＲＯＭ、４８…第２
のＲＯＭ。
コンバータ、１４…ＢＳチューナ、１５…選局回路、１
６…ＦＭ復調回路、１７…映像−音声分離回路、１８…
デエンファシス回路、１９…エネルギー拡散信号除去回
路、２０…テレビ受像機、２１…映像入力端子、２２…
ＱＰＳＫ（４位相復調）回路、２３…ＰＣＭ復調回路、
２４…デエンファシス回路、２５…音声入力端子、２６
…ＱＰＳＫ入力端子、２７、２８…アナログ乗算器、２
９、３０…アナログＬＰＦ、３１、３２…Ａ／Ｄ変換
器、３３…信号処理回路、３４…矩形波ＶＣＯ、３５…
−９０°移相器、３６…Ｄ／Ａ変換器、３７、３８…デ
ィジタル乗算器、３９、４０…ディジタルＬＰＦ、４１
…Ａ／Ｄ変換器、４２…Ｄ／Ａ変換器、４３…データ出
力端子、４４…クロック出力端子、４５…矩形波ＶＣ
Ｏ、４６…分周回路、４７…第１のＲＯＭ、４８…第２
のＲＯＭ。
Claims (1)
- 【請求項１】 ＱＰＳＫ入力端子に入力したＱＰＳＫ信
号を２つに分岐し、それぞれ乗算器、ＬＰＦを介して信
号処理回路に結合し、この信号処理回路から復調出力と
位相差出力とを得て、この位相差出力をＶＣＯを介して
前記一方の乗算器には移相した信号を送り、他方の乗算
器にはそのまま送ることにより入力した搬送波と再生搬
送波の位相差が０となるように制御するようにしたもの
において、前記ＱＰＳＫ入力端子と乗算器との間にＡ／
Ｄ変換器を介在し、前記乗算器およびＬＰＦはディジタ
ル形を用い、前記信号処理回路とＶＣＯとの間にＤ／Ａ
変換器を介在し、前記ＶＣＯは、矩形波発振器からな
り、このＶＣＯの出力側に分周回路を結合し、この分周
回路と前記２つの乗算器との間にそれぞれ第１ＲＯＭと
第２ＲＯＭとを介在してなることを特徴とするデータ伝
送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086224A JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086224A JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05260413A true JPH05260413A (ja) | 1993-10-08 |
| JP2893496B2 JP2893496B2 (ja) | 1999-05-24 |
Family
ID=13880822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4086224A Expired - Lifetime JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893496B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345018B1 (en) | 1999-08-04 | 2002-02-05 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
| US7142382B2 (en) | 2003-09-22 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Phase adjustment circuit and demodulation circuit |
| US7321639B2 (en) | 2003-03-07 | 2008-01-22 | Matsushita Electric Industrial Co., Ltd. | Demodulator and address information extractor |
-
1992
- 1992-03-10 JP JP4086224A patent/JP2893496B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345018B1 (en) | 1999-08-04 | 2002-02-05 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
| USRE39513E1 (en) | 1999-08-04 | 2007-03-13 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
| US7321639B2 (en) | 2003-03-07 | 2008-01-22 | Matsushita Electric Industrial Co., Ltd. | Demodulator and address information extractor |
| US7142382B2 (en) | 2003-09-22 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Phase adjustment circuit and demodulation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2893496B2 (ja) | 1999-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647894B2 (ja) | アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機 | |
| US5257312A (en) | Time-discrete stereo decoder | |
| JP2893496B2 (ja) | データ伝送回路 | |
| US7145610B2 (en) | Receiving method and apparatus of analog television signals technical field | |
| JP2932289B2 (ja) | ４位相復調回路 | |
| JP2932290B2 (ja) | ４位相復調回路 | |
| JP2993645B2 (ja) | ４位相復調回路 | |
| JP2924198B2 (ja) | Ｃｓ放送受信機 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JP2605751B2 (ja) | 衛星放送受信装置 | |
| JPH0750697A (ja) | ４相位相復調回路および４相位相復調回路の位相比較器 | |
| JP2682852B2 (ja) | 位相同期ループ回路 | |
| JPH07255016A (ja) | アナログ・デジタル放送共用受信装置 | |
| JPH10304276A (ja) | デジタル衛星放送用受信機 | |
| KR0124595B1 (ko) | 고선명 텔레비젼 수상기의 디지탈 반송파복구장치 | |
| JP2932288B2 (ja) | ４位相復調回路 | |
| JPH061905B2 (ja) | 受信装置 | |
| JP3137410B2 (ja) | Ａｍ／ｆｍダイレクト受信機 | |
| JP3495657B2 (ja) | 受信装置 | |
| JPH03165646A (ja) | ４位相復調回路 | |
| JP2986800B2 (ja) | 多重伝送信号再生装置 | |
| JPH03165148A (ja) | ４位相復調回路 | |
| JPH01216686A (ja) | 衛星放送受信回路 | |
| JPH09322097A (ja) | 音声中間周波回路 | |
| JPH0681066B2 (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |