JPH052645A

JPH052645A - 順序フイルタリング方法

Info

Publication number: JPH052645A
Application number: JP15475191A
Authority: JP
Inventors: Fukuyoshi Shiyouda; 福芳正田
Original assignee: Kawasaki Steel Corp
Current assignee: JFE Steel Corp
Priority date: 1991-06-26
Filing date: 1991-06-26
Publication date: 1993-01-08

Abstract

(57)【要約】【目的】複数のデジタルデータの中から所定の順位の
大きさのデジタルデータを取り出す順序フィルタリング
方法において、順位Ｘを更新する必要をなくす。【構成】各デジタルデータごとに設けられたマスクフ
ラグＭ_nに「１」を代入し、計数和ｍ_sumに「０」を代
入し、探索桁ｄに「Ｄ」を代入する。次にマスクフラグ
Ｍ_nが「１」であるデジタルデータ中のｄ桁目の「１」
の数ｍ_dを計数する。そして、ｍ_d＋ｍ_sumと順位Ｘと
を比較して、ｍ_d＋ｍ_sum≧Ｘならば、出力データのｄ
桁目を「１」と決定し、かつＶ_nのｄ桁目が「０」であ
るデジタルデータに対し、「０」をマスクフラグＭ_nに
代入し、ｍ_d＋ｍ_sum＜Ｘならば、出力データのｄ桁目
を「０」と決定し、かつＶ_nのｄ桁目が「１」であるデ
ジタルデータに対し、「０」をマスクフラグＭ_nに代入
し、計数和ｍ_sumにｍ_dを加算する。ｄから１を減算
し、ｄがＭＳＢ（Ｄ）からＬＳＢ（１）に至るまでを繰
り返す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】複数のデータ中から、所望の順位
の大きさのデータを検索し、出力する順序フィルタリン
グ方法に関し、例えば、画像処理、特にデジタル画像処
理の空間フィルタリング方法に関する。

【０００２】

【従来の技術】デジタル画像処理は、現在様々な応用分
野の中で素晴らしい使われ方をしている。オートメーシ
ョン工場の制御、ロボット、警備保障業務、あるいはオ
モチャの製造など、様々な分野において盛んに利用され
ている。

【０００３】これらのデジタル画像データは、その読取
りの際に、しばしば雑音を含んでいる。近年、画像デー
タ読取装置の解像度、分解能が向上するに従い、その雑
音の影響は無視できないものとなっている。このような
雑音を除去する手法の一つに空間フィルタリング方法が
ある。

【０００４】空間フィルタリング方法とは、画像のある
点の値（明るさ）を決定するために、その点を包含する
複数の点の集合を定義し、その集合に含まれる各点の値
により、最初の点の値を決定する方法である。このよう
な点の集合を一般にカーネルと呼ぶ。

【０００５】最も良く使用されるカーネルは、３×３の
９個の点からなるカーネルである。つまり、ある点の値
は、その点の値とその点を取り巻く８個の点の値とから
決定される。図４に３×３のカーネルを用いた空間フィ
ルタリング方法の説明図を示す。図４は、カーネルと、
画像データ全体との関係を示した図である。図におい
て、点Ｖ₅の値は、そのカーネルであるＶ₁〜Ｖ₉の点
の値によって決定される。この決定の方法によって、
空間フィルタリング方法の種類が決まる。スポット状の
雑音を除去するのに特に効果的なフィルタリング方法と
して、メジアンフィルタリング方法がある。メジアンフ
ィルタリング方法を実行する装置、プログラム等はメジ
アンフィルタと呼ばれる。

【０００６】メジアンフィルタリング方法とは、Ｖ₁〜
Ｖ₉間での点の値を、大きさが大きい順に並べたとき
に、その中央値（メジアン）を新たにＶ₅の値とする方
法である。前述したようにこのフィルタリング方法は、
スポット状の雑音除去に効果が大きい。また、メジアン
フィルタリング方法では、中央値、すなわち５番目の値
を使ったが、これを、一般的にＸ（１以上で、カーネル
に含まれる点の数以下の整数）番目の値を取ることとし
たフィルタリング方法を総称して、順序フィルタリング
方法と呼ぶ。

【０００７】この順序フィルタリング方法を実現する最
も普通の方法は、カーネルに含まれる点の値を大きさの
順に整列（Ｓｏｒｔｉｎｇ）させた後、その中から、所
望のＸ番目の値を取り出す方法である。この方法は、例
えば特開平２−７６１４などに開示されている。

【０００８】また、昭和６３年電子情報通信学会秋季全
国大会予稿集、Ｃ−２−９７ページには、ビットスライ
ス型の並列ソータを用いて所望の順位の値だけを選択的
に取り出す方法を用いたＬＳＩの例が開示されている。
以下、この方法を説明する。Ｎをカーネルに含まれる点
の数、Ｄを各点の値の桁数（ビット数）、Ｘ（１≦Ｘ≦
Ｎ）を取り出すデータの順位とする。すなわちＤ桁のデ
ジタルデータがＮ個あり、その中から、Ｘ（１≦Ｘ≦
Ｎ）番目の大きさのデータを出力データとして取り出す
とする。Ｎ個のデジタルデータを、Ｖ₁（Ｄ：１）〜Ｖ
_N（Ｄ：１）で表し、例えばＶ₁（Ｄ）は一番目のデー
タのＤ桁目のビット、すなわちＭＳＢを表し、Ｖ
₁（１）は一番目のデータの１桁目のビット、すなわち
ＬＳＢを表すものとする。

【０００９】この方法は、各デジタルデータの同じ桁の
「１」の数と、順位Ｘとを比較し、候補以外のデータを
除外していく方法である。以下に、この方法の各ステッ
プを箇条書きする。

【００１０】ステップ１各デジタルデータごとに設けられたマスクフラグＭ₁〜
Ｍ_Nに「１」を代入し、探索桁ｄに「Ｄ」を代入する初
期化ステップ。

【００１１】ステップ２マスクフラグＭ_n（１≦ｎ≦Ｎ）が「１」であるデジタ
ルデータに対して、ｄ桁目の「１」の数ｍ_dを計数する
計数ステップ。

【００１２】ステップ３ｍ_dと順位Ｘとを比較する比較ステップ。

【００１３】ステップ４前記比較ステップの結果、ｍ_d≧Ｘならば、出力データ
のｄ桁目を「１」と決定するとともに、Ｖ_n（ｄ）＝
「０」（１≦ｎ≦Ｎ）であるデジタルデータに対し、マ
スクフラグＭ_nに、「０」を代入し、ｍ_d＜Ｘならば、
出力データのｄ桁目を「０」と決定するとともに、Ｖ_n
（ｄ）＝「１」（１≦ｎ≦Ｎ）であるデジタルデータに
対し、マスクフラグＭ_nに、「０」を代入し、順位Ｘか
らｍ_dを減算するる桁決定ステップ。

【００１４】ステップ５前記計数ステップから桁決定ステップまでを、ｄがＭＳ
Ｂ（すなわちｄ＝Ｄ）からＬＳＢ（すなわちｄ＝１）に
至るまでを繰り返す繰り返しステップ。

【００１５】以上の各ステップから、この方法は成り立
っている。ステップ１は初期設定をするステップで、マ
スクフラグＭ₁〜Ｍ_Nに「１」を書き込むことによっ
て、まず全てのデジタルデータを候補とし、探索桁ｄに
「Ｄ」を書き込むことによって、処理の対象となる桁を
まずＭＳＢに設定している。ステップ２は、候補のデジ
タルデータの同じ桁の中で、「１」の個数を計数するス
テップである。ステップ３は、前ステップでの計数値
と、順位Ｘとを比較するステップである。ステップ４
は、前ステップでの比較結果により、出力データを一桁
決定するとともに、候補ではなくなったデジタルデータ
を除外し、必要に応じ、候補の個数が減少した分だけ順
位Ｘも小さくしている。除外は、マスクフラグＭ₁〜Ｍ
_Nに「０」を書き込むことによってなされている。マス
クフラグに「０」を書き込まれたデジタルデータは、ス
テップ２における計数の対象から外される。ステップ５
は、ステップ２から、ステップ４までを、桁数だけ繰り
返すステップである。

【００１６】この方法によってＬＳＩを構成した例が前
記予稿集に記載されている。この例では、計数をする加
算器と、比較をする比較器とを有するソータを各桁ごと
に備えた、すなわちビットスライス型の並列ソータを用
いている。つまり、上記の各ステップは各桁ごとに別の
ハードウェアによって実行される。このＬＳＩのブロッ
ク構成図を図５に示す。

【００１７】図５は、４桁のデジタルデータを９個入力
し、その中から、所望の順位Ｘ番目の値を出力ＯＵＴ
（３：０）として取り出すＬＳＩを示すブロック構成図
である。前述したように例えば、Ｖ₁（Ｄ）は一番目の
データのＤ桁目のビットを表すものとすると、４桁のデ
ジタルデータ９個は、それぞれ、Ｖ₁（３：０）＝Ｖ₁（３），Ｖ₁（２），Ｖ₁（１），Ｖ₁（０）Ｖ₂（３：０）＝Ｖ₂（３），Ｖ₂（２），Ｖ₂（１），Ｖ₂（０）：：：Ｖ₅（３：０）＝Ｖ₅（３），Ｖ₅（２），Ｖ₅（１），Ｖ₅（０）：：：Ｖ₉（３：０）＝Ｖ₉（３），Ｖ₉（２），Ｖ₉（１），Ｖ₉（０）と、表される。例えば、Ｖ₁（３）は１番目のデジタル
データのＭＳＢを表し、Ｖ₉（０）は９番目のデジタル
データのＬＳＢを表す。順位Ｘは１以上９以下の整数を
とる。出力ＯＵＴ（３：０）は、入力と同様４桁のデジ
タルデータである。このＬＳＩは、各桁ごとに対応した
桁ブロックをもっている。各桁に対応しこれらを桁ブロ
ック＃３から桁ブロック＃０と呼ぶ。

【００１８】各桁ブロックには、入力のそれぞれ対応す
る桁のデータが９個分全て入力する。例えば、桁ブロッ
ク＃３には、Ｖ₁（３），…Ｖ₉（３）の９個の値が入力しており、桁ブロック＃２には、Ｖ₁（２），…Ｖ₉（２）の９個の値が入力している。また、各桁ブロックは、出
力の各対応する桁のデータを出力する。例えば、桁ブロ
ック＃３は、ＯＵＴ（３）を出力し、桁ブロック＃２
は、ＯＵＴ（２）を出力する。

【００１９】また、順位Ｘは、最上位の桁ブロック＃３
に入力している。桁ブロック＃３は順位Ｘを、そのまま
の値か、あるいは前述したように必要に応じてより小さ
な値に変更して、下位の桁ブロック＃２に出力する。以
下同様にして、最下位の桁ブロック＃０まで順位Ｘは伝
搬される。桁ブロック＃ｄに入力する順位をＸ_dと呼
び、出力する順位をＸ_d-1と呼ぶ。

【００２０】さらに、前述したように、この方法はマス
クフラグを用いて候補を絞り込んでいく方法であるの
で、そのマスクフラグも順位Ｘと同様に上位の桁ブロッ
クから下位の桁ブロックへ伝搬される。マスクフラグも
順位Ｘと同様に、桁ブロック＃ｄに入力するマスクフラ
グを、Ｍ₁（ｄ），…Ｍ₉（ｄ）と呼び、出力されるマ
スクフラグを、Ｍ₁（ｄ−１），…Ｍ₉（ｄ−１）と呼
ぶ。最上位の桁ブロック＃３においては、９個の入力デ
ジタルデータが全て候補なので、全てのマスクフラグが
「１」であるものと仮定して処理が行われる。

【００２１】次に各桁ブロックの詳細なブロック構成図
を図６に示す。図６には、例としてｄ桁目の桁ブロック
２０を示してある。

【００２２】まず、９個の入力デジタルデータＶ
₁（ｄ），…Ｖ₉（ｄ）は、マスクフラグＭ₁（ｄ）〜
Ｍ₉（ｄ）に基づいてマスキングされる。これには、９
個のＡＮＤゲート２２が用いられている。入力デジタル
データＶ₁（ｄ），…Ｖ₉（ｄ）はそれぞれマスクフラ
グＭ₁（ｄ）〜Ｍ₉（ｄ）と論理積をとることにより、
候補以外となったデジタルデータを次に説明する加算の
対象から除外している。

【００２３】９個のＡＮＤゲート２２の出力は、加算器
２４に出力されている。加算器２４は９個のデジタルデ
ータを加算、すなわち、その中の「１」の個数を計数し
ている。加算器２４の加算出力ｍ_dは比較器２６に出力
されている。

【００２４】比較器２６は、前述の加算出力ｍ_dから、
上位の桁ブロックからの順位Ｘ_dを減算している。その
結果が非負であれば、比較器２６の出力ＯＵＴ（ｄ）
は、「１」となり、結果が負であれば、ＯＵＴ（ｄ）
は、「０」となる。比較器２６は、減算結果も出力す
る。すなわちｍ_d−Ｘ_dを、絶対値回路２８に出力して
いる。絶対値回路２８は、ｍ_d−Ｘ_dの絶対値を作り、
順位選択器３０に出力する。順位選択器３０は比較器２
６の出力ＯＵＴ（ｄ）の値によって、下位の桁ブロック
に伝達する順位Ｘ_d-1の値を選択する。順位選択器３０
はＯＵＴ（ｄ）の値が「１」のとき、下位の桁ブロック
に伝達する順位Ｘ_d-1としてＸ_dを選択しそのまま出力
する。また、ＯＵＴ（ｄ）の値が「０」のとき、Ｘ_d-1
として絶対値回路２８の出力であるＸ_d−ｍ_dを選択し
出力する。ところで、ＯＵＴ（ｄ）の値が「０」のとき
とは、ｍ_d＜Ｘ_dの場合であるから、比較器２６の出力
ｍ_d−Ｘ_dは負の数である。このｍ_d−Ｘ_dが、絶対値
回路２８を通過することによって、正の数Ｘ_d−ｍ_dと
なり、これが、順位選択器３０によって選択される。

【００２５】下位の桁ブロックへのマスクフラグは、マ
スクフラグ作成器３２によって作成される。マスクフラ
グは、各デジタルデータごとに更新される。マスクフラ
グ作成器３２は、上位の桁ブロックからのマスクフラグ
Ｍ_n（ｄ）と（ｎ＝１，…９）、この桁ブロックに入力
している入力デジタルデータＶ_n（ｄ）と、比較器２６
の出力ＯＵＴ（ｄ）とから、下位の桁ブロックへのマス
クフラグＭ_n（ｄ−１）が算出される。その算出式は以
下の通りである。

【００２６】Ｍ_n（ｄ−１）＝Ｍ_n（ｄ）.AND. （Ｖ_n（ｄ）.EX-NOR.ＯＵＴ（ｄ））（但し、ｎ＝１，…９）すなわち、Ｍ_n（ｄ）＝「１」で、かつ、Ｖ_n（ｄ）＝
ＯＵＴ（ｄ）のときのみＭ_n（ｄ−１）は「１」とな
り、それ以外ではいずれの場合も「０」となる。

【００２７】以上説明したようにこのＬＳＩは、各桁ご
とに加算器と比較器を有する桁ブロックを設けたので、
単にデータを整列してから、所望の順番の値を選ぶ方法
に比べれば優れているといえる。

【００２８】

【発明が解決しようとする課題】しかしながら、前記桁
ブロック２０は、加算器２４と、比較器２６の他に、絶
対値回路２８という大変複雑な演算回路がある。この絶
対値回路２８においては、入力データを反転させてか
ら、「１」を加算するという複雑な処理をしなければな
らないので、絶対値回路２８の動作速度は、他の回路群
に比較して非常に遅いものとなってしまう。この結果Ｌ
ＳＩ全体の速度も相対的に遅くなってしまった。

【００２９】従来の順序フィルタリング方法は、以上の
ように絶対値をとるというよけいなプロセスが必要にな
った。このため、この方法を応用したＬＳＩ装置におい
ても、複雑な絶対値回路を用意しなければならず、また
ＬＳＩの回路パターン中でも大きな回路面積を占めてい
た。それによってまた、動作速度が遅くなるなどの欠点
があった。

【００３０】

【課題を解決するための手段】本発明は、上述の課題を
解決するために、以下のステップを含むことを特徴とす
る方法である。但し、Ｄ桁を有するデジタルデータＮ個
の中から、Ｘ（１≦Ｘ≦Ｎ）番目の大きさの値を取り出
すものとする。

【００３１】ステップ１各デジタルデータごとに設けられたマスクフラグＭ₁〜
Ｍ_Nに「１」を代入し、計数和ｍ_sumに「０」を代入
し、探索桁ｄに「Ｄ」を代入する初期化ステップ。

【００３２】ステップ２マスクフラグＭ_n（１≦ｎ≦Ｎ）が「１」であるデジタ
ルデータに対して、ｄ桁目の「１」の数ｍ_dを計数する
計数ステップ。

【００３３】ステップ３ｍ_d＋ｍ_sumとＸとを比較する比較ステップ。

【００３４】ステップ４前記比較ステップの結果、ｍ_d＋ｍ_sum≧Ｘならば、出
力データのｄ桁目を「１」と決定するとともに、Ｖ
_n（ｄ）＝「０」（１≦ｎ≦Ｎ）であるデジタルデータ
に対し、マスクフラグＭ_nに、「０」を代入し、ｍ_d＋
ｍ_sum＜Ｘならば、出力データのｄ桁目を「０」と決定
するとともに、Ｖ_n（ｄ）＝「１」（１≦ｎ≦Ｎ）であ
るデジタルデータに対し、マスクフラグＭ_nに、「０」
を代入し、計数和ｍ_sumにｍ_dを加算する桁決定ステッ
プ。

【００３５】ステップ５前記計数ステップから桁決定ステップまでを、ｄがＭＳ
Ｂ（すなわちｄ＝Ｄ）からＬＳＢ（すなわちｄ＝１）に
至るまでを繰り返す繰り返しステップ。

【００３６】以上のステップから本発明は構成される。
本発明において特徴的なことは、ステップ４において、
ｍ_dを累積加算しており、Ｘはまったくその値を変えな
い事である。これによって、ステップ３はｍ_d＋ｍ_sum
とＸとを比較している。

【００３７】これに対して従来は、ステップ４におい
て、ｍ_dをＸから減算しており、Ｘはその値が変化して
いた。これによって、ステップ３はｍ_dと変化してゆく
Ｘとを比較していた。

【００３８】

【作用】従来、順位Ｘから必要に応じてｍ_dを減算して
いったが、その代わりに、ｍ_dを計数和ｍ_sumに累積加
算している。そのため従来、絶対値回路が必要不可欠で
あったが、本発明においてはこれが不要になる。このた
め、回路構成が簡略化され、回路動作も高速にすること
ができる。

【００３９】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００４０】図１は、本発明の順序フィルタリング方法
を使用した順序フィルタＬＳＩの一実施例のブロック構
成図である。図１は、従来例で示したＬＳＩと同様に、
４桁のデジタルデータを９個入力し、その中から、所望
の順位Ｘ番目の値を出力ＯＵＴ（３：０）として取り出
すＬＳＩを示すブロック構成図である。

【００４１】従来例と同様、入力を４桁のＶ₁（３：
０）からＶ₉（３：０）と表し、出力のＸ番目のデジタ
ルデータを入力と同様４桁の出力ＯＵＴ（３：０）と表
す。

【００４２】ＬＳＩの構成もまた従来例と同様に、各桁
ごとに対応した桁ブロックをもっている、これらは、桁
ブロック＃３から桁ブロック＃０である。各桁ブロック
には、入力のそれぞれ対応する桁のデータが９個分全て
入力する。例えば、桁ブロック＃３には、Ｖ₁（３），…Ｖ₉（３）の９個の値が入力しており、桁ブロック＃２には、Ｖ₁（２），…Ｖ₉（２）の９個の値が入力している。また、各桁ブロックは、出
力の各対応する桁のデータを出力する。例えば、桁ブロ
ック＃３は、ＯＵＴ（３）を出力し、桁ブロック＃２
は、ＯＵＴ（２）を出力する。

【００４３】また、前述したように、この方法はマスク
フラグを用いて候補を絞り込んでいく方法であるので、
各桁ブロックごとに異なったマスクフラグの値を取る。
つまり、マスクフラグは上位の桁ブロックから下位の桁
ブロックへ更新を受けながら伝搬される。上位の桁ブロ
ックから桁ブロック＃ｄに入力するマスクフラグを、Ｍ
₁（ｄ），…Ｍ₉（ｄ）と呼び、桁ブロック＃ｄから下
位の桁ブロックに出力されるマスクフラグを、Ｍ₁（ｄ
−１），…Ｍ₉（ｄ−１）と呼ぶ。最上位の桁ブロック
＃３においては、全てのマスクフラグが外部から供給さ
れているが、通常最上位桁においては９個の入力デジタ
ルデータが全て候補なので、全てのマスクフラグに
「１」が図示されていない外部回路から入力されること
になろう。

【００４４】また、順位Ｘは従来例と異なり全ての桁ブ
ロックに入力している。本発明によれば、順位Ｘは、ま
ったく変更を受けないので、本実施例においても、順位
Ｘは、全ての桁ブロックに同じ値を入力することができ
る。

【００４５】本発明は、前述したように順位Ｘを変更せ
ずに、各桁に置ける「１」の個数を累積していく。した
がって、順位Ｘは各桁ブロックにおいて同じ値が供給さ
れるが、各桁ブロックにおいて必要に応じて累積加算さ
れた計数和ｍ_SUMが、上位の桁ブロックから下位の桁ブ
ロックへ順次伝搬される。本文では、桁ブロック＃ｄに
入力する計数和をｍ_SUM（ｄ）と呼び、下位の桁ブロッ
ク＃ｄ−１に出力される計数和を、ｍ_SUM（ｄ−１）と
呼ぶ。

【００４６】次に各桁ブロックの詳細なブロック構成図
を図２に示す。図２には、例としてｄ桁目の桁ブロック
４０を示してある。

【００４７】まず、９個の入力デジタルデータＶ
₁（ｄ），…Ｖ₉（ｄ）は、マスクフラグＭ₁（ｄ）〜
Ｍ₉（ｄ）に基づいてマスキングされる。これには、９
個のＡＮＤゲート４２が用いられている。入力デジタル
データＶ₁（ｄ），…Ｖ₉（ｄ）はそれぞれマスクフラ
グＭ₁（ｄ）〜Ｍ₉（ｄ）と論理積をとることにより、
候補以外となったデジタルデータの出力を強制的に
「０」にしている。これによって、候補以外のデジタル
データを次に説明する加算の対象から除外している。

【００４８】９個のＡＮＤゲート４２の出力は、第一の
加算器４４に出力されている。第一の加算器４４は９個
のデジタルデータを加算、すなわち、９個のデジタルデ
ータ中の「１」の個数を計数している。第一の加算器４
４の加算出力ｍ_dは第二の加算器４６に出力されてい
る。

【００４９】第二の加算器４６は上位の桁ブロック＃ｄ
＋１からの計数和ｍ_SUM（ｄ）と、第一の加算器４４の
加算出力ｍ_dとを加算し、ｍ_d＋ｍ_SUM（ｄ）を出力す
る。比較器４８は、前述の第二の加算器４６の出力ｍ_d
＋ｍ_SUM（ｄ）と、順位Ｘとを比較している。比較は、
前述の第二の加算器４６の出力ｍ_d＋ｍ_SUM（ｄ）か
ら、順位Ｘを減算することにより行われる。この減算し
た結果が非負であれば、すなわちｍ_d＋ｍ_SUM（ｄ）≧
Ｘであれば、比較器４８の出力ＯＵＴ（ｄ）は「１」と
なり、結果が負であれば、すなわちｍ_d＋ｍ_SUM（ｄ）
＜Ｘであれば、ＯＵＴ（ｄ）は「０」となる。比較器４
８からの出力ＯＵＴ（ｄ）は、次に述べる計数和選択器
５０と、マスクフラグ作成器５２にも出力されている。

【００５０】計数和選択器５０は比較器４８の出力ＯＵ
Ｔ（ｄ）の値によって、下位の桁ブロックに伝達する計
数和ｍ_SUM（ｄ−１）の値を選択する。計数和選択器５
０はＯＵＴ（ｄ）の値が「１」のとき、下位の桁ブロッ
クに伝達する計数和ｍ_SUM（ｄ−１）としてｍ
_SUM（ｄ）を選択しそのまま出力する。また、ＯＵＴ
（ｄ）の値が「０」のとき、ｍ_SUM（ｄ−１）として第
二の加算器４６の出力であるｍ_d＋ｍ_SUM（ｄ）を選択
し出力する。

【００５１】すなわち、ＯＵＴ（ｄ）の値が「０」のと
きには、ｄ桁目の値が「１」であるデジタルデータは次
段では、検査の対象にはならない。そこで、ｍ_dの値の
要因となったデジタルデータの個数を保存しておき、次
段での計数の結果と加算してから、順位Ｘと比較してい
る。つまり、ＯＵＴ（ｄ）の値が「０」のとき、除外さ
れるデータは、大きさが大きい方のデータであったの
で、従来は、順位ｘをその分小さくしなければならなか
った。本発明は、これを、計数結果に加算することによ
って、この問題を解決しているといえる。

【００５２】下位の桁ブロックへのマスクフラグは、マ
スクフラグ作成器５２によって作成される。マスクフラ
グ作成器５２は、従来のものとまったく同一のものであ
る。マスクフラグは、９個の各デジタルデータごとに更
新される。マスクフラグ作成器５２は、上位の桁ブロッ
クからのマスクフラグＭ_n（ｄ）と（ｎ＝１，…９）、
この桁ブロックに入力している入力デジタルデータＶ_n
（ｄ）と、比較器４８の出力ＯＵＴ（ｄ）とから、下位
の桁ブロックへのマスクフラグＭ_n（ｄ−１）が算出さ
れる。その算出式は以下の通りである。

【００５３】Ｍ_n（ｄ−１）＝Ｍ_n（ｄ）.AND. （Ｖ_n（ｄ）.EX-NOR.ＯＵＴ（ｄ））（但し、ｎ＝１，…９）すなわち、Ｍ_n（ｄ）＝「１」で、かつ、Ｖ_n（ｄ）＝
ＯＵＴ（ｄ）のときのみ、Ｍ_n（ｄ−１）は「１」とな
り、それ以外ではいずれの場合も「０」となる。換言す
れば、まだ除外されていないデジタルデータで、かつ出
力であるＯＵＴ（ｄ）と等しい桁データを持ったデータ
のみが、次段での検査の対象となる。

【００５４】また、本ＬＳＩは、桁ブロック＃３にで用
いられるマスクフラグと、計数和の値を、外部から入力
するための端子を備えている。さらに、桁ブロック＃０
から出力されるマスクフラグと、計数和の値を、外部に
出力するための端子をも備えている。そのために９個の
デジタルデータの桁数が増加しても、このＬＳＩを縦列
接続することにより容易に対応することができる。図３
には、本実施例のＬＳＩを２個用いて８桁のデジタルデ
ータに対応している例の接続ブロック図を示す。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
マスクフラグを用いて、順次候補を絞っていく方法にお
いて、従来は、それにともなって順位を小さくしていた
のに対し、計数値を累積加算しているので、順位Ｘを同
じ値に保つ事ができる。

【００５６】このため、従来必要であった絶対値回路が
不要になる。また、この方法をＬＳＩで用いた場合、回
路面積が小さくて済む等の良好な性質を有すると共に、
演算速度を向上させる事ができる。

【図面の簡単な説明】

【図１】本発明の一実施例である順序フィルタＬＳＩの
ブロック構成図である。

【図２】本発明の一実施例である順序フィルタＬＳＩの
各桁ブロックの詳細なブロック構成図である。

【図３】本発明の一実施例である順序フィルタＬＳＩを
縦列接続し、入力デジタルデータの桁数が増加した場合
に対応した例を示す接続図である。

【図４】３×３のカーネルを用いた空間フィルタリング
方法の説明図である。

【図５】従来の順序フィルタＬＳＩのブロック構成図で
ある。

【図６】従来の順序フィルタＬＳＩの各桁ブロックの詳
細なブロック構成図である。

【符号の説明】

２０桁ブロック２２ＡＮＤゲート２４加算器２６比較器２８絶対値回路３０順位選択器３２マスクフラグ作成器４０桁ブロック４２ＡＮＤゲート４４第一の加算器４６第二の加算器４８比較器５０計数和選択器５２マスクフラグ作成器

Claims

【特許請求の範囲】【請求項１】Ｎ個のＤ桁を有するデジタルデータＶ_n
（ｎ＝１，…Ｎ）のＸ（１≦Ｘ≦Ｎ）番目の大きさのデ
ータを、検索して出力する順序フィルタリング方法にお
いて、各デジタルデータごとに設けられたマスクフラグ
Ｍ₁〜Ｍ_Nに「１」を代入し、計数和ｍ_sumに「０」を
代入し、探索桁ｄに「Ｄ」を代入する初期化ステップ
と、マスクフラグＭ_n（１≦ｎ≦Ｎ）が「１」であるデ
ジタルデータ中のｄ桁目の「１」の数ｍ_dを計数する計
数ステップと、ｍ_d＋ｍ_sumとＸとを比較する比較ステ
ップと、前記比較ステップの結果、ｍ_d＋ｍ_sum≧Ｘな
らば、出力データのｄ桁目を「１」と決定するととも
に、Ｖ_nのｄ桁目が「０」であるデジタルデータに対
し、マスクフラグＭ_nに、「０」を代入し、ｍ_d＋ｍ
_sum＜Ｘならば、出力データのｄ桁目を「０」と決定す
るとともに、Ｖ_nのｄ桁目が「１」であるデジタルデー
タに対し、マスクフラグＭ_nに、「０」を代入し、計数
和ｍ_sumにｍ_dを加算する桁決定ステップと、前記計数
ステップから桁決定ステップまでを、ｄがＭＳＢ（すな
わちｄ＝Ｄ）からＬＳＢ（すなわちｄ＝１）に至るまで
を繰り返す繰り返しステップと、を含むことを特徴とす
る順序フィルタリング方法。