JPH05264964A - 液晶装置 - Google Patents
液晶装置Info
- Publication number
- JPH05264964A JPH05264964A JP4092302A JP9230292A JPH05264964A JP H05264964 A JPH05264964 A JP H05264964A JP 4092302 A JP4092302 A JP 4092302A JP 9230292 A JP9230292 A JP 9230292A JP H05264964 A JPH05264964 A JP H05264964A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- electrodes
- gradation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
- G09G3/3637—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals with intermediate tones displayed by domain size control
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/207—Display of intermediate tones by domain size control
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 ＦＬＣ等の自発分極Ｐｓを有する液晶を用い
た場合でも、容量分割を利用した階調表示が行なえるよ
うにする。 【構成】 複数の信号電極、これに対向する複数の走査
電極、これら信号電極および走査電極間に配置された液
晶、および、各信号電極または走査電極の電圧に応じた
相互に異なる複数の段階的電圧を、各信号電極と走査電
極との交差部毎に形成される各画素の液晶に印加する複
数の階調電極を備え、液晶を挟む信号電極または走査電
極とそれらに対向する階調電極との間に印加する電圧に
より液晶を駆動してマトリックス表示を行う液晶表示装
置において、複数の階調電極は、信号電極または走査電
極とほぼ同一平面上に存在し、相互に電気的に絶縁され
かつ所定の静電容量を介して結合しており、それにより
前記段階的電圧を印加するものである。
た場合でも、容量分割を利用した階調表示が行なえるよ
うにする。 【構成】 複数の信号電極、これに対向する複数の走査
電極、これら信号電極および走査電極間に配置された液
晶、および、各信号電極または走査電極の電圧に応じた
相互に異なる複数の段階的電圧を、各信号電極と走査電
極との交差部毎に形成される各画素の液晶に印加する複
数の階調電極を備え、液晶を挟む信号電極または走査電
極とそれらに対向する階調電極との間に印加する電圧に
より液晶を駆動してマトリックス表示を行う液晶表示装
置において、複数の階調電極は、信号電極または走査電
極とほぼ同一平面上に存在し、相互に電気的に絶縁され
かつ所定の静電容量を介して結合しており、それにより
前記段階的電圧を印加するものである。
Description
【０００１】
【産業上の利用分野】本発明はＳＴＮ等のＶ−Ｔカーブ
の急峻な閾値特性を有する液晶またはＦＬＣ（強誘電性
液晶）等のメモリ性を有する液晶を用いると共に、印加
電圧の容量分割を利用して諧調表示を行う液晶表示装置
に関するものである。
の急峻な閾値特性を有する液晶またはＦＬＣ（強誘電性
液晶）等のメモリ性を有する液晶を用いると共に、印加
電圧の容量分割を利用して諧調表示を行う液晶表示装置
に関するものである。
【０００２】
【従来の技術】この種の諧調表示装置については既に特
開昭６３−３１６０２５号公報に開示されている。図２
０（ａ），（ｂ）にその断面構造と等価回路を示す。こ
こでは信号電極５２と走査電極５１の間の１画素内に電
気的に分離した複数の中間電極５６を設け、中間電極５
６のそれぞれが信号電極５２との間で形成する静電容量
Ｃ1 〜Ｃ5 と、中間電極５６が液晶２１を挟んで走査電
極５１との間に形成する静電容量ＣL1〜ＣL5との比率が
段階的に異なるようにすることにより、信号電極５２と
走査電極５１との間に印加される表示電圧パルスをこの
比率で容量分割し、各中間電極５６下の液晶層に段階的
に異なる電圧パルスを印加するようにしている。従っ
て、ある表示電圧パルス印加に対して、液晶２１の閾値
電圧Ｖthよりも大きな電圧を生ずる１画素内のすべての
中間電極５６下の液晶はその分子の向きを変え、これに
より光透過率の変調が行われるため、１画素当たりの中
間電極５６の数に応じた段階的な電圧−面積諧調表示が
行われる。
開昭６３−３１６０２５号公報に開示されている。図２
０（ａ），（ｂ）にその断面構造と等価回路を示す。こ
こでは信号電極５２と走査電極５１の間の１画素内に電
気的に分離した複数の中間電極５６を設け、中間電極５
６のそれぞれが信号電極５２との間で形成する静電容量
Ｃ1 〜Ｃ5 と、中間電極５６が液晶２１を挟んで走査電
極５１との間に形成する静電容量ＣL1〜ＣL5との比率が
段階的に異なるようにすることにより、信号電極５２と
走査電極５１との間に印加される表示電圧パルスをこの
比率で容量分割し、各中間電極５６下の液晶層に段階的
に異なる電圧パルスを印加するようにしている。従っ
て、ある表示電圧パルス印加に対して、液晶２１の閾値
電圧Ｖthよりも大きな電圧を生ずる１画素内のすべての
中間電極５６下の液晶はその分子の向きを変え、これに
より光透過率の変調が行われるため、１画素当たりの中
間電極５６の数に応じた段階的な電圧−面積諧調表示が
行われる。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では、上記静電容量比率が低い中間電極つまり液晶２
１層にかかる分割電圧が低い中間電極５６においては、
中間電極５６と信号電極５２の間の静電容量が、液晶２
１層を挟む中間電極５６と走査電極５１の間の静電容量
よりもかなり小さくなる。従って液晶２１にＦＬＣ等の
自発分極Ｐｓを持つものを用いた場合には、自発分極Ｐ
ｓの反転に必要な電荷量が中間電極５６と信号電極５２
の間の小さな静電容量からは十分に供給されないため、
たとえ液晶２１層に閾値電圧Ｖth以上の電圧がかかって
も液晶分子が十分に動けないという欠点がある。
例では、上記静電容量比率が低い中間電極つまり液晶２
１層にかかる分割電圧が低い中間電極５６においては、
中間電極５６と信号電極５２の間の静電容量が、液晶２
１層を挟む中間電極５６と走査電極５１の間の静電容量
よりもかなり小さくなる。従って液晶２１にＦＬＣ等の
自発分極Ｐｓを持つものを用いた場合には、自発分極Ｐ
ｓの反転に必要な電荷量が中間電極５６と信号電極５２
の間の小さな静電容量からは十分に供給されないため、
たとえ液晶２１層に閾値電圧Ｖth以上の電圧がかかって
も液晶分子が十分に動けないという欠点がある。
【０００４】本発明の目的は、この従来技術の問題点に
鑑み、液晶表示装置において、ＦＬＣ等の自発分極Ｐｓ
を有する液晶を用いた場合でも、容量分割を利用した諧
調表示が行なえるようにすることにある。
鑑み、液晶表示装置において、ＦＬＣ等の自発分極Ｐｓ
を有する液晶を用いた場合でも、容量分割を利用した諧
調表示が行なえるようにすることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明では、複数の信号電極、これに対向する複数の走
査電極、これら信号電極および走査電極間に配置された
液晶、および、各信号電極または走査電極の電圧に応じ
た相互に異なる複数の段階的電圧を、各信号電極と走査
電極との交差部毎に形成される各画素の液晶に印加する
複数の諧調電極を備え、液晶を挟む信号電極または走査
電極とそれらに対向する諧調電極との間に印加する電圧
により液晶を駆動してマトリックス表示を行う液晶表示
装置において、複数の画素電極は、信号電極または走査
電極とほぼ同一平面上に存在し、相互に電気的に絶縁さ
れかつ所定の静電容量を介して結合しており、それによ
り前記段階的電圧を印加する用にしている。
本発明では、複数の信号電極、これに対向する複数の走
査電極、これら信号電極および走査電極間に配置された
液晶、および、各信号電極または走査電極の電圧に応じ
た相互に異なる複数の段階的電圧を、各信号電極と走査
電極との交差部毎に形成される各画素の液晶に印加する
複数の諧調電極を備え、液晶を挟む信号電極または走査
電極とそれらに対向する諧調電極との間に印加する電圧
により液晶を駆動してマトリックス表示を行う液晶表示
装置において、複数の画素電極は、信号電極または走査
電極とほぼ同一平面上に存在し、相互に電気的に絶縁さ
れかつ所定の静電容量を介して結合しており、それによ
り前記段階的電圧を印加する用にしている。
【０００６】ここで、複数の補助信号電極をさらに備
え、諧調電極は、隣接する信号電極と補助信号電極との
間に配置し、これら電極間の電位差を前記静電容量で分
割して前記段階的電圧を印加するようにしてもよい。ま
た、１つの画素に対応する各諧調電極において、隣り合
う諧調電極間の静電容量は、各諧調電極とそれらに液晶
層を介して対向する信号電極または走査電極との間の静
電容量よりも大きいのが好ましい。また、１つの画素に
対応する各諧調電極において、隣り合う諧調電極間の静
電容量はそれぞれ異なり、それにより１つの画素の書込
み時に画素内の各諧調電極とそれらに液晶層を介して対
向する信号電極または走査電極との間の電圧が各諧調電
極について直線的な分布になるように隣り合う各諧調電
極間の静電容量を変化させるようにしてもよい。さら
に、隣り合う諧調電極は、絶縁膜を介して１部重なって
おり、あるいは微小ギャップを介して同一平面上に形成
するようにしてもよい。
え、諧調電極は、隣接する信号電極と補助信号電極との
間に配置し、これら電極間の電位差を前記静電容量で分
割して前記段階的電圧を印加するようにしてもよい。ま
た、１つの画素に対応する各諧調電極において、隣り合
う諧調電極間の静電容量は、各諧調電極とそれらに液晶
層を介して対向する信号電極または走査電極との間の静
電容量よりも大きいのが好ましい。また、１つの画素に
対応する各諧調電極において、隣り合う諧調電極間の静
電容量はそれぞれ異なり、それにより１つの画素の書込
み時に画素内の各諧調電極とそれらに液晶層を介して対
向する信号電極または走査電極との間の電圧が各諧調電
極について直線的な分布になるように隣り合う各諧調電
極間の静電容量を変化させるようにしてもよい。さら
に、隣り合う諧調電極は、絶縁膜を介して１部重なって
おり、あるいは微小ギャップを介して同一平面上に形成
するようにしてもよい。
【０００７】
【作用】この構成において、書込み信号電圧および選択
信号電圧が、ある画素に対応する信号電極および走査電
極に印加されると、その電圧は信号電極または走査電極
に最も近接しあるいは接続している諧調電極を経て、順
次これに直列的に静電容量を介して相互に結合した各諧
調電極に伝達され、これにより各諧調電極には段階的に
異なる電圧が生じる。そして、これにより各諧調電極と
これに対向する信号電極または走査電極との間に生じる
電界により、その画素の液晶が、印加電圧に応じた諧調
状態となるべく駆動される。そしてこのときの電圧が低
い諧調電極においても、隣接諧調電極間の静電容量を大
きく設定しておくことにより、十分な電荷が供給され、
したがって、強誘電性液晶等の自発分極を有する液晶の
場合でも、液晶分子の反転閾値Ｖｔｈ以上の印加電圧で
あれば、液晶分子が十分に駆動され、それにより確実な
諧調駆動が行われる。
信号電圧が、ある画素に対応する信号電極および走査電
極に印加されると、その電圧は信号電極または走査電極
に最も近接しあるいは接続している諧調電極を経て、順
次これに直列的に静電容量を介して相互に結合した各諧
調電極に伝達され、これにより各諧調電極には段階的に
異なる電圧が生じる。そして、これにより各諧調電極と
これに対向する信号電極または走査電極との間に生じる
電界により、その画素の液晶が、印加電圧に応じた諧調
状態となるべく駆動される。そしてこのときの電圧が低
い諧調電極においても、隣接諧調電極間の静電容量を大
きく設定しておくことにより、十分な電荷が供給され、
したがって、強誘電性液晶等の自発分極を有する液晶の
場合でも、液晶分子の反転閾値Ｖｔｈ以上の印加電圧で
あれば、液晶分子が十分に駆動され、それにより確実な
諧調駆動が行われる。
【０００８】
【実施例】実施例１ 図１は本発明の第１の実施例に係る液晶表示装置の全体
図である。図に示すように、この装置は、コントローラ
４によって制御される走査線ドライバ３、補助信号線ド
ライブスイッチ５、および信号線ドライバ２により、パ
ネル部１１の走査電極２７（ＬB1〜ＬBm）、補助信号電
極３９（ＬC1〜ＬCn）、および信号電極３０（ＬS1〜Ｌ
Sn）がそれぞれドライブされるように構成される。各補
助信号電極３９と信号電極３０の間には諧調電極群６が
同一基板上に形成されている。走査電極２７は液晶を挟
んで対向する別の基板上に形成されており、走査電極２
７と諧調電極群６との間の電圧により液晶をドライブし
ている。液晶としてはＦＬＣ（強誘電性液晶）を用いて
いる。
図である。図に示すように、この装置は、コントローラ
４によって制御される走査線ドライバ３、補助信号線ド
ライブスイッチ５、および信号線ドライバ２により、パ
ネル部１１の走査電極２７（ＬB1〜ＬBm）、補助信号電
極３９（ＬC1〜ＬCn）、および信号電極３０（ＬS1〜Ｌ
Sn）がそれぞれドライブされるように構成される。各補
助信号電極３９と信号電極３０の間には諧調電極群６が
同一基板上に形成されている。走査電極２７は液晶を挟
んで対向する別の基板上に形成されており、走査電極２
７と諧調電極群６との間の電圧により液晶をドライブし
ている。液晶としてはＦＬＣ（強誘電性液晶）を用いて
いる。
【０００９】図２（ａ）はこの装置の１画素に相当する
部分の拡大平面図であり、図２（ｂ）は図２（ａ）のＢ
Ｂ′線断面図である。これらの図において、信号電極３
０と補助信号電極３９の間に諧調電極群６を構成する短
冊状の諧調電極パターン２８と３１が電気的に分離した
状態で上下交互に並んでいる。このパネル部は以下のプ
ロセスによって製造した。
部分の拡大平面図であり、図２（ｂ）は図２（ａ）のＢ
Ｂ′線断面図である。これらの図において、信号電極３
０と補助信号電極３９の間に諧調電極群６を構成する短
冊状の諧調電極パターン２８と３１が電気的に分離した
状態で上下交互に並んでいる。このパネル部は以下のプ
ロセスによって製造した。
【００１０】すなわちまず、ガラス基板２２上にスパ
ッタおよびフォトリソグラフィにて膜厚１０００ÅのＩ
ＴＯから成る諧調電極パターン２８を形成する。次に、
膜厚１０００Åの絶縁膜（ＳｉＯ2 ）２９を、スパッ
タにて成膜する。次に、スパッタおよびフォトリソグ
ラフィにて膜厚１０００ÅのＩＴＯから成る諧調電極パ
ターン３１を形成する。次に、蒸着およびフォトリソ
グラフィにて膜厚１０００ÅのＡｌから成る信号電極パ
ターン３０と補助信号電極パターン３９を形成する。そ
して配向膜３２をスピンコートおよび焼成し、ラビン
グ処理を施す。この配向膜としては東レ社製ＬＰ−６４
を使用した。
ッタおよびフォトリソグラフィにて膜厚１０００ÅのＩ
ＴＯから成る諧調電極パターン２８を形成する。次に、
膜厚１０００Åの絶縁膜（ＳｉＯ2 ）２９を、スパッ
タにて成膜する。次に、スパッタおよびフォトリソグ
ラフィにて膜厚１０００ÅのＩＴＯから成る諧調電極パ
ターン３１を形成する。次に、蒸着およびフォトリソ
グラフィにて膜厚１０００ÅのＡｌから成る信号電極パ
ターン３０と補助信号電極パターン３９を形成する。そ
して配向膜３２をスピンコートおよび焼成し、ラビン
グ処理を施す。この配向膜としては東レ社製ＬＰ−６４
を使用した。
【００１１】一方、ガラス基板２３上には、まず、ス
パッタおよびフォトリソグラフィにて膜厚１０００Åの
ＩＴＯから成る走査電極２７を形成する。そして、配
向膜２６をスピンコートおよび焼成し、ラビング処理を
施す。この配向膜としては上述と同様、東レ社製ＬＰ−
６４を使用した。また、この時のラビング方向は、セル
化した場合に前記のプロセスによる基板２２のラビン
グ方向に対して１０°交差する方向をとった。
パッタおよびフォトリソグラフィにて膜厚１０００Åの
ＩＴＯから成る走査電極２７を形成する。そして、配
向膜２６をスピンコートおよび焼成し、ラビング処理を
施す。この配向膜としては上述と同様、東レ社製ＬＰ−
６４を使用した。また、この時のラビング方向は、セル
化した場合に前記のプロセスによる基板２２のラビン
グ方向に対して１０°交差する方向をとった。
【００１２】次に、前記〜のプロセスを終えた基
板２２と〜のプロセスを終えた基板２３とをギャッ
プ剤を介して圧着することによりセル化する。そして、
液晶２１（ＦＬＣ）を注入して封止し、その後、偏光
板２４および２５を貼り付ける。なお、液晶２１として
は表１に示す物性のものを使用した。
板２２と〜のプロセスを終えた基板２３とをギャッ
プ剤を介して圧着することによりセル化する。そして、
液晶２１（ＦＬＣ）を注入して封止し、その後、偏光
板２４および２５を貼り付ける。なお、液晶２１として
は表１に示す物性のものを使用した。
【００１３】
【表１】
【００１４】ここで、上側の諧調電極パターン３１と下
側の諧調電極パターン２８は絶縁膜２９を介して重なり
部ｋを有しており、この部分の静電容量を介して隣り合
う諧調電極が結合している。信号電極パターン３０およ
び補助信号電極３９と諧調電極パターン３１との間の結
合も同様に、重なり部の静電容量を介している。
側の諧調電極パターン２８は絶縁膜２９を介して重なり
部ｋを有しており、この部分の静電容量を介して隣り合
う諧調電極が結合している。信号電極パターン３０およ
び補助信号電極３９と諧調電極パターン３１との間の結
合も同様に、重なり部の静電容量を介している。
【００１５】図３（ａ）は図１の装置における諧調電極
群６の別のセル構成例によるものの１画素に相当する部
分の拡大平面図であり、図３（ｂ）はそのＡＡ′線断面
図である。この構成では諧調電極群６を構成する諧調電
極３３が信号電極３０と補助信号電極３９の間を埋める
ようにガラス基板２２上に微小ギャップ３４を介しなが
ら並んでいる。これらの電極群の上には微小ギャップ３
４を埋める絶縁膜３８とその上に配向膜３２が形成され
ており、その他の構成は図２の構成例と同様である。こ
の場合には絶縁層３８で埋められた微小ギャップ３４が
隣り合う諧調電極３３間の静電容量を形成し、この静電
容量により各諧調電極３３間が結合されている。信号電
極３０および補助信号電極３９と諧調電極３３との間の
結合も同様である。
群６の別のセル構成例によるものの１画素に相当する部
分の拡大平面図であり、図３（ｂ）はそのＡＡ′線断面
図である。この構成では諧調電極群６を構成する諧調電
極３３が信号電極３０と補助信号電極３９の間を埋める
ようにガラス基板２２上に微小ギャップ３４を介しなが
ら並んでいる。これらの電極群の上には微小ギャップ３
４を埋める絶縁膜３８とその上に配向膜３２が形成され
ており、その他の構成は図２の構成例と同様である。こ
の場合には絶縁層３８で埋められた微小ギャップ３４が
隣り合う諧調電極３３間の静電容量を形成し、この静電
容量により各諧調電極３３間が結合されている。信号電
極３０および補助信号電極３９と諧調電極３３との間の
結合も同様である。
【００１６】諧調電極群６等の構成は図２または図３の
例のどちらでも良く、それらの１画素に相当する部分の
等価回路は図４のごとくになる。ここで、ＶS は信号電
圧、ＶC は補助信号電圧、ＶB は走査電圧を表し、Ｃ1
〜Ｃ14は各諧調電極間または諧調電極とそれに隣接する
信号電極３０および補助信号電極３９間の静電容量を表
し、ＣL1〜ＣL12 は液晶層を挟んだ各諧調電極と走査電
極２７間の静電容量を表し、ＶL1〜ＶL12 は各諧調電極
に印加される電圧を表している。
例のどちらでも良く、それらの１画素に相当する部分の
等価回路は図４のごとくになる。ここで、ＶS は信号電
圧、ＶC は補助信号電圧、ＶB は走査電圧を表し、Ｃ1
〜Ｃ14は各諧調電極間または諧調電極とそれに隣接する
信号電極３０および補助信号電極３９間の静電容量を表
し、ＣL1〜ＣL12 は液晶層を挟んだ各諧調電極と走査電
極２７間の静電容量を表し、ＶL1〜ＶL12 は各諧調電極
に印加される電圧を表している。
【００１７】ここで、容量ＣL1〜ＣL12 がすべて０．２
ＰＦ（諧調電極の大きさ＝２００μｍ×５０μｍ、かつ
液晶層の厚さ＝１．４μｍのＦＬＣセルの場合に相
当）、容量Ｃ1 〜Ｃ14がすべて１．０ＰＦ（図２の例に
おいて、重なり量ｋが１５μｍである場合に相当）であ
るとし、信号電極３０、補助信号電極３９、および走査
電極２７が０Ｖに保たれているところへ電圧ＶS の信号
パルスを印加すると、その瞬間、これら各種の容量分割
により、図５に示すような各諧調電極の電圧ＶL1〜Ｖ
L12 の電圧分布が発生する。従って各諧調電極上の液晶
層に段階的に異なる電圧パルスが印加される。よって、
ある信号電圧パルス印加に対して、液晶の閾値電圧Ｖth
よりも大きな電圧を生ずる１画素内のすべての諧調電極
上の液晶はその分子の向きが変わり光透過率が変調され
るため、１画素当たりの諧調電極の数に応じた段階的な
電圧−面積諧調表示が行われる。しかし図５から分かる
ように、この場合のＶL1〜ＶL12 の電圧分布はリニアで
はない。また、信号電極３０を中心として対称形となる
ため諧調数も１画素内の諧調電極の数（この場合１２
個）の半分になってしまう。
ＰＦ（諧調電極の大きさ＝２００μｍ×５０μｍ、かつ
液晶層の厚さ＝１．４μｍのＦＬＣセルの場合に相
当）、容量Ｃ1 〜Ｃ14がすべて１．０ＰＦ（図２の例に
おいて、重なり量ｋが１５μｍである場合に相当）であ
るとし、信号電極３０、補助信号電極３９、および走査
電極２７が０Ｖに保たれているところへ電圧ＶS の信号
パルスを印加すると、その瞬間、これら各種の容量分割
により、図５に示すような各諧調電極の電圧ＶL1〜Ｖ
L12 の電圧分布が発生する。従って各諧調電極上の液晶
層に段階的に異なる電圧パルスが印加される。よって、
ある信号電圧パルス印加に対して、液晶の閾値電圧Ｖth
よりも大きな電圧を生ずる１画素内のすべての諧調電極
上の液晶はその分子の向きが変わり光透過率が変調され
るため、１画素当たりの諧調電極の数に応じた段階的な
電圧−面積諧調表示が行われる。しかし図５から分かる
ように、この場合のＶL1〜ＶL12 の電圧分布はリニアで
はない。また、信号電極３０を中心として対称形となる
ため諧調数も１画素内の諧調電極の数（この場合１２
個）の半分になってしまう。
【００１８】図６は、これをさらに改良するため、容量
Ｃ1 〜Ｃ12の値をそれぞれ最適化することにより、電圧
ＶL1〜ＶL12 の分布が信号電極３０を中心に非対称形に
なるようにすると共にリニアリティをも得られるように
した例を示す。静電容量Ｃ1〜Ｃ12の最適化は図２の例
の場合には重なり量ｋの調整により、図３の例の場合に
は微小ギャップ３４の調整により行うことができる。こ
の場合には各諧調電極の電圧ＶL1〜ＶL12 がすべて異な
るため１２諧調表示が可能となる。ここで、信号パルス
電圧ＶS は０Ｖから７．５Ｖまで変化し、これに従って
ＶL1〜ＶL12 も図６中の矢印のごとく非対称性とリニア
リティを維持したまま変化する。図６中、ＶBRとＶBWは
それぞれリセット時と書込み時の走査電圧（走査電極２
７への印加電圧）を示しており、ＶR はリセット時の信
号電圧および補助信号電圧（信号電極３０および補助信
号電極３９へのリセット電圧）を示している。図中、破
線で示されるＶLRは、リセット時の各諧調電極の電圧を
表している。
Ｃ1 〜Ｃ12の値をそれぞれ最適化することにより、電圧
ＶL1〜ＶL12 の分布が信号電極３０を中心に非対称形に
なるようにすると共にリニアリティをも得られるように
した例を示す。静電容量Ｃ1〜Ｃ12の最適化は図２の例
の場合には重なり量ｋの調整により、図３の例の場合に
は微小ギャップ３４の調整により行うことができる。こ
の場合には各諧調電極の電圧ＶL1〜ＶL12 がすべて異な
るため１２諧調表示が可能となる。ここで、信号パルス
電圧ＶS は０Ｖから７．５Ｖまで変化し、これに従って
ＶL1〜ＶL12 も図６中の矢印のごとく非対称性とリニア
リティを維持したまま変化する。図６中、ＶBRとＶBWは
それぞれリセット時と書込み時の走査電圧（走査電極２
７への印加電圧）を示しており、ＶR はリセット時の信
号電圧および補助信号電圧（信号電極３０および補助信
号電極３９へのリセット電圧）を示している。図中、破
線で示されるＶLRは、リセット時の各諧調電極の電圧を
表している。
【００１９】図７は、この場合の信号パルス電圧ＶS と
液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示すグ
ラフであり、この図から、良好な諧調特性が得られるこ
とがわかる。
液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示すグ
ラフであり、この図から、良好な諧調特性が得られるこ
とがわかる。
【００２０】図８は、信号電極ＬS1、 補助信号電極ＬC1
とＬC2、および走査電極ＬB1にそれぞれ印加される電圧
波形ＬＳ１、ＬＣ１，２、およびＬＢ１、ならびに信号
電極ＬS1と走査電極ＬB1との交点に位置する画素部Ｐ11
（図１参照）の液晶に印加される電圧波形Ｐ１１を示
す。これらの電圧パルス幅はすべて１１０μｓである。
波形ＬＳ１とＬＣ１，２におけるリセット電圧パルスＶ
R と、波形ＬＢ１におけるリセット電圧パルスＶBRと
が、タイミング的に重なったところで画素Ｐ11の液晶
は、閾値Ｖthを越えた電圧パルスＶLR（図６参照）が印
加され、リセットされる。その直後、波形ＬＳ１におけ
る信号電圧パルスＶS と波形ＬＢ１における書込み電圧
パルスＶBWとが重なったところで、画素Ｐ11の液晶に電
圧パルスＶLW（前記ＶL1〜ＶL12 に相当）が印加され、
書込み（諧調表示）が行われる。また、１フレーム後の
次のリセットおよび書込みまでの間に他の走査ライン上
の画素への信号がクロストークにより本画素の液晶に掛
かって来るが、これらが閾値電圧Ｖth以下となるように
液晶の閾値電圧Ｖthを設定することによりその影響を回
避することができる。
とＬC2、および走査電極ＬB1にそれぞれ印加される電圧
波形ＬＳ１、ＬＣ１，２、およびＬＢ１、ならびに信号
電極ＬS1と走査電極ＬB1との交点に位置する画素部Ｐ11
（図１参照）の液晶に印加される電圧波形Ｐ１１を示
す。これらの電圧パルス幅はすべて１１０μｓである。
波形ＬＳ１とＬＣ１，２におけるリセット電圧パルスＶ
R と、波形ＬＢ１におけるリセット電圧パルスＶBRと
が、タイミング的に重なったところで画素Ｐ11の液晶
は、閾値Ｖthを越えた電圧パルスＶLR（図６参照）が印
加され、リセットされる。その直後、波形ＬＳ１におけ
る信号電圧パルスＶS と波形ＬＢ１における書込み電圧
パルスＶBWとが重なったところで、画素Ｐ11の液晶に電
圧パルスＶLW（前記ＶL1〜ＶL12 に相当）が印加され、
書込み（諧調表示）が行われる。また、１フレーム後の
次のリセットおよび書込みまでの間に他の走査ライン上
の画素への信号がクロストークにより本画素の液晶に掛
かって来るが、これらが閾値電圧Ｖth以下となるように
液晶の閾値電圧Ｖthを設定することによりその影響を回
避することができる。
【００２１】そして本例においては前述のごとく、容量
Ｃ1 〜Ｃ14≫ＣL1〜ＣL12 の関係が取られており、また
構成上そうすることが容易なため、容量Ｃ1 〜Ｃ14から
ＦＬＣの自発分極Ｐｓの反転に必要な電荷量が容量ＣL1
〜ＣL12 に十分供給され、良好なＦＬＣのドライブが行
われる。
Ｃ1 〜Ｃ14≫ＣL1〜ＣL12 の関係が取られており、また
構成上そうすることが容易なため、容量Ｃ1 〜Ｃ14から
ＦＬＣの自発分極Ｐｓの反転に必要な電荷量が容量ＣL1
〜ＣL12 に十分供給され、良好なＦＬＣのドライブが行
われる。
【００２２】なお、本例では絶縁膜２９および３８を構
成する材料としてＳｉＯ2 を用いたが、これに限定され
ず、容量Ｃ1 〜Ｃ14をより大きくすべくＳｉ3 Ｎ4 、Ｔ
ａ2Ｏ5 等の、より誘電率の高いものの使用が好まし
い。また、上下基板間の電気的ショートを防止すべく前
記パネル製造プロセスおよびの配向膜形成前にスパ
ッタ等にてＴａ2 Ｏ5 、ＳｉＯ2 等の絶縁膜（パッシベ
ーション）を基板全面に形成することが好ましい。この
絶縁膜材料とパッシベーションのことは、次の実施例に
ついても同様に当てはまる。
成する材料としてＳｉＯ2 を用いたが、これに限定され
ず、容量Ｃ1 〜Ｃ14をより大きくすべくＳｉ3 Ｎ4 、Ｔ
ａ2Ｏ5 等の、より誘電率の高いものの使用が好まし
い。また、上下基板間の電気的ショートを防止すべく前
記パネル製造プロセスおよびの配向膜形成前にスパ
ッタ等にてＴａ2 Ｏ5 、ＳｉＯ2 等の絶縁膜（パッシベ
ーション）を基板全面に形成することが好ましい。この
絶縁膜材料とパッシベーションのことは、次の実施例に
ついても同様に当てはまる。
【００２３】実施例２ 図９は第２の実施例に係る液晶表示装置の全体図であ
る。図に示すように、この装置は、コントローラ４によ
って制御される走査線ドライバ３、および信号線ドライ
バ２により、パネル部１１の走査電極２７（ＬB1〜
ＬBm）、および信号電極３０（ＬS1〜ＬSn）がそれぞれ
ドライブされるように構成される。各走査電極２７間に
は諧調電極群６が同一基板上に形成されている。信号電
極３０は液晶を挟んで対向する別の基板上に形成されて
おり、信号電極３０と諧調電極群６との間の電圧により
液晶をドライブしている。本例は、諧調電極群６が走査
電極２７間に電気的に分離した状態で並んでいる点が実
施例１と特に異なり、他のセル構成および製法は実施例
１と同様である。液晶としては、同様にＦＬＣを用いて
いる。
る。図に示すように、この装置は、コントローラ４によ
って制御される走査線ドライバ３、および信号線ドライ
バ２により、パネル部１１の走査電極２７（ＬB1〜
ＬBm）、および信号電極３０（ＬS1〜ＬSn）がそれぞれ
ドライブされるように構成される。各走査電極２７間に
は諧調電極群６が同一基板上に形成されている。信号電
極３０は液晶を挟んで対向する別の基板上に形成されて
おり、信号電極３０と諧調電極群６との間の電圧により
液晶をドライブしている。本例は、諧調電極群６が走査
電極２７間に電気的に分離した状態で並んでいる点が実
施例１と特に異なり、他のセル構成および製法は実施例
１と同様である。液晶としては、同様にＦＬＣを用いて
いる。
【００２４】図１０は、選択画素の選択時における１画
素の諧調電極群６の各電極の電圧分布を示す。ただしこ
こでは、隣接する２つの走査電極２７に挟まれた諧調電
極群６を１画素に対応させている。例えば、図９におけ
る走査電極ＬB2とＬB3に挟まれ、信号電極ＬS1を対向電
極とする諧調電極群６部分が１つの画素Ｐ12に対応す
る。また画素を挟む２つの走査電極２７のうち片方が０
Ｖもう一方が−６Ｖ（ＶBW）の時、その画素および画素
ラインが選択される。この時、その画素の各諧調電極の
電圧は、図１０の電圧値ＶL1〜ＶL5に示されるように、
ステップ状に変化した分布に容量分割される。
素の諧調電極群６の各電極の電圧分布を示す。ただしこ
こでは、隣接する２つの走査電極２７に挟まれた諧調電
極群６を１画素に対応させている。例えば、図９におけ
る走査電極ＬB2とＬB3に挟まれ、信号電極ＬS1を対向電
極とする諧調電極群６部分が１つの画素Ｐ12に対応す
る。また画素を挟む２つの走査電極２７のうち片方が０
Ｖもう一方が−６Ｖ（ＶBW）の時、その画素および画素
ラインが選択される。この時、その画素の各諧調電極の
電圧は、図１０の電圧値ＶL1〜ＶL5に示されるように、
ステップ状に変化した分布に容量分割される。
【００２５】一方、信号電極３０には、図１０に示すよ
うな、諧調に応じた種々のレベルの信号電圧ＶS が印加
される。従って信号電圧ＶS と電圧ＶL1〜ＶL5間の電圧
差が液晶の閾値電圧Ｖthを越える諧調電極上の液晶がそ
の分子の向きを変え、それにより光透過率の変調が行わ
れるため、１画素当たりの諧調電極の数（本例の場合５
諧調）に応じた段階的な電圧−面積諧調表示が行われ
る。また、特に本例の場合、諧調電極の電圧分布は信号
電圧ＶS のレベル如何に拘らず一定であるため、前例
（図７）に比較してより直線的なＶ−Ｔカーブが得られ
る。
うな、諧調に応じた種々のレベルの信号電圧ＶS が印加
される。従って信号電圧ＶS と電圧ＶL1〜ＶL5間の電圧
差が液晶の閾値電圧Ｖthを越える諧調電極上の液晶がそ
の分子の向きを変え、それにより光透過率の変調が行わ
れるため、１画素当たりの諧調電極の数（本例の場合５
諧調）に応じた段階的な電圧−面積諧調表示が行われ
る。また、特に本例の場合、諧調電極の電圧分布は信号
電圧ＶS のレベル如何に拘らず一定であるため、前例
（図７）に比較してより直線的なＶ−Ｔカーブが得られ
る。
【００２６】図１１は本例における信号電極ＬS1、走査
電極ＬB2および走査電極ＬB3にそれぞれ印加される電圧
波形ＬＳ１、ＬＢ２およびＬＢ３、ならびに、信号電極
ＬS1と走査電極ＬB2，ＬB3との交点に位置する画素部Ｐ
12（図９参照）の液晶に印加される電圧波形を示す。こ
れらの電圧パルス幅はすべて１１０μｓである。波形Ｌ
Ｓ１におけるリセット電圧パルスＶR と、波形ＬＢ３へ
のリセット走査電圧パルスＶBWとがタイミング的に重な
ったところで画素Ｐ12の液晶に閾値電圧Ｖthを越えた電
圧パルスＶLR2 が印加され、液晶がリセットされる。そ
の直後、波形ＬＳ１における信号電圧パルスＶS と波形
ＬＢ３における書込み走査電圧パルスＶBWが重なったと
ころで画素Ｐ12の液晶に電圧ＶLW2 （前記ＶL1〜ＶL5に
相当）のパルス電圧が印加され、書込み（諧調表示）が
行われる。また、１フレーム後の次のリセットおよび書
込みまでの間に他の走査ライン上の画素への信号がクロ
ストークにより本画素の液晶に掛かって来るが、これら
が閾値電圧Ｖth以下となるように液晶の閾値電圧Ｖthを
設定することによりその影響を回避することができる。
電極ＬB2および走査電極ＬB3にそれぞれ印加される電圧
波形ＬＳ１、ＬＢ２およびＬＢ３、ならびに、信号電極
ＬS1と走査電極ＬB2，ＬB3との交点に位置する画素部Ｐ
12（図９参照）の液晶に印加される電圧波形を示す。こ
れらの電圧パルス幅はすべて１１０μｓである。波形Ｌ
Ｓ１におけるリセット電圧パルスＶR と、波形ＬＢ３へ
のリセット走査電圧パルスＶBWとがタイミング的に重な
ったところで画素Ｐ12の液晶に閾値電圧Ｖthを越えた電
圧パルスＶLR2 が印加され、液晶がリセットされる。そ
の直後、波形ＬＳ１における信号電圧パルスＶS と波形
ＬＢ３における書込み走査電圧パルスＶBWが重なったと
ころで画素Ｐ12の液晶に電圧ＶLW2 （前記ＶL1〜ＶL5に
相当）のパルス電圧が印加され、書込み（諧調表示）が
行われる。また、１フレーム後の次のリセットおよび書
込みまでの間に他の走査ライン上の画素への信号がクロ
ストークにより本画素の液晶に掛かって来るが、これら
が閾値電圧Ｖth以下となるように液晶の閾値電圧Ｖthを
設定することによりその影響を回避することができる。
【００２７】しかし、１つ前の走査ライン上の画素への
リセットおよび書込み信号（図中ＶLR1 およびＶLW1 ）
が閾値Ｖthを越えて入って来るが、これはその直後に本
来のリセットおよび書込みが行われるため問題とはなら
ない。
リセットおよび書込み信号（図中ＶLR1 およびＶLW1 ）
が閾値Ｖthを越えて入って来るが、これはその直後に本
来のリセットおよび書込みが行われるため問題とはなら
ない。
【００２８】また、本例においては、実施例１と同様に
スムーズなＦＬＣのドライブが可能であると共に補助信
号電極が不要であり、よりシンプルな電極構成となる。
スムーズなＦＬＣのドライブが可能であると共に補助信
号電極が不要であり、よりシンプルな電極構成となる。
【００２９】実施例３ 図１２は、第３の実施例に係る液晶表示装置の全体図で
ある。ここでは、コントローラ４に制御された走査線ド
ライバ３と信号線ドライバ２によりパネル部１１の走査
電極２７（ＬB1〜ＬBm）および信号電極３０（ＬS1〜Ｌ
Sn）がそれぞれドライブされる。各信号電極３０の間に
は諧調電極群６が同一基板上に形成されている。走査電
極２７は液晶を挟んで対向する別の基板上に形成されて
おり、走査電極２７と諧調電極群６との間の電圧により
液晶をドライブしている。液晶としては前例と同様のＦ
ＬＣを用いている。
ある。ここでは、コントローラ４に制御された走査線ド
ライバ３と信号線ドライバ２によりパネル部１１の走査
電極２７（ＬB1〜ＬBm）および信号電極３０（ＬS1〜Ｌ
Sn）がそれぞれドライブされる。各信号電極３０の間に
は諧調電極群６が同一基板上に形成されている。走査電
極２７は液晶を挟んで対向する別の基板上に形成されて
おり、走査電極２７と諧調電極群６との間の電圧により
液晶をドライブしている。液晶としては前例と同様のＦ
ＬＣを用いている。
【００３０】図１３（ａ）はこの装置の１画素に相当す
る部分の拡大平面図であり、図１３（ｂ）はそのＣＣ′
線断面図である。これらの図に示すように、隣接する信
号電極３０間に諧調電極群６を構成する短冊状の諧調電
極４１および４２が電気的に分離した状態で上下交互に
並んでいる。これらパネル部の製造については実施例１
と同様のプロセスによって行ったが、１つの画素を形成
する諧調電極群６の中の１つは信号電極３０と電気的か
つ物理的にコンタクトしている。各隣接諧調電極間には
相互に重なり合った重り部Ｋ１〜Ｋ４を有しており、こ
の部分の静電容量を介して各隣接諧調電極が結合してい
る。重り部Ｋ１〜Ｋ４の幅ｋ１、ｋ２、ｋ３およびｋ４
はｋ１＞ｋ２＞ｋ３＞ｋ４の関係になっている。また、
諧調電極がコンタクトしない隣の信号電極３０との関係
については、それに最も近い諧調電極との間で若干の静
電容量が存在するが実効上無視できる距離ｄが保たれて
いる。
る部分の拡大平面図であり、図１３（ｂ）はそのＣＣ′
線断面図である。これらの図に示すように、隣接する信
号電極３０間に諧調電極群６を構成する短冊状の諧調電
極４１および４２が電気的に分離した状態で上下交互に
並んでいる。これらパネル部の製造については実施例１
と同様のプロセスによって行ったが、１つの画素を形成
する諧調電極群６の中の１つは信号電極３０と電気的か
つ物理的にコンタクトしている。各隣接諧調電極間には
相互に重なり合った重り部Ｋ１〜Ｋ４を有しており、こ
の部分の静電容量を介して各隣接諧調電極が結合してい
る。重り部Ｋ１〜Ｋ４の幅ｋ１、ｋ２、ｋ３およびｋ４
はｋ１＞ｋ２＞ｋ３＞ｋ４の関係になっている。また、
諧調電極がコンタクトしない隣の信号電極３０との関係
については、それに最も近い諧調電極との間で若干の静
電容量が存在するが実効上無視できる距離ｄが保たれて
いる。
【００３１】図１４は本例の１画素に相当する部分の等
価回路を示している。ここで、Ｃ1〜Ｃ4 は諧調電極間
の静電容量、ＣL1〜ＣL5は液晶層を挟んだ各諧調電極と
走査電極２７との静電容量を、ＶS1〜ＶS5は各諧調電極
に印加される電圧を表している。
価回路を示している。ここで、Ｃ1〜Ｃ4 は諧調電極間
の静電容量、ＣL1〜ＣL5は液晶層を挟んだ各諧調電極と
走査電極２７との静電容量を、ＶS1〜ＶS5は各諧調電極
に印加される電圧を表している。
【００３２】図１５は、ある画素の選択時における各諧
調電極の電圧分布を示す。その時、走査電極２７はＶBW
になり、信号電極３０には任意の信号電圧ＶS が印加さ
れ、各諧調電極の電圧は図中のＶS1〜ＶS5に示すよう
に、ステップ状に変化した分布に容量分割される。ここ
で、信号電極３０とコンタクトしている諧調電極の電圧
ＶS1は、信号電圧ＶS に等しくなる。また、電圧ＶS1〜
ＶS5のステップ状変化はリニアになっており、図１４の
等価回路における容量Ｃ1 〜Ｃ4 の値はそのために最適
化されている。その結果、上述したように容量Ｃ1 〜Ｃ
4 を形成する諧調電極間の重り部Ｋ１〜Ｋ４の大きさは
それぞれ異なっている。また、諧調に応じた種々のレベ
ルの信号電圧ＶS が印加されるに従ってこのＶS1〜ＶS5
の電圧が図１５中に示すごとく変化し、それに従って走
査電極電圧ＶBWとの電圧差が液晶の閾値電圧Ｖthを越え
る諧調電極数が変化するため、１画素当たりの諧調電極
の数（本例の場合５諧調）に応じた段階的な電圧−面積
諧調表示が行なわれる。
調電極の電圧分布を示す。その時、走査電極２７はＶBW
になり、信号電極３０には任意の信号電圧ＶS が印加さ
れ、各諧調電極の電圧は図中のＶS1〜ＶS5に示すよう
に、ステップ状に変化した分布に容量分割される。ここ
で、信号電極３０とコンタクトしている諧調電極の電圧
ＶS1は、信号電圧ＶS に等しくなる。また、電圧ＶS1〜
ＶS5のステップ状変化はリニアになっており、図１４の
等価回路における容量Ｃ1 〜Ｃ4 の値はそのために最適
化されている。その結果、上述したように容量Ｃ1 〜Ｃ
4 を形成する諧調電極間の重り部Ｋ１〜Ｋ４の大きさは
それぞれ異なっている。また、諧調に応じた種々のレベ
ルの信号電圧ＶS が印加されるに従ってこのＶS1〜ＶS5
の電圧が図１５中に示すごとく変化し、それに従って走
査電極電圧ＶBWとの電圧差が液晶の閾値電圧Ｖthを越え
る諧調電極数が変化するため、１画素当たりの諧調電極
の数（本例の場合５諧調）に応じた段階的な電圧−面積
諧調表示が行なわれる。
【００３３】図１６は本例における信号電極ＬS1および
走査電極ＬB1にそれぞれ印加される電圧波形ＬＳ１およ
びＬＢ１、ならびに信号電極ＬS1と走査電極ＬB1との交
点に位置する画素部Ｐ11（図１２参照）の液晶に印加さ
れる電圧波形Ｐ１１を表している。これらの電圧パルス
幅はすべて１１０μｓである。信号電極ＬS1のリセット
電圧パルスＶR と走査電極ＬB1へのリセット走査電圧パ
ルスＶBRがタイミング的に重なったところで画素Ｐ11の
液晶に閾値電圧Ｖthを越えた電圧パルスＶLRが印加さ
れ、液晶がリセットされる。その直後、信号電極ＬS1へ
の信号電圧パルスＶS と走査電極ＬB1への書込み走査電
圧パルスＶBWが重なったところで画素Ｐ11の液晶に電圧
パルスＶLW（前記ＶS1〜ＶS5に相当）が印加され、書込
み（諧調表示）が行なわれる。また、１フレーム後の次
のリセットおよび書込みまでの間に他の走査ライン上の
画素への信号がクロストークにより画素Ｐ11の液晶に掛
かって来るが、これらが閾値電圧Ｖth以下となるように
液晶の閾値電圧Ｖthを設定することにより、その影響を
回避することができる。また、本例においては前例と同
様にスムーズなＦＬＣのドライブが可能で、かつよりシ
ンプルな電極構成となると共に各電極の駆動波形もより
シンプルになる。
走査電極ＬB1にそれぞれ印加される電圧波形ＬＳ１およ
びＬＢ１、ならびに信号電極ＬS1と走査電極ＬB1との交
点に位置する画素部Ｐ11（図１２参照）の液晶に印加さ
れる電圧波形Ｐ１１を表している。これらの電圧パルス
幅はすべて１１０μｓである。信号電極ＬS1のリセット
電圧パルスＶR と走査電極ＬB1へのリセット走査電圧パ
ルスＶBRがタイミング的に重なったところで画素Ｐ11の
液晶に閾値電圧Ｖthを越えた電圧パルスＶLRが印加さ
れ、液晶がリセットされる。その直後、信号電極ＬS1へ
の信号電圧パルスＶS と走査電極ＬB1への書込み走査電
圧パルスＶBWが重なったところで画素Ｐ11の液晶に電圧
パルスＶLW（前記ＶS1〜ＶS5に相当）が印加され、書込
み（諧調表示）が行なわれる。また、１フレーム後の次
のリセットおよび書込みまでの間に他の走査ライン上の
画素への信号がクロストークにより画素Ｐ11の液晶に掛
かって来るが、これらが閾値電圧Ｖth以下となるように
液晶の閾値電圧Ｖthを設定することにより、その影響を
回避することができる。また、本例においては前例と同
様にスムーズなＦＬＣのドライブが可能で、かつよりシ
ンプルな電極構成となると共に各電極の駆動波形もより
シンプルになる。
【００３４】実施例４ 図１７は第４の実施例に係る液晶表示装置の全体図であ
る。ここでは、コントローラ４に制御された走査線ドラ
イバ３と信号線ドライバ２によりパネル部１１の走査電
極２７（ＬB1〜ＬBm）および信号電極３０（ＬS1〜
ＬSn）がそれぞれドライブされる。各走査電極２７間に
は諧調電極群６が同一基板上に形成されている。信号電
極３０は液晶を挟んで対抗する別の基板上に形成されて
おり、この信号電極３０と諧調電極との間の電圧により
液晶をドライブしている。本例は諧調電極群６の各諧調
電極が走査電極２７間に電気的に分離した状態で並んで
いる点が実施例３とは特に異なる点であり、セル構成お
よび製法は実施例１と同様である。また、液晶としては
実施例１と同様のＦＬＣを用いている。
る。ここでは、コントローラ４に制御された走査線ドラ
イバ３と信号線ドライバ２によりパネル部１１の走査電
極２７（ＬB1〜ＬBm）および信号電極３０（ＬS1〜
ＬSn）がそれぞれドライブされる。各走査電極２７間に
は諧調電極群６が同一基板上に形成されている。信号電
極３０は液晶を挟んで対抗する別の基板上に形成されて
おり、この信号電極３０と諧調電極との間の電圧により
液晶をドライブしている。本例は諧調電極群６の各諧調
電極が走査電極２７間に電気的に分離した状態で並んで
いる点が実施例３とは特に異なる点であり、セル構成お
よび製法は実施例１と同様である。また、液晶としては
実施例１と同様のＦＬＣを用いている。
【００３５】図１８はこの装置の１画素に相当する部分
の等価回路を示している。ここで、Ｃ1 〜Ｃ4 は隣接諧
調電極間の静電容量、ＣL1〜ＣL5は液晶層を挟んだ各諧
調電極と信号電極３０との静電容量を、ＶB1〜ＶB5は各
諧調電極に印加される電圧を示す。図１９は、ある画素
の選択時における各諧調電極の電圧分布を示す。その
時、走査電極２７は実施例３と同様にＶBWになり、この
時、各諧調電極の電圧ＶB1〜ＶB5は図１９に示すように
ステップ状に変化した分布に容量分割される。
の等価回路を示している。ここで、Ｃ1 〜Ｃ4 は隣接諧
調電極間の静電容量、ＣL1〜ＣL5は液晶層を挟んだ各諧
調電極と信号電極３０との静電容量を、ＶB1〜ＶB5は各
諧調電極に印加される電圧を示す。図１９は、ある画素
の選択時における各諧調電極の電圧分布を示す。その
時、走査電極２７は実施例３と同様にＶBWになり、この
時、各諧調電極の電圧ＶB1〜ＶB5は図１９に示すように
ステップ状に変化した分布に容量分割される。
【００３６】一方、信号電極３０には図１９に示すよう
に、諧調に応じた種々のレベルの信号電圧ＶS が印加さ
れる。ただしこの時、諧調電極の電圧ＶB1〜ＶB5も図１
９に示されているように変化する。そしてこの信号電圧
ＶS と諧調電極の電圧ＶB1〜ＶB5の間の電圧差が液晶の
閾値電圧Ｖthを越える諧調電極上の液晶はその分子の向
きを変え、これにより光透過率の変調が行われるため、
実施例３と同様に１画素当たりの諧調電極の数（本例の
場合５諧調）に応じた段階的な電圧−面積諧調表示が行
なわれる。また、各電極および画素部液晶にかかる電圧
波形およびパルス幅は実施例３と同様になり各種電極構
造がシンプルになるという特徴も実施例３と同様であ
る。
に、諧調に応じた種々のレベルの信号電圧ＶS が印加さ
れる。ただしこの時、諧調電極の電圧ＶB1〜ＶB5も図１
９に示されているように変化する。そしてこの信号電圧
ＶS と諧調電極の電圧ＶB1〜ＶB5の間の電圧差が液晶の
閾値電圧Ｖthを越える諧調電極上の液晶はその分子の向
きを変え、これにより光透過率の変調が行われるため、
実施例３と同様に１画素当たりの諧調電極の数（本例の
場合５諧調）に応じた段階的な電圧−面積諧調表示が行
なわれる。また、各電極および画素部液晶にかかる電圧
波形およびパルス幅は実施例３と同様になり各種電極構
造がシンプルになるという特徴も実施例３と同様であ
る。
【００３７】
【発明の効果】以上説明したように本発明によれば、Ｆ
ＬＣ等のような自発分極Ｐｓを有する液晶についても容
量分割を利用した諧調表示が行えるようになる。
ＬＣ等のような自発分極Ｐｓを有する液晶についても容
量分割を利用した諧調表示が行えるようになる。
【図１】 本発明の第１実施例に係る液晶表示装置の全
体平面図である。
体平面図である。
【図２】 図１の装置の１画素に相当する部分の拡大平
面図および断面図である。
面図および断面図である。
【図３】 図１の装置における諧調電極群の別のセル構
成例によるものの１画素に相当する部分の拡大平面図お
よび断面図である。
成例によるものの１画素に相当する部分の拡大平面図お
よび断面図である。
【図４】 図１の装置の１画素に相当する部分の等価回
路図である。
路図である。
【図５】 図１の装置の諧調電極における電圧分布図で
ある。
ある。
【図６】 図１の装置の諧調電極における他の電圧分布
図である。
図である。
【図７】 図１の装置における信号パルス電圧ＶS に対
する液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示
すグラフである。
する液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示
すグラフである。
【図８】 図１の装置の各電極に印加される電圧の波形
図である。
図である。
【図９】 本発明の第２実施例に係る液晶表示装置の全
体平面図である。
体平面図である。
【図１０】 図９の装置における１画素の諧調電極の電
圧分布図である。
圧分布図である。
【図１１】 図９の装置の各電極に印加される電圧の波
形図である。
形図である。
【図１２】 本発明の第３の実施例に係る液晶表示装置
の全体的な平面図である。
の全体的な平面図である。
【図１３】 図１２の装置の１画素に相当する部分の拡
大平面図および断面図である。
大平面図および断面図である。
【図１４】 図１２の装置の１画素に相当する部分の等
価回路図である。
価回路図である。
【図１５】 図１２の装置のある画素の選択時における
各諧調電極の電圧分布図である。
各諧調電極の電圧分布図である。
【図１６】 図１２の装置の各電極に印加される電圧の
波形図である。
波形図である。
【図１７】 本発明の第４の実施例に係る液晶表示装置
の全体的な平面図である。
の全体的な平面図である。
【図１８】 図１７の装置の１画素に相当する部分の等
価回路図である。
価回路図である。
【図１９】 図１７の装置におけるある画素の選択時に
おける各諧調電極の電圧分布図である。
おける各諧調電極の電圧分布図である。
【図２０】 従来例に係る液晶表示装置の断面構造図お
よび等価回路図である。
よび等価回路図である。
２：信号線ドライバ、３：走査線ドライバ、４：コント
ローラ、５：補助信号線ドライブスイッチ、６：諧調電
極群、１１：パネル部、２１：液晶、２２，２３：ガラ
ス基板、２４，２５：偏光板、２６，３２：配向膜、２
７：走査電極、２９，３８：絶縁膜、２８，３１，３
３：諧調電極、３０：信号電極、３９：補助信号電極、
３４：微小ギャップ
ローラ、５：補助信号線ドライブスイッチ、６：諧調電
極群、１１：パネル部、２１：液晶、２２，２３：ガラ
ス基板、２４，２５：偏光板、２６，３２：配向膜、２
７：走査電極、２９，３８：絶縁膜、２８，３１，３
３：諧調電極、３０：信号電極、３９：補助信号電極、
３４：微小ギャップ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 液晶装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＳＴＮ等のＶ−Ｔカーブ
の急峻な閾値特性を有する液晶またはＦＬＣ（強誘電性
液晶）等のメモリ性を有する液晶を用いると共に、印加
電圧の容量分割を利用して階調表示を行う液晶表示装置
に関するものである。
の急峻な閾値特性を有する液晶またはＦＬＣ（強誘電性
液晶）等のメモリ性を有する液晶を用いると共に、印加
電圧の容量分割を利用して階調表示を行う液晶表示装置
に関するものである。
【０００２】
【従来の技術】この種の階調表示装置については既に特
開昭６３−３１６０２５号公報に開示されている。図２
０（ａ），（ｂ）にその断面構造と等価回路を示す。こ
こでは信号電極５２と走査電極５１の間の１画素内に電
気的に分離した複数の中間電極５６を設け、中間電極５
６のそれぞれが信号電極５２との間で形成する静電容量
Ｃ１〜Ｃ５と、中間電極５６が液晶２１を挟んで走査電
極５１との間に形成する静電容量ＣＬ１〜ＣＬ５との比
率が段階的に異なるようにすることにより、信号電極５
２と走査電極５１との間に印加される表示電圧パルスを
この比率で容量分割し、各中間電極５６下の液晶層に段
階的に異なる電圧パルスを印加するようにしている。従
って、ある表示電圧パルス印加に対して、液晶２１の閾
値電圧Ｖｔｈよりも大きな電圧を生ずる１画素内のすべ
ての中間電極５６下の液晶はその分子の向きを変え、こ
れにより光透過率の変調が行われるため、１画素当たり
の中間電極５６の数に応じた段階的な電圧−面積階調表
示が行われる。
開昭６３−３１６０２５号公報に開示されている。図２
０（ａ），（ｂ）にその断面構造と等価回路を示す。こ
こでは信号電極５２と走査電極５１の間の１画素内に電
気的に分離した複数の中間電極５６を設け、中間電極５
６のそれぞれが信号電極５２との間で形成する静電容量
Ｃ１〜Ｃ５と、中間電極５６が液晶２１を挟んで走査電
極５１との間に形成する静電容量ＣＬ１〜ＣＬ５との比
率が段階的に異なるようにすることにより、信号電極５
２と走査電極５１との間に印加される表示電圧パルスを
この比率で容量分割し、各中間電極５６下の液晶層に段
階的に異なる電圧パルスを印加するようにしている。従
って、ある表示電圧パルス印加に対して、液晶２１の閾
値電圧Ｖｔｈよりも大きな電圧を生ずる１画素内のすべ
ての中間電極５６下の液晶はその分子の向きを変え、こ
れにより光透過率の変調が行われるため、１画素当たり
の中間電極５６の数に応じた段階的な電圧−面積階調表
示が行われる。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
例では、上記静電容量比率が低い中間電極つまり液晶２
１層にかかる分割電圧が低い中間電極５６においては、
中間電極５６と信号電極５２の間の静電容量が、液晶２
１層を挟む中間電極５６と走査電極５１の間の静電容量
よりもかなり小さくなる。従って液晶２１にＦＬＣ等の
自発分極Ｐｓを持つものを用いた場合には、自発分極Ｐ
ｓの反転に必要な電荷量が中間電極５６と信号電極５２
の間の小さな静電容量からは十分に供給されないため、
たとえ液晶２１層に閾値電圧Ｖｔｈ以上の電圧がかかっ
ても液晶分子が十分に動けないという欠点がある。
例では、上記静電容量比率が低い中間電極つまり液晶２
１層にかかる分割電圧が低い中間電極５６においては、
中間電極５６と信号電極５２の間の静電容量が、液晶２
１層を挟む中間電極５６と走査電極５１の間の静電容量
よりもかなり小さくなる。従って液晶２１にＦＬＣ等の
自発分極Ｐｓを持つものを用いた場合には、自発分極Ｐ
ｓの反転に必要な電荷量が中間電極５６と信号電極５２
の間の小さな静電容量からは十分に供給されないため、
たとえ液晶２１層に閾値電圧Ｖｔｈ以上の電圧がかかっ
ても液晶分子が十分に動けないという欠点がある。
【０００４】本発明の目的は、この従来技術の問題点に
鑑み、液晶表示装置において、ＦＬＣ等の自発分極Ｐｓ
を有する液晶を用いた場合でも、容量分割を利用した階
調表示が行なえるようにすることにある。
鑑み、液晶表示装置において、ＦＬＣ等の自発分極Ｐｓ
を有する液晶を用いた場合でも、容量分割を利用した階
調表示が行なえるようにすることにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
本発明では、複数の信号電極、これに対向する複数の走
査電極、これら信号電極および走査電極間に配置された
液晶、および、各信号電極または走査電極の電圧に応じ
た相互に異なる複数の段階的電圧を、各信号電極と走査
電極との交差部毎に形成される各画素の液晶に印加する
複数の階調電極を備え、液晶を挟む信号電極または走査
電極とそれらに対向する階調電極との間に印加する電圧
により液晶を駆動してマトリックス表示を行う液晶表示
装置において、複数の画素電極は、信号電極または走査
電極とほぼ同一平面上に存在し、相互に電気的に絶縁さ
れかつ所定の静電容量を介して結合しており、それによ
り前記段階的電圧を印加する用にしている。
本発明では、複数の信号電極、これに対向する複数の走
査電極、これら信号電極および走査電極間に配置された
液晶、および、各信号電極または走査電極の電圧に応じ
た相互に異なる複数の段階的電圧を、各信号電極と走査
電極との交差部毎に形成される各画素の液晶に印加する
複数の階調電極を備え、液晶を挟む信号電極または走査
電極とそれらに対向する階調電極との間に印加する電圧
により液晶を駆動してマトリックス表示を行う液晶表示
装置において、複数の画素電極は、信号電極または走査
電極とほぼ同一平面上に存在し、相互に電気的に絶縁さ
れかつ所定の静電容量を介して結合しており、それによ
り前記段階的電圧を印加する用にしている。
【０００６】ここで、複数の補助信号電極をさらに備
え、階調電極は、隣接する信号電極と補助信号電極との
間に配置し、これら電極間の電位差を前記静電容量で分
割して前記段階的電圧を印加するようにしてもよい。ま
た、１つの画素に対応する各階調電極において、隣り合
う階調電極間の静電容量は、各階調電極とそれらに液晶
層を介して対向する信号電極または走査電極との間の静
電容量よりも大きいのが好ましい。また、１つの画素に
対応する各階調電極において、隣り合う階調電極間の静
電容量はそれぞれ異なり、それにより１つの画素の書込
み時に画素内の各階調電極とそれらに液晶層を介して対
向する信号電極または走査電極との間の電圧が各階調電
極について直線的な分布になるように隣り合う各階調電
極間の静電容量を変化させるようにしてもよい。さら
に、隣り合う階調電極は、絶縁膜を介して１部重なって
おり、あるいは微小ギャップを介して同一平面上に形成
するようにしてもよい。
え、階調電極は、隣接する信号電極と補助信号電極との
間に配置し、これら電極間の電位差を前記静電容量で分
割して前記段階的電圧を印加するようにしてもよい。ま
た、１つの画素に対応する各階調電極において、隣り合
う階調電極間の静電容量は、各階調電極とそれらに液晶
層を介して対向する信号電極または走査電極との間の静
電容量よりも大きいのが好ましい。また、１つの画素に
対応する各階調電極において、隣り合う階調電極間の静
電容量はそれぞれ異なり、それにより１つの画素の書込
み時に画素内の各階調電極とそれらに液晶層を介して対
向する信号電極または走査電極との間の電圧が各階調電
極について直線的な分布になるように隣り合う各階調電
極間の静電容量を変化させるようにしてもよい。さら
に、隣り合う階調電極は、絶縁膜を介して１部重なって
おり、あるいは微小ギャップを介して同一平面上に形成
するようにしてもよい。
【０００７】
【作用】この構成において、書込み信号電圧および選択
信号電圧が、ある画素に対応する信号電極および走査電
極に印加されると、その電圧は信号電極または走査電極
に最も近接しあるいは接続している階調電極を経て、順
次これに直列的に静電容量を介して相互に結合した各階
調電極に伝達され、これにより各階調電極には段階的に
異なる電圧が生じる。そして、これにより各階調電極と
これに対向する信号電極または走査電極との間に生じる
電界により、その画素の液晶が、印加電圧に応じた階調
状態となるべく駆動される。そしてこのときの電圧が低
い階調電極においても、隣接階調電極間の静電容量を大
きく設定しておくことにより、十分な電荷が供給され、
したがって、強誘電性液晶等の自発分極を有する液晶の
場合でも、液晶分子の反転閾値Ｖｔｈ以上の印加電圧で
あれば、液晶分子が十分に駆動され、それにより確実な
階調駆動が行われる。
信号電圧が、ある画素に対応する信号電極および走査電
極に印加されると、その電圧は信号電極または走査電極
に最も近接しあるいは接続している階調電極を経て、順
次これに直列的に静電容量を介して相互に結合した各階
調電極に伝達され、これにより各階調電極には段階的に
異なる電圧が生じる。そして、これにより各階調電極と
これに対向する信号電極または走査電極との間に生じる
電界により、その画素の液晶が、印加電圧に応じた階調
状態となるべく駆動される。そしてこのときの電圧が低
い階調電極においても、隣接階調電極間の静電容量を大
きく設定しておくことにより、十分な電荷が供給され、
したがって、強誘電性液晶等の自発分極を有する液晶の
場合でも、液晶分子の反転閾値Ｖｔｈ以上の印加電圧で
あれば、液晶分子が十分に駆動され、それにより確実な
階調駆動が行われる。
【０００８】
【実施例】実施例１ 図１は本発明の第１の実施例に係る液晶表示装置の全体
図である。図に示すように、この装置は、コントローラ
４によって制御される走査線ドライバ３、補助信号線ド
ライブスイッチ５、および信号線ドライバ２により、パ
ネル部１１の走査電極２７（ＬＢ１〜ＬＢｍ）、補助信
号電極３９（ＬＣ１〜ＬＣｎ）、および信号電極３０
（ＬＳ１〜ＬＳｎ）がそれぞれドライブされるように構
成される。各補助信号電極３９と信号電極３０の間には
階調電極群６が同一基板上に形成されている。走査電極
２７は液晶を挟んで対向する別の基板上に形成されてお
り、走査電極２７と階調電極群６との間の電圧により液
晶をドライブしている。液晶としてはＦＬＣ（強誘電性
液晶）を用いている。
図である。図に示すように、この装置は、コントローラ
４によって制御される走査線ドライバ３、補助信号線ド
ライブスイッチ５、および信号線ドライバ２により、パ
ネル部１１の走査電極２７（ＬＢ１〜ＬＢｍ）、補助信
号電極３９（ＬＣ１〜ＬＣｎ）、および信号電極３０
（ＬＳ１〜ＬＳｎ）がそれぞれドライブされるように構
成される。各補助信号電極３９と信号電極３０の間には
階調電極群６が同一基板上に形成されている。走査電極
２７は液晶を挟んで対向する別の基板上に形成されてお
り、走査電極２７と階調電極群６との間の電圧により液
晶をドライブしている。液晶としてはＦＬＣ（強誘電性
液晶）を用いている。
【０００９】図２（ａ）はこの装置の１画素に相当する
部分の拡大平面図であり、図２（ｂ）は図２（ａ）のＢ
Ｂ′線断面図である。これらの図において、信号電極３
０と補助信号電極３９の間に階調電極群６を構成する短
冊状の階調電極パターン２８と３１が電気的に分離した
状態で上下交互に並んでいる。このパネル部は以下のプ
ロセスによって製造した。
部分の拡大平面図であり、図２（ｂ）は図２（ａ）のＢ
Ｂ′線断面図である。これらの図において、信号電極３
０と補助信号電極３９の間に階調電極群６を構成する短
冊状の階調電極パターン２８と３１が電気的に分離した
状態で上下交互に並んでいる。このパネル部は以下のプ
ロセスによって製造した。
【００１０】すなわちまず、ガラス基板２２上にスパ
ッタおよびフォトリソグラフィにて膜厚１０００ÅのＩ
ＴＯから成る階調電極パターン２８を形成する。次に、
膜厚１０００Åの絶縁膜（ＳｉＯ２）２９を、スパッ
タにて成膜する。次に、スパッタおよびフォトリソグ
ラフィにて膜厚１０００ÅのＩＴＯから成る階調電極パ
ターン３１を形成する。次に、蒸着およびフォトリソ
グラフィにて膜厚１０００ÅのＡ１から成る信号電極パ
ターン３０と補助信号電極パターン３９を形成する。そ
して配向膜３２をスピンコートおよび焼成し、ラビン
グ処理を施す。この配向膜としては東レ社製ＬＰ−６４
を使用した。
ッタおよびフォトリソグラフィにて膜厚１０００ÅのＩ
ＴＯから成る階調電極パターン２８を形成する。次に、
膜厚１０００Åの絶縁膜（ＳｉＯ２）２９を、スパッ
タにて成膜する。次に、スパッタおよびフォトリソグ
ラフィにて膜厚１０００ÅのＩＴＯから成る階調電極パ
ターン３１を形成する。次に、蒸着およびフォトリソ
グラフィにて膜厚１０００ÅのＡ１から成る信号電極パ
ターン３０と補助信号電極パターン３９を形成する。そ
して配向膜３２をスピンコートおよび焼成し、ラビン
グ処理を施す。この配向膜としては東レ社製ＬＰ−６４
を使用した。
【００１１】一方、ガラス基板２３上には、まず、ス
パッタおよびフォトリソグラフィにて膜厚１０００Åの
ＩＴＯから成る走査電極２７を形成する。そして、配
向膜２６をスピンコートおよび焼成し、ラビング処理を
施す。この配向膜としては上述と同様、東レ社製ＬＰ−
６４を使用した。また、この時のラビング方向は、セル
化した場合に前記のプロセスによる基板２２のラビン
グ方向に対して１０°交差する方向をとった。
パッタおよびフォトリソグラフィにて膜厚１０００Åの
ＩＴＯから成る走査電極２７を形成する。そして、配
向膜２６をスピンコートおよび焼成し、ラビング処理を
施す。この配向膜としては上述と同様、東レ社製ＬＰ−
６４を使用した。また、この時のラビング方向は、セル
化した場合に前記のプロセスによる基板２２のラビン
グ方向に対して１０°交差する方向をとった。
【００１２】次に、前記〜のプロセスを終えた基
板２２と〜のプロセスを終えた基板２３とをギャッ
プ剤を介して圧着することによりセル化する。そして、
液晶２１（ＦＬＣ）を注入して封止し、その後、偏光
板２４および２５を貼り付ける。なお、液晶２１として
は表１に示す物性のものを使用した。
板２２と〜のプロセスを終えた基板２３とをギャッ
プ剤を介して圧着することによりセル化する。そして、
液晶２１（ＦＬＣ）を注入して封止し、その後、偏光
板２４および２５を貼り付ける。なお、液晶２１として
は表１に示す物性のものを使用した。
【００１３】
【表１】
【００１４】ここで、上側の階調電極パターン３１と下
側の階調電極パターン２８は絶縁膜２９を介して重なり
部ｋを有しており、この部分の静電容量を介して隣り合
う階調電極が結合している。信号電極パターン３０およ
び補助信号電極３９と階調電極パターン３１との間の結
合も同様に、重なり部の静電容量を介している。図２１
（ａ）は図２（ａ）及び（ｂ）に示す一画素内の等価回
路を示し、図２１（ｂ）は階調電極基板側の電圧状態を
示している。
側の階調電極パターン２８は絶縁膜２９を介して重なり
部ｋを有しており、この部分の静電容量を介して隣り合
う階調電極が結合している。信号電極パターン３０およ
び補助信号電極３９と階調電極パターン３１との間の結
合も同様に、重なり部の静電容量を介している。図２１
（ａ）は図２（ａ）及び（ｂ）に示す一画素内の等価回
路を示し、図２１（ｂ）は階調電極基板側の電圧状態を
示している。
【００１５】図３（ａ）は図１の装置における階調電極
群６の別のセル構成例によるものの１画素に相当する部
分の拡大平面図であり、図３（ｂ）はそのＡＡ′線断面
図である。この構成では階調電極群６を構成する階調電
極３３が信号電極３０と補助信号電極３９の間を埋める
ようにガラス基板２２上に微小ギャップ３４を介しなが
ら並んでいる。これらの電極群の上には微小ギャップ３
４を埋める絶縁膜３８とその上に配向膜３２が形成され
ており、その他の構成は図２の構成例と同様である。こ
の場合には絶縁層３８で埋められた微小ギャップ３４が
隣り合う階調電極３３間の静電容量を形成し、この静電
容量により各階調電極３３間が結合されている。信号電
極３０および補助信号電極３９と階調電極３３との間の
結合も同様である。
群６の別のセル構成例によるものの１画素に相当する部
分の拡大平面図であり、図３（ｂ）はそのＡＡ′線断面
図である。この構成では階調電極群６を構成する階調電
極３３が信号電極３０と補助信号電極３９の間を埋める
ようにガラス基板２２上に微小ギャップ３４を介しなが
ら並んでいる。これらの電極群の上には微小ギャップ３
４を埋める絶縁膜３８とその上に配向膜３２が形成され
ており、その他の構成は図２の構成例と同様である。こ
の場合には絶縁層３８で埋められた微小ギャップ３４が
隣り合う階調電極３３間の静電容量を形成し、この静電
容量により各階調電極３３間が結合されている。信号電
極３０および補助信号電極３９と階調電極３３との間の
結合も同様である。
【００１６】階調電極群６等の構成は図２または図３の
例のどちらでも良く、それらの１画素に相当する部分の
等価回路は図４のごとくになる。ここで、ＶＳは信号電
圧、ＶＣは補助信号電圧、ＶＢは走査電圧を表し、Ｃ１
〜Ｃ１４は各階調電極間または階調電極とそれに隣接す
る信号電極３０および補助信号電極３９間の静電容量を
表し、ＣＬ１〜ＣＬ１２は液晶層を挟んだ各階調電極と
走査電極２７間の静電容量を表し、ＶＬ１〜ＶＬ１２は
各階調電極に印加される電圧を表している。
例のどちらでも良く、それらの１画素に相当する部分の
等価回路は図４のごとくになる。ここで、ＶＳは信号電
圧、ＶＣは補助信号電圧、ＶＢは走査電圧を表し、Ｃ１
〜Ｃ１４は各階調電極間または階調電極とそれに隣接す
る信号電極３０および補助信号電極３９間の静電容量を
表し、ＣＬ１〜ＣＬ１２は液晶層を挟んだ各階調電極と
走査電極２７間の静電容量を表し、ＶＬ１〜ＶＬ１２は
各階調電極に印加される電圧を表している。
【００１７】ここで、容量ＣＬ１〜ＣＬ１２がすべて
０．２ＰＦ（階調電極の大きさ＝２００μｍ×５０μ
ｍ、かつ液晶層の厚さ＝１．４μｍのＦＬＣセルの場合
に相当）、容量Ｃ１〜Ｃ１４がすべて１．０ＰＦ（図２
の例において、重なり量ｋが１５μｍである場合に相
当）であるとし、信号電極３０、補助信号電極３９、お
よび走査電極２７が０Ｖに保たれているところへ電圧Ｖ
Ｓの信号パルスを印加すると、その瞬間、これら各種の
容量分割により、図５に示すような各階調電極の電圧Ｖ
Ｌ１〜ＶＬ１２の電圧分布が発生する。従って各階調電
極上の液晶層に段階的に異なる電圧パルスが印加され
る。よって、ある信号電圧パルス印加に対して、液晶の
閾値電圧Ｖｔｈよりも大きな電圧を生ずる１画素内のす
べての階調電極上の液晶はその分子の向きが変わり光透
過率が変調されるため、１画素当たりの階調電極の数に
応じた段階的な電圧−面積階調表示が行われる。しかし
図５から分かるように、この場合のＶＬ１〜ＶＬ１２の
電圧分布はリニアではない。また、信号電極３０を中心
として対称形となるため階調数も１画素内の階調電極の
数（この場合１２個）の半分になってしまう。
０．２ＰＦ（階調電極の大きさ＝２００μｍ×５０μ
ｍ、かつ液晶層の厚さ＝１．４μｍのＦＬＣセルの場合
に相当）、容量Ｃ１〜Ｃ１４がすべて１．０ＰＦ（図２
の例において、重なり量ｋが１５μｍである場合に相
当）であるとし、信号電極３０、補助信号電極３９、お
よび走査電極２７が０Ｖに保たれているところへ電圧Ｖ
Ｓの信号パルスを印加すると、その瞬間、これら各種の
容量分割により、図５に示すような各階調電極の電圧Ｖ
Ｌ１〜ＶＬ１２の電圧分布が発生する。従って各階調電
極上の液晶層に段階的に異なる電圧パルスが印加され
る。よって、ある信号電圧パルス印加に対して、液晶の
閾値電圧Ｖｔｈよりも大きな電圧を生ずる１画素内のす
べての階調電極上の液晶はその分子の向きが変わり光透
過率が変調されるため、１画素当たりの階調電極の数に
応じた段階的な電圧−面積階調表示が行われる。しかし
図５から分かるように、この場合のＶＬ１〜ＶＬ１２の
電圧分布はリニアではない。また、信号電極３０を中心
として対称形となるため階調数も１画素内の階調電極の
数（この場合１２個）の半分になってしまう。
【００１８】図６は、これをさらに改良するため、容量
Ｃ１〜Ｃ１２の値をそれぞれ最適化することにより、電
圧ＶＬ１〜ＶＬ１２の分布が信号電極３０を中心に非対
称形になるようにすると共にリニアリティをも得られる
ようにした例を示す。静電容量Ｃ１〜Ｃ１２の最適化は
図２の例の場合には重なり量ｋの調整により、図３の例
の場合には微小ギャップ３４の調整により行うことがで
きる。この場合には各階調電極の電圧ＶＬ１〜ＶＬ１２
がすべて異なるため１２階調表示が可能となる。ここ
で、信号パルス電圧ＶＳは０Ｖから７．５Ｖまで変化
し、これに従ってＶＬ１〜ＶＬ１２も図６中の矢印のご
とく非対称性とリニアリティを維持したまま変化する。
図６中、ＶＢＲとＶＢＷはそれぞれリセット時と書込み
時の走査電圧（走査電極２７への印加電圧）を示してお
り、ＶＲはリセット時の信号電圧および補助信号電圧
（信号電極３０および補助信号電極３９へのリセット電
圧）を示している。図中、破線で示されるＶＬＲは、リ
セット時の各階調電極の電圧を表している。
Ｃ１〜Ｃ１２の値をそれぞれ最適化することにより、電
圧ＶＬ１〜ＶＬ１２の分布が信号電極３０を中心に非対
称形になるようにすると共にリニアリティをも得られる
ようにした例を示す。静電容量Ｃ１〜Ｃ１２の最適化は
図２の例の場合には重なり量ｋの調整により、図３の例
の場合には微小ギャップ３４の調整により行うことがで
きる。この場合には各階調電極の電圧ＶＬ１〜ＶＬ１２
がすべて異なるため１２階調表示が可能となる。ここ
で、信号パルス電圧ＶＳは０Ｖから７．５Ｖまで変化
し、これに従ってＶＬ１〜ＶＬ１２も図６中の矢印のご
とく非対称性とリニアリティを維持したまま変化する。
図６中、ＶＢＲとＶＢＷはそれぞれリセット時と書込み
時の走査電圧（走査電極２７への印加電圧）を示してお
り、ＶＲはリセット時の信号電圧および補助信号電圧
（信号電極３０および補助信号電極３９へのリセット電
圧）を示している。図中、破線で示されるＶＬＲは、リ
セット時の各階調電極の電圧を表している。
【００１９】図７は、この場合の信号パルス電圧ＶＳと
液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示すグ
ラフであり、この図から、良好な階調特性が得られるこ
とがわかる。
液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示すグ
ラフであり、この図から、良好な階調特性が得られるこ
とがわかる。
【００２０】図８は、信号電極ＬＳ１、補助信号電極Ｌ
Ｃ１とＬＣ２、および走査電極ＬＢ １１にそれぞれ印加
される電圧波形ＬＳ１、ＬＣ１，２、およびＬＢ１、な
らびに信号電極ＬＳ１と走査電極ＬＢ１との交点に位置
する画素部Ｐ１１（図１参照）の液晶に印加される電圧
波形Ｐ１１を示す。これらの電圧パルス幅はすべて１１
０μｓである。波形ＬＳ１とＬＣ１，２におけるリセッ
ト電圧パルスＶＲと、波形ＬＢ１におけるリセット電圧
パルスＶＢＲとが、タイミング的に重なったところで画
素Ｐ１１の液晶は、閾値Ｖｔｈを越えた電圧パルスＶ
ＬＲ（図６参照）が印加され、リセットされる。その直
後、波形ＬＳ１における信号電圧パルスＶＳと波形ＬＢ
１における書込み電圧パルスＶＢＷとが重なったところ
で、画素Ｐ１１の液晶に電圧パルスＶＬＷ（前記ＶＬ１
〜ＶＬ１２に相当）が印加され、書込み（階調表示）が
行われる。また、１フレーム後の次のリセットおよび書
込みまでの間に他の走査ライン上の画素への信号がクロ
ストークにより本画素の液晶に掛かって来るが、これら
が閾値電圧Ｖｔｈ以下となるように液晶の閾値電圧Ｖｔ
ｈを設定することによりその影響を回避することができ
る。
Ｃ１とＬＣ２、および走査電極ＬＢ １１にそれぞれ印加
される電圧波形ＬＳ１、ＬＣ１，２、およびＬＢ１、な
らびに信号電極ＬＳ１と走査電極ＬＢ１との交点に位置
する画素部Ｐ１１（図１参照）の液晶に印加される電圧
波形Ｐ１１を示す。これらの電圧パルス幅はすべて１１
０μｓである。波形ＬＳ１とＬＣ１，２におけるリセッ
ト電圧パルスＶＲと、波形ＬＢ１におけるリセット電圧
パルスＶＢＲとが、タイミング的に重なったところで画
素Ｐ１１の液晶は、閾値Ｖｔｈを越えた電圧パルスＶ
ＬＲ（図６参照）が印加され、リセットされる。その直
後、波形ＬＳ１における信号電圧パルスＶＳと波形ＬＢ
１における書込み電圧パルスＶＢＷとが重なったところ
で、画素Ｐ１１の液晶に電圧パルスＶＬＷ（前記ＶＬ１
〜ＶＬ１２に相当）が印加され、書込み（階調表示）が
行われる。また、１フレーム後の次のリセットおよび書
込みまでの間に他の走査ライン上の画素への信号がクロ
ストークにより本画素の液晶に掛かって来るが、これら
が閾値電圧Ｖｔｈ以下となるように液晶の閾値電圧Ｖｔ
ｈを設定することによりその影響を回避することができ
る。
【００２１】そして本例においては前述のごとく、容量
Ｃ１〜Ｃ１４》ＣＬ１〜ＣＬ１２の関係が取られてお
り、また構成上そうすることが容易なため、容量Ｃ１〜
Ｃ１４からＦＬＣの自発分極Ｐｓの反転に必要な電荷量
が容量ＣＬ１〜ＣＬ１２に十分供給され、良好なＦＬＣ
のドライブが行われる。
Ｃ１〜Ｃ１４》ＣＬ１〜ＣＬ１２の関係が取られてお
り、また構成上そうすることが容易なため、容量Ｃ１〜
Ｃ１４からＦＬＣの自発分極Ｐｓの反転に必要な電荷量
が容量ＣＬ１〜ＣＬ１２に十分供給され、良好なＦＬＣ
のドライブが行われる。
【００２２】なお、本例では絶縁膜２９および３８を構
成する材料としてＳｉＯ２を用いたが、これに限定され
ず、容量Ｃ１〜Ｃ１４をより大きくすべくＳｉ３Ｎ４、
Ｔａ２Ｏ５等の、より誘電率の高いものの使用が好まし
い。また、上下基板間の電気的ショートを防止すべく前
記パネル製造プロセスおよびの配向膜形成前にスパ
ッタ等にてＴａ２Ｏ５、ＳｉＯ２等の絶縁膜（パッシベ
ーション）を基板全面に形成することが好ましい。この
絶縁膜材料とパッシベーションのことは、次の実施例に
ついても同様に当てはまる。
成する材料としてＳｉＯ２を用いたが、これに限定され
ず、容量Ｃ１〜Ｃ１４をより大きくすべくＳｉ３Ｎ４、
Ｔａ２Ｏ５等の、より誘電率の高いものの使用が好まし
い。また、上下基板間の電気的ショートを防止すべく前
記パネル製造プロセスおよびの配向膜形成前にスパ
ッタ等にてＴａ２Ｏ５、ＳｉＯ２等の絶縁膜（パッシベ
ーション）を基板全面に形成することが好ましい。この
絶縁膜材料とパッシベーションのことは、次の実施例に
ついても同様に当てはまる。
【００２３】実施例２ 図９は第２の実施例に係る液晶表示装置の全体図であ
る。図に示すように、この装置は、コントローラ４によ
って制御される走査線ドライバ３、および信号線ドライ
バ２により、パネル部１１の走査電極２７（ＬＢ１〜Ｌ
Ｂｍ）、および信号電極３０（ＬＳ１〜ＬＳｎ）がそれ
ぞれドライブされるように構成される。各走査電極２７
間には階調電極群６が同一基板上に形成されている。信
号電極３０は液晶を挟んで対向する別の基板上に形成さ
れており、信号電極３０と階調電極群６との間の電圧に
より液晶をドライブしている。本例は、階調電極群６が
走査電極２７間に電気的に分離した状態で並んでいる点
が実施例１と特に異なり、他のセル構成および製法は実
施例１と同様である。液晶としては、同様にＦＬＣを用
いている。
る。図に示すように、この装置は、コントローラ４によ
って制御される走査線ドライバ３、および信号線ドライ
バ２により、パネル部１１の走査電極２７（ＬＢ１〜Ｌ
Ｂｍ）、および信号電極３０（ＬＳ１〜ＬＳｎ）がそれ
ぞれドライブされるように構成される。各走査電極２７
間には階調電極群６が同一基板上に形成されている。信
号電極３０は液晶を挟んで対向する別の基板上に形成さ
れており、信号電極３０と階調電極群６との間の電圧に
より液晶をドライブしている。本例は、階調電極群６が
走査電極２７間に電気的に分離した状態で並んでいる点
が実施例１と特に異なり、他のセル構成および製法は実
施例１と同様である。液晶としては、同様にＦＬＣを用
いている。
【００２４】図１０は、選択画素の選択時における１画
素の階調電極群６の各電極の電圧分布を示す。ただしこ
こでは、隣接する２つの走査電極２７に挟まれた階調電
極群６を１画素に対応させている。例えば、図９におけ
る走査電極ＬＢ２とＬＢ３に挟まれ、信号電極ＬＳ１を
対向電極とする階調電極群６部分が１つの画素Ｐ１２に
対応する。また画素を挟む２つの走査電極２７のうち片
方が０Ｖもう一方が−６Ｖ（ＶＢＷ）の時、その画素お
よび画素ラインが選択される。この時、その画素の各階
調電極の電圧は、図１０の電圧値ＶＬ１〜ＶＬ５に示さ
れるように、ステップ状に変化した分布に容量分割され
る。
素の階調電極群６の各電極の電圧分布を示す。ただしこ
こでは、隣接する２つの走査電極２７に挟まれた階調電
極群６を１画素に対応させている。例えば、図９におけ
る走査電極ＬＢ２とＬＢ３に挟まれ、信号電極ＬＳ１を
対向電極とする階調電極群６部分が１つの画素Ｐ１２に
対応する。また画素を挟む２つの走査電極２７のうち片
方が０Ｖもう一方が−６Ｖ（ＶＢＷ）の時、その画素お
よび画素ラインが選択される。この時、その画素の各階
調電極の電圧は、図１０の電圧値ＶＬ１〜ＶＬ５に示さ
れるように、ステップ状に変化した分布に容量分割され
る。
【００２５】一方、信号電極３０には、図１０に示すよ
うな、階調に応じた種々のレベルの信号電圧ＶＳが印加
される。従って信号電圧ＶＳと電圧ＶＬ１〜ＶＬ５間の
電圧差が液晶の閾値電圧Ｖｔｈを越える階調電極上の液
晶がその分子の向きを変え、それにより光透過率の変調
が行われるため、１画素当たりの階調電極の数（本例の
場合５階調）に応じた段階的な電圧−面積階調表示が行
われる。また、特に本例の場合、階調電極の電圧分布は
信号電圧ＶＳのレベル如何に拘らず一定であるため、前
例（図７）に比較してより直線的なＶ−Ｔカーブが得ら
れる。
うな、階調に応じた種々のレベルの信号電圧ＶＳが印加
される。従って信号電圧ＶＳと電圧ＶＬ１〜ＶＬ５間の
電圧差が液晶の閾値電圧Ｖｔｈを越える階調電極上の液
晶がその分子の向きを変え、それにより光透過率の変調
が行われるため、１画素当たりの階調電極の数（本例の
場合５階調）に応じた段階的な電圧−面積階調表示が行
われる。また、特に本例の場合、階調電極の電圧分布は
信号電圧ＶＳのレベル如何に拘らず一定であるため、前
例（図７）に比較してより直線的なＶ−Ｔカーブが得ら
れる。
【００２６】図１１は本例における信号電極ＬＳ１、走
査電極ＬＢ２および走査電極ＬＢ３にそれぞれ印加され
る電圧波形ＬＳ１、ＬＢ２およびＬＢ３、ならびに、信
号電極ＬＳ１と走査電極ＬＢ２，ＬＢ３との交点に位置
する画素部Ｐ１２（図９参照）の液晶に印加される電圧
波形を示す。これらの電圧パルス幅はすべて１１０μｓ
である。波形ＬＳ１におけるリセット電圧パルスＶ
Ｒと、波形ＬＢ３へのリセット走査電圧パルスＶＢＷと
がタイミング的に重なったところで画素Ｐ１２の液晶に
閾値電圧Ｖｔｈを越えた電圧パルスＶＬＲ２が印加さ
れ、液晶がリセットされる。その直後、波形ＬＳ１にお
ける信号電圧パルスＶＳと波形ＬＢ３における書込み走
査電圧パルスＶＢＷが重なったところで画素Ｐ１２の液
晶に電圧ＶＬＷ２（前記ＶＬ１〜ＶＬ５に相当）のパル
ス電圧が印加され、書込み（階調表示）が行われる。ま
た、１フレーム後の次のリセットおよび書込みまでの間
に他の走査ライン上の画素への信号がクロストークによ
り本画素の液晶に掛かって来るが、これらが閾値電圧Ｖ
ｔｈ以下となるように液晶の閾値電圧Ｖｔｈを設定する
ことによりその影響を回避することができる。
査電極ＬＢ２および走査電極ＬＢ３にそれぞれ印加され
る電圧波形ＬＳ１、ＬＢ２およびＬＢ３、ならびに、信
号電極ＬＳ１と走査電極ＬＢ２，ＬＢ３との交点に位置
する画素部Ｐ１２（図９参照）の液晶に印加される電圧
波形を示す。これらの電圧パルス幅はすべて１１０μｓ
である。波形ＬＳ１におけるリセット電圧パルスＶ
Ｒと、波形ＬＢ３へのリセット走査電圧パルスＶＢＷと
がタイミング的に重なったところで画素Ｐ１２の液晶に
閾値電圧Ｖｔｈを越えた電圧パルスＶＬＲ２が印加さ
れ、液晶がリセットされる。その直後、波形ＬＳ１にお
ける信号電圧パルスＶＳと波形ＬＢ３における書込み走
査電圧パルスＶＢＷが重なったところで画素Ｐ１２の液
晶に電圧ＶＬＷ２（前記ＶＬ１〜ＶＬ５に相当）のパル
ス電圧が印加され、書込み（階調表示）が行われる。ま
た、１フレーム後の次のリセットおよび書込みまでの間
に他の走査ライン上の画素への信号がクロストークによ
り本画素の液晶に掛かって来るが、これらが閾値電圧Ｖ
ｔｈ以下となるように液晶の閾値電圧Ｖｔｈを設定する
ことによりその影響を回避することができる。
【００２７】しかし、１つ前の走査ライン上の画素への
リセットおよび書込み信号（図中ＶＬＲ１およびＶ
ＬＷ１）が閾値Ｖｔｈを越えて入って来るが、これはそ
の直後に本来のリセットおよび書込みが行われるため問
題とはならない。
リセットおよび書込み信号（図中ＶＬＲ１およびＶ
ＬＷ１）が閾値Ｖｔｈを越えて入って来るが、これはそ
の直後に本来のリセットおよび書込みが行われるため問
題とはならない。
【００２８】また、本例においては、実施例１と同様に
スムーズなＦＬＣのドライブが可能であると共に補助信
号電極が不要であり、よりシンプルな電極構成となる。
スムーズなＦＬＣのドライブが可能であると共に補助信
号電極が不要であり、よりシンプルな電極構成となる。
【００２９】実施例３ 図１２は、第３の実施例に係る液晶表示装置の全体図で
ある。ここでは、コントローラ４に制御された走査線ド
ライバ３と信号線ドライバ２によりパネル部１１の走査
電極２７（ＬＢ１〜ＬＢｍ）および信号電極３０（Ｌ
Ｓ１〜ＬＳｎ）がそれぞれドライブされる。各信号電極
３０の間には階調電極群６が同一基板上に形成されてい
る。走査電極２７は液晶を挟んで対向する別の基板上に
形成されており、走査電極２７と階調電極群６との間の
電圧により液晶をドライブしている。液晶としては前例
と同様のＦＬＣを用いている。
ある。ここでは、コントローラ４に制御された走査線ド
ライバ３と信号線ドライバ２によりパネル部１１の走査
電極２７（ＬＢ１〜ＬＢｍ）および信号電極３０（Ｌ
Ｓ１〜ＬＳｎ）がそれぞれドライブされる。各信号電極
３０の間には階調電極群６が同一基板上に形成されてい
る。走査電極２７は液晶を挟んで対向する別の基板上に
形成されており、走査電極２７と階調電極群６との間の
電圧により液晶をドライブしている。液晶としては前例
と同様のＦＬＣを用いている。
【００３０】図１３（ａ）はこの装置の１画素に相当す
る部分の拡大平面図であり、図１３（ｂ）はそのＣＣ′
線断面図である。これらの図に示すように、隣接する信
号電極３０間に階調電極群６を構成する短冊状の階調電
極４１および４２が電気的に分離した状態で上下交互に
並んでいる。これらパネル部の製造については実施例１
と同様のプロセスによって行ったが、１つの画素を形成
する階調電極群６の中の１つは信号電極３０と電気的か
つ物理的にコンタクトしている。各隣接階調電極間には
相互に重なり合った重り部Ｋ１〜Ｋ４を有しており、こ
の部分の静電容量を介して各隣接階調電極が結合してい
る。重り部Ｋ１〜Ｋ４の幅ｋ１、ｋ２、ｋ３およびｋ４
はｋ１＞ｋ２＞ｋ３＞ｋ４の関係になっている。また、
階調電極がコンタクトしない隣の信号電極３０との関係
については、それに最も近い階調電極との間で若干の静
電容量が存在するが実効上無視できる距離ｄが保たれて
いる。
る部分の拡大平面図であり、図１３（ｂ）はそのＣＣ′
線断面図である。これらの図に示すように、隣接する信
号電極３０間に階調電極群６を構成する短冊状の階調電
極４１および４２が電気的に分離した状態で上下交互に
並んでいる。これらパネル部の製造については実施例１
と同様のプロセスによって行ったが、１つの画素を形成
する階調電極群６の中の１つは信号電極３０と電気的か
つ物理的にコンタクトしている。各隣接階調電極間には
相互に重なり合った重り部Ｋ１〜Ｋ４を有しており、こ
の部分の静電容量を介して各隣接階調電極が結合してい
る。重り部Ｋ１〜Ｋ４の幅ｋ１、ｋ２、ｋ３およびｋ４
はｋ１＞ｋ２＞ｋ３＞ｋ４の関係になっている。また、
階調電極がコンタクトしない隣の信号電極３０との関係
については、それに最も近い階調電極との間で若干の静
電容量が存在するが実効上無視できる距離ｄが保たれて
いる。
【００３１】図１４は本例の１画素に相当する部分の等
価回路を示している。ここで、Ｃ１〜Ｃ４は階調電極間
の静電容量、ＣＬ１〜ＣＬ５は液晶層を挟んだ各階調電
極と走査電極２７との静電容量を、ＶＳ１〜ＶＳ５は各
階調電極に印加される電圧を表している。
価回路を示している。ここで、Ｃ１〜Ｃ４は階調電極間
の静電容量、ＣＬ１〜ＣＬ５は液晶層を挟んだ各階調電
極と走査電極２７との静電容量を、ＶＳ１〜ＶＳ５は各
階調電極に印加される電圧を表している。
【００３２】図１５は、ある画素の選択時における各階
調電極の電圧分布を示す。その時、走査電極２７はＶ
ＢＷになり、信号電極３０には任意の信号電圧ＶＳが印
加され、各階調電極の電圧は図中のＶＳ１〜ＶＳ５に示
すように、ステップ状に変化した分布に容量分割され
る。ここで、信号電極３０とコンタクトしている階調電
極の電圧ＶＳ１は、信号電圧ＶＳに等しくなる。また、
電圧ＶＳ１〜ＶＳ５のステップ状変化はリニアになって
おり、図１４の等価回路における容量Ｃ１〜Ｃ４の値は
そのために最適化されている。その結果、上述したよう
に容量Ｃ１〜Ｃ４を形成する階調電極間の重り部Ｋ１〜
Ｋ４の大きさはそれぞれ異なっている。また、階調に応
じた種々のレベルの信号電圧ＶＳが印加されるに従って
このＶＳ１〜ＶＳ５の電圧が図１５中に示すごとく変化
し、それに従って走査電極電圧ＶＢＷとの電圧差が液晶
の閾値電圧Ｖｔｈを越える階調電極数が変化するため、
１画素当たりの階調電極の数（本例の場合５階調）に応
じた段階的な電圧−面積階調表示が行なわれる。
調電極の電圧分布を示す。その時、走査電極２７はＶ
ＢＷになり、信号電極３０には任意の信号電圧ＶＳが印
加され、各階調電極の電圧は図中のＶＳ１〜ＶＳ５に示
すように、ステップ状に変化した分布に容量分割され
る。ここで、信号電極３０とコンタクトしている階調電
極の電圧ＶＳ１は、信号電圧ＶＳに等しくなる。また、
電圧ＶＳ１〜ＶＳ５のステップ状変化はリニアになって
おり、図１４の等価回路における容量Ｃ１〜Ｃ４の値は
そのために最適化されている。その結果、上述したよう
に容量Ｃ１〜Ｃ４を形成する階調電極間の重り部Ｋ１〜
Ｋ４の大きさはそれぞれ異なっている。また、階調に応
じた種々のレベルの信号電圧ＶＳが印加されるに従って
このＶＳ１〜ＶＳ５の電圧が図１５中に示すごとく変化
し、それに従って走査電極電圧ＶＢＷとの電圧差が液晶
の閾値電圧Ｖｔｈを越える階調電極数が変化するため、
１画素当たりの階調電極の数（本例の場合５階調）に応
じた段階的な電圧−面積階調表示が行なわれる。
【００３３】図１６は本例における信号電極ＬＳ１およ
び走査電極ＬＢ１にそれぞれ印加される電圧波形ＬＳ１
およびＬＢ１、ならびに信号電極ＬＳ１と走査電極Ｌ
Ｂ１との交点に位置する画素部Ｐ１１（図１２参照）の
液晶に印加される電圧波形Ｐ１１を表している。これら
の電圧パルス幅はすべて１１０μｓである。信号電極Ｌ
Ｓ１のリセット電圧パルスＶＲと走査電極ＬＢ１へのリ
セット走査電圧パルスＶＢＲがタイミング的に重なった
ところで画素Ｐ１１の液晶に閾値電圧Ｖｔｈを越えた電
圧パルスＶＬＲが印加され、液晶がリセットされる。そ
の直後、信号電極ＬＳ１への信号電圧パルスＶＳと走査
電極ＬＢ１への書込み走査電圧パルスＶＢＷが重なった
ところで画素Ｐ１１の液晶に電圧パルスＶＬＷ（前記Ｖ
Ｓ１〜ＶＳ５に相当）が印加され、書込み（階調表示）
が行なわれる。また、１フレーム後の次のリセットおよ
び書込みまでの間に他の走査ライン上の画素への信号が
クロストークにより画素Ｐ１１の液晶に掛かって来る
が、これらが閾値電圧Ｖｔｈ以下となるように液晶の閾
値電圧Ｖｔｈを設定することにより、その影響を回避す
ることができる。また、本例においては前例と同様にス
ムーズなＦＬＣのドライブが可能で、かつよりシンプル
な電極構成となると共に各電極の駆動波形もよりシンプ
ルになる。
び走査電極ＬＢ１にそれぞれ印加される電圧波形ＬＳ１
およびＬＢ１、ならびに信号電極ＬＳ１と走査電極Ｌ
Ｂ１との交点に位置する画素部Ｐ１１（図１２参照）の
液晶に印加される電圧波形Ｐ１１を表している。これら
の電圧パルス幅はすべて１１０μｓである。信号電極Ｌ
Ｓ１のリセット電圧パルスＶＲと走査電極ＬＢ１へのリ
セット走査電圧パルスＶＢＲがタイミング的に重なった
ところで画素Ｐ１１の液晶に閾値電圧Ｖｔｈを越えた電
圧パルスＶＬＲが印加され、液晶がリセットされる。そ
の直後、信号電極ＬＳ１への信号電圧パルスＶＳと走査
電極ＬＢ１への書込み走査電圧パルスＶＢＷが重なった
ところで画素Ｐ１１の液晶に電圧パルスＶＬＷ（前記Ｖ
Ｓ１〜ＶＳ５に相当）が印加され、書込み（階調表示）
が行なわれる。また、１フレーム後の次のリセットおよ
び書込みまでの間に他の走査ライン上の画素への信号が
クロストークにより画素Ｐ１１の液晶に掛かって来る
が、これらが閾値電圧Ｖｔｈ以下となるように液晶の閾
値電圧Ｖｔｈを設定することにより、その影響を回避す
ることができる。また、本例においては前例と同様にス
ムーズなＦＬＣのドライブが可能で、かつよりシンプル
な電極構成となると共に各電極の駆動波形もよりシンプ
ルになる。
【００３４】実施例４ 図１７は第４の実施例に係る液晶表示装置の全体図であ
る。ここでは、コントローラ４に制御された走査線ドラ
イバ３と信号線ドライバ２によりパネル部１１の走査電
極２７（ＬＢ１〜ＬＢｍ）および信号電極３０（ＬＳ１
〜ＬＳｎ）がそれぞれドライブされる。各走査電極２７
間には階調電極群６が同一基板上に形成されている。信
号電極３０は液晶を挟んで対抗する別の基板上に形成さ
れており、この信号電極３０と階調電極との間の電圧に
より液晶をドライブしている。本例は階調電極群６の各
階調電極が走査電極２７間に電気的に分離した状態で並
んでいる点が実施例３とは特に異なる点であり、セル構
成および製法は実施例１と同様である。また、液晶とし
ては実施例１と同様のＦＬＣを用いている。
る。ここでは、コントローラ４に制御された走査線ドラ
イバ３と信号線ドライバ２によりパネル部１１の走査電
極２７（ＬＢ１〜ＬＢｍ）および信号電極３０（ＬＳ１
〜ＬＳｎ）がそれぞれドライブされる。各走査電極２７
間には階調電極群６が同一基板上に形成されている。信
号電極３０は液晶を挟んで対抗する別の基板上に形成さ
れており、この信号電極３０と階調電極との間の電圧に
より液晶をドライブしている。本例は階調電極群６の各
階調電極が走査電極２７間に電気的に分離した状態で並
んでいる点が実施例３とは特に異なる点であり、セル構
成および製法は実施例１と同様である。また、液晶とし
ては実施例１と同様のＦＬＣを用いている。
【００３５】図１８はこの装置の１画素に相当する部分
の等価回路を示している。ここで、Ｃ１〜Ｃ４は隣接階
調電極間の静電容量、ＣＬ１〜ＣＬ５は液晶層を挟んだ
各階調電極と信号電極３０との静電容量を、ＶＢ１〜Ｖ
Ｂ５は各階調電極に印加される電圧を示す。図１９は、
ある画素の選択時における各階調電極の電圧分布を示
す。その時、走査電極２７は実施例３と同様にＶＢＷに
なり、この時、各階調電極の電圧ＶＢ１〜ＶＢ５は図１
９に示すようにステップ状に変化した分布に容量分割さ
れる。
の等価回路を示している。ここで、Ｃ１〜Ｃ４は隣接階
調電極間の静電容量、ＣＬ１〜ＣＬ５は液晶層を挟んだ
各階調電極と信号電極３０との静電容量を、ＶＢ１〜Ｖ
Ｂ５は各階調電極に印加される電圧を示す。図１９は、
ある画素の選択時における各階調電極の電圧分布を示
す。その時、走査電極２７は実施例３と同様にＶＢＷに
なり、この時、各階調電極の電圧ＶＢ１〜ＶＢ５は図１
９に示すようにステップ状に変化した分布に容量分割さ
れる。
【００３６】一方、信号電極３０には図１９に示すよう
に、階調に応じた種々のレベルの信号電圧ＶＳが印加さ
れる。ただしこの時、階調電極の電圧ＶＢ１〜ＶＢ５も
図１９に示されているように変化する。そしてこの信号
電圧ＶＳと階調電極の電圧ＶＢ１〜ＶＢ５の間の電圧差
が液晶の閾値電圧Ｖｔｈを越える階調電極上の液晶はそ
の分子の向きを変え、これにより光透過率の変調が行わ
れるため、実施例３と同様に１画素当たりの階調電極の
数（本例の場合５階調）に応じた段階的な電圧−面積階
調表示が行なわれる。また、各電極および画素部液晶に
かかる電圧波形およびパルス幅は実施例３と同様になり
各種電極構造がシンプルになるという特徴も実施例３と
同様である。
に、階調に応じた種々のレベルの信号電圧ＶＳが印加さ
れる。ただしこの時、階調電極の電圧ＶＢ１〜ＶＢ５も
図１９に示されているように変化する。そしてこの信号
電圧ＶＳと階調電極の電圧ＶＢ１〜ＶＢ５の間の電圧差
が液晶の閾値電圧Ｖｔｈを越える階調電極上の液晶はそ
の分子の向きを変え、これにより光透過率の変調が行わ
れるため、実施例３と同様に１画素当たりの階調電極の
数（本例の場合５階調）に応じた段階的な電圧−面積階
調表示が行なわれる。また、各電極および画素部液晶に
かかる電圧波形およびパルス幅は実施例３と同様になり
各種電極構造がシンプルになるという特徴も実施例３と
同様である。
【００３７】
【発明の効果】以上説明したように本発明によれば、Ｆ
ＬＣ等のような自発分極ＰＳを有する液晶についても容
量分割を利用した階調表示が行えるようになる。
ＬＣ等のような自発分極ＰＳを有する液晶についても容
量分割を利用した階調表示が行えるようになる。
【図面の簡単な説明】
【図１】 本発明の第１実施例に係る液晶表示装置の全
体平面図である。
体平面図である。
【図２】 図１の装置の１画素に相当する部分の拡大平
面図および断面図である。
面図および断面図である。
【図３】 図１の装置における階調電極群の別のセル構
成例によるものの１画素に相当する部分の拡大平面図お
よび断面図である。
成例によるものの１画素に相当する部分の拡大平面図お
よび断面図である。
【図４】 図１の装置の１画素に相当する部分の等価回
路図である。
路図である。
【図５】 図１の装置の階調電極における電圧分布図で
ある。
ある。
【図６】 図１の装置の階調電極における他の電圧分布
図である。
図である。
【図７】 図１の装置における信号パルス電圧ＶＳに対
する液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示
すグラフである。
する液晶セルの透過率Ｔとの関係（Ｖ−Ｔカーブ）を示
すグラフである。
【図８】 図１の装置の各電極に印加される電圧の波形
図である。
図である。
【図９】 本発明の第２実施例に係る液晶表示装置の全
体平面図である。
体平面図である。
【図１０】 図９の装置における１画素の階調電極の電
圧分布図である。
圧分布図である。
【図１１】 図９の装置の各電極に印加される電圧の波
形図である。
形図である。
【図１２】 本発明の第３の実施例に係る液晶表示装置
の全体的な平面図である。
の全体的な平面図である。
【図１３】 図１２の装置の１画素に相当する部分の拡
大平面図および断面図である。
大平面図および断面図である。
【図１４】 図１２の装置の１画素に相当する部分の等
価回路図である。
価回路図である。
【図１５】 図１２の装置のある画素の選択時における
各階調電極の電圧分布図である。
各階調電極の電圧分布図である。
【図１６】 図１２の装置の各電極に印加される電圧の
波形図である。
波形図である。
【図１７】 本発明の第４の実施例に係る液晶表示装置
の全体的な平面図である。
の全体的な平面図である。
【図１８】 図１７の装置の１画素に相当する部分の等
価回路図である。
価回路図である。
【図１９】 図１７の装置におけるある画素の選択時に
おける各階調電極の電圧分布図である。
おける各階調電極の電圧分布図である。
【図２０】 従来例に係る液晶表示装置の断面構造図お
よび等価回路図である。
よび等価回路図である。
【図２１】 図２（ａ）及び（ｂ）に示す一画素内の等
価回路図及び階調電極基板側の電圧状態図である。
価回路図及び階調電極基板側の電圧状態図である。
【符号の説明】 ２：信号線ドライバ、３：走査線ドライバ、４：コント
ローラ、５：補助信号線ドライブスイッチ、６：階調電
極群、１１：パネル部、２１：液晶、２２，２３：ガラ
ス基板、２４，２５：偏光板、２６，３２：配向膜、２
７：走査電極、２９，３８：絶縁膜、２８，３１，３
３：階調電極、３０：信号電極、３９：補助信号電極、
３４：微小ギャップ
ローラ、５：補助信号線ドライブスイッチ、６：階調電
極群、１１：パネル部、２１：液晶、２２，２３：ガラ
ス基板、２４，２５：偏光板、２６，３２：配向膜、２
７：走査電極、２９，３８：絶縁膜、２８，３１，３
３：階調電極、３０：信号電極、３９：補助信号電極、
３４：微小ギャップ
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正内容】
【図１３】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】追加
【補正内容】
【図２１】
Claims (7)
- 【請求項１】 複数の信号電極、これに対向する複数の
走査電極、これら信号電極および走査電極間に配置され
た液晶、および、各信号電極または走査電極の電圧に応
じた相互に異なる複数の段階的電圧を、各信号電極と走
査電極との交差部毎に形成される各画素の液晶に印加す
る複数の諧調電極を備え、液晶を挟む信号電極または走
査電極とそれらに対向する諧調電極との間に印加する電
圧により液晶を駆動してマトリックス表示を行う液晶表
示装置において、複数の諧調電極は、信号電極または走
査電極とほぼ同一平面上に存在し、相互に電気的に絶縁
されかつ所定の静電容量を介して結合しており、それに
より前記段階的電圧を印加するものであることを特徴と
する液晶表示装置。 - 【請求項２】 複数の補助信号電極を備え、諧調電極
は、隣接する信号電極と補助信号電極との間に配置さ
れ、これら電極間の電位差を前記静電容量で分割して前
記段階的電圧を印加するものであることを特徴とする請
求項１記載の液晶表示装置。 - 【請求項３】 １つの画素に対応する各諧調電極におい
て、隣り合う諧調電極間の静電容量は、各諧調電極とそ
れらに液晶層を介して対向する信号電極または走査電極
との間の静電容量よりも大きいことを特徴とする請求項
１または２記載の液晶表示装置。 - 【請求項４】 １つの画素に対応する各諧調電極におい
て、隣り合う諧調電極間の静電容量がそれぞれ異なるこ
とを特徴とする請求項１または２記載の液晶表示装置。 - 【請求項５】 １つの画素の書込み時に該画素内の各諧
調電極とそれらに液晶層を介して対向する信号電極また
は走査電極との間の電圧が各諧調電極について直線的な
分布になるように隣り合う各諧調電極間の静電容量を変
化させたことを特徴とする請求項４記載の液晶表示装
置。 - 【請求項６】 隣り合う諧調電極が絶縁膜を介して１部
重なっていることを特徴とする請求項１〜５記載の液晶
表示装置。 - 【請求項７】 隣り合う諧調電極が微小ギャップを介し
て同一平面上に形成されていることを特徴とする請求項
１〜５記載の液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092302A JPH05264964A (ja) | 1992-03-19 | 1992-03-19 | 液晶装置 |
| US08/387,629 US5706021A (en) | 1992-03-19 | 1995-02-13 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4092302A JPH05264964A (ja) | 1992-03-19 | 1992-03-19 | 液晶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05264964A true JPH05264964A (ja) | 1993-10-15 |
Family
ID=14050620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092302A Pending JPH05264964A (ja) | 1992-03-19 | 1992-03-19 | 液晶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5706021A (ja) |
| JP (1) | JPH05264964A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3188411B2 (ja) * | 1996-10-18 | 2001-07-16 | キヤノン株式会社 | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 |
| JP3513371B2 (ja) * | 1996-10-18 | 2004-03-31 | キヤノン株式会社 | マトリクス基板と液晶装置とこれらを用いた表示装置 |
| JP3571887B2 (ja) * | 1996-10-18 | 2004-09-29 | キヤノン株式会社 | アクティブマトリクス基板及び液晶装置 |
| US6274516B1 (en) | 1997-10-27 | 2001-08-14 | Canon Kabushiki Kaisha | Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method |
| JP3199312B2 (ja) | 1997-11-06 | 2001-08-20 | キヤノン株式会社 | 液晶表示装置 |
| JP3308880B2 (ja) | 1997-11-07 | 2002-07-29 | キヤノン株式会社 | 液晶表示装置と投写型液晶表示装置 |
| US6259504B1 (en) * | 1997-12-22 | 2001-07-10 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display having split data lines |
| US6600467B1 (en) * | 1999-04-28 | 2003-07-29 | Homer L. Webb | Flat panel display architecture |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4712877A (en) * | 1985-01-18 | 1987-12-15 | Canon Kabushiki Kaisha | Ferroelectric display panel of varying thickness and driving method therefor |
| JPH07120143B2 (ja) * | 1986-06-04 | 1995-12-20 | キヤノン株式会社 | 表示パネルの情報読出し法及び表示パネルの情報読出し装置 |
| NL8601804A (nl) * | 1986-07-10 | 1988-02-01 | Philips Nv | Werkwijze voor het besturen van een weergeefinrichting en een weergeefinrichting geschikt voor een dergelijke werkwijze. |
| US5296870A (en) * | 1986-12-19 | 1994-03-22 | U.S. Philips Corporation | Matrix display devices |
| JP2580603B2 (ja) * | 1987-06-18 | 1997-02-12 | 東レ株式会社 | 液晶表示装置 |
| US5126865A (en) * | 1990-12-31 | 1992-06-30 | Honeywell Inc. | Liquid crystal display with sub-pixels |
-
1992
- 1992-03-19 JP JP4092302A patent/JPH05264964A/ja active Pending
-
1995
- 1995-02-13 US US08/387,629 patent/US5706021A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5706021A (en) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307942B1 (ko) | 액정표시장치 | |
| CN101320184B (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| US5668613A (en) | Liquid crystal display with a plurality of contiguous pixels or pixel groups with the same or different storage capacitances | |
| JP3127894B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08201777A (ja) | 液晶表示装置 | |
| JPH06214244A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH09236798A (ja) | 液晶表示装置 | |
| US9715151B2 (en) | Liquid crystal display | |
| JPH11160731A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CN101438204B (zh) | Tft基板、具备该基板的液晶显示面板和液晶显示装置、以及tft基板的制造方法 | |
| US8094250B2 (en) | Wide viewing angle liquid crystal display with high response speed | |
| US5257122A (en) | Ferroelectric liquid crystal display having gray steps or a continuous gray scale | |
| JPH08334786A (ja) | 液晶表示素子とその製造方法 | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US5706021A (en) | Liquid crystal display | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| CN101211074A (zh) | 液晶显示器结构 | |
| JP3363731B2 (ja) | 階調表示可能な表示装置 | |
| JPS63311235A (ja) | 液晶電気光学装置作製方法 | |
| JP2011022590A (ja) | 半透過型液晶表示器 | |
| JP2981805B2 (ja) | 液晶表示素子 | |
| JPH0980383A (ja) | 液晶表示装置 | |
| KR20060083643A (ko) | 액정 표시 장치 | |
| JP2868758B1 (ja) | 液晶表示装置 |