JPH052653A - One-chip micro computer - Google Patents
One-chip micro computerInfo
- Publication number
- JPH052653A JPH052653A JP3154278A JP15427891A JPH052653A JP H052653 A JPH052653 A JP H052653A JP 3154278 A JP3154278 A JP 3154278A JP 15427891 A JP15427891 A JP 15427891A JP H052653 A JPH052653 A JP H052653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- input
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はアナログ／デジタル（Ａ
Ｄ）変換器を内蔵したワンチップマイクロコンピュータ
に関する。BACKGROUND OF THE INVENTION The present invention relates to analog / digital (A
D) A one-chip microcomputer incorporating a converter.
【０００２】[0002]
【従来の技術】ＡＤ変換器を内蔵したワンチップマイク
ロコンピュータ（以下、ワンチップマイコンと省略す
る）において、ＡＤ変換器用のアナログ信号の入力端子
をデジタル信号の入力端子と兼用したものがある。図１
はこのようなＡＤ変換器内蔵型ワンチップマイコンのア
ナログ信号入力部分の従来構成を示すブロック図であ
る。図中１はワンチップマイコンであって、アナログ・
デジタル兼用の入力端子２には、アナログ信号をデジタ
ル変換するＡＤ変換器３及び２入力ＮＡＮＤ回路からな
るデジタル信号の入力バッファ４の一方の入力が並列に
接続される。2. Description of the Related Art In some one-chip microcomputers (hereinafter abbreviated as one-chip microcomputers) incorporating an AD converter, an analog signal input terminal for the AD converter is also used as a digital signal input terminal. Figure 1
FIG. 3 is a block diagram showing a conventional configuration of an analog signal input portion of such a one-chip microcomputer with a built-in AD converter. In the figure, 1 is a one-chip microcomputer
One input of a digital signal input buffer 4 composed of an AD converter 3 for converting an analog signal into a digital signal and a 2-input NAND circuit is connected in parallel to the input terminal 2 which also serves as a digital signal.
【０００３】入力バッファ４の他方の入力には、入力端
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。The other input of the input buffer 4 is an RD signal line 5 for a read signal (RD signal) which becomes "H (high level)" when reading a digital signal from the input terminal 2.
Are connected. The input buffer 4 is connected to the CPU 10 via the RD signal line 5, and the AD converter 3 is connected to the CPU 10 via the signal line 11 of the conversion permission signal given from the CPU 10 to permit the analog / digital conversion.
【０００４】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をＡＤ変換器３に対するアナログ信号入
力用に用いる場合、入力端子２とＡＤ変換器３とは直結
しているので、アナログ信号はＡＤ変換器３にそのまま
入力される。このアナログ信号は入力バッファ４の一方
の入力にも与えられるが、入力端子２をアナログ信号用
として用いている場合、ＣＰＵ１０から与えられるＲＤ
信号は“Ｌ（ローレベル）”であって入力端子２からの
信号の読み込みは行わないため、入力バッファ４の出力
は常に“Ｈ”となる。一方、入力端子２をデジタル信号
用として用いる場合、ＣＰＵ１０からのＲＤ信号は
“Ｈ”になり、入力バッファ４は入力端子２から入力さ
れる信号を反転出力する。The processing operation of analog / digital signals by the one-chip microcomputer having the above-mentioned configuration will be described. When the input terminal 2 is used for inputting an analog signal to the AD converter 3, since the input terminal 2 and the AD converter 3 are directly connected, the analog signal is directly input to the AD converter 3. This analog signal is also given to one input of the input buffer 4, but when the input terminal 2 is used for an analog signal, the RD given from the CPU 10
Since the signal is "L (low level)" and the signal is not read from the input terminal 2, the output of the input buffer 4 is always "H". On the other hand, when the input terminal 2 is used for a digital signal, the RD signal from the CPU 10 becomes "H", and the input buffer 4 inverts and outputs the signal input from the input terminal 2.
【０００５】即ち、入力端子２をＡＤ変換器３に対する
アナログ信号用として用いるか、入力バッファ４に入力
するデジタル信号用として用いるかの切り換えを、ＣＰ
Ｕ１０から入力バッファ４に与えられるＲＤ信号のみで
制御している。That is, the switching between the use of the input terminal 2 for an analog signal to the AD converter 3 or for a digital signal input to the input buffer 4 is performed by CP.
It is controlled only by the RD signal given from U10 to the input buffer 4.
【０００６】[0006]
【発明が解決しようとする課題】従来のＡＤ変換器内蔵
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、入力バッファに貫通電流が流れて電源にノイズ
が発生し、Ａ／Ｄ変換の精度が低下するという問題があ
った。Since the conventional one-chip microcomputer with a built-in AD converter is constructed as described above, during the A / D conversion, a digital signal is read from the input terminal for both analog and digital. However, if a digital signal is read from the dual-purpose input terminal during A / D conversion due to a program bug, CPU malfunction, etc., a through current will flow through the input buffer and noise will occur in the power supply. However, there is a problem that the accuracy of A / D conversion is reduced.
【０００７】本発明はこのような問題点を解決するため
になされたものであって、アナログ／デジタル変換中の
デジタル信号読み込みを禁止することにより、アナログ
／デジタルの変換精度が低下しないワンチップマイコン
の提供を目的とする。The present invention has been made in order to solve such a problem and is a one-chip microcomputer in which analog / digital conversion accuracy is not lowered by prohibiting reading of a digital signal during analog / digital conversion. For the purpose of providing.
【０００８】[0008]
【課題を解決するための手段】本発明のワンチップマイ
クロコンピュータは、アナログ信号と兼用の入力端子か
ら入力したデジタル信号の読み込み信号が出力された場
合、アナログ信号がデジタル変換中であるか否かに応じ
て生成する制御信号によってデジタル信号の読み込みを
許可又は禁止することを特徴とする。According to the one-chip microcomputer of the present invention, when the read signal of the digital signal input from the input terminal which is also used for the analog signal is output, whether the analog signal is undergoing digital conversion or not. It is characterized in that the reading of the digital signal is permitted or prohibited by the control signal generated according to the above.
【０００９】[0009]
【作用】本発明のワンチップマイクロコンピュータは、
アナログ／デジタル変換回路のアナログ／デジタル変換
を許可／禁止する信号を用いて、アナログ／デジタル変
換中であるか否かを示す制御信号を生成し、この制御信
号が変換中でないことを示す場合はアナログ／デジタル
兼用端子からのデジタル信号の読み込みを許可する。従
って、アナログ／デジタル変換中にデジタル信号の読み
込み信号が出力された場合、アナログ／デジタル変換中
を示す制御信号がデジタル信号の読み込みを禁止する。The one-chip microcomputer of the present invention is
If a signal for permitting / prohibiting analog / digital conversion of the analog / digital conversion circuit is used to generate a control signal indicating whether or not analog / digital conversion is being performed, and if this control signal indicates that conversion is not in progress, Permits reading of digital signals from the analog / digital dual-purpose terminal. Therefore, when the read signal of the digital signal is output during the analog / digital conversion, the control signal indicating that the analog / digital conversion is in progress prohibits the reading of the digital signal.
【００１０】[0010]
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図２は本発明のワンチップマイクロコンピ
ュータのアナログ信号入力部分の構成を示すブロック図
である。図中１はワンチップマイコンであって、アナロ
グ・デジタル兼用の入力端子２には、アナログ信号をデ
ジタル変換するＡＤ変換器３及び３入力ＮＡＮＤ回路か
らなるデジタル信号の入力バッファ４の第１の入力が並
列に接続される。The present invention will be described below with reference to the drawings showing the embodiments thereof. FIG. 2 is a block diagram showing the configuration of the analog signal input portion of the one-chip microcomputer of the present invention. In the figure, 1 is a one-chip microcomputer, and an analog / digital dual-purpose input terminal 2 has a first input of a digital signal input buffer 4 including an AD converter 3 for digitally converting an analog signal and a 3-input NAND circuit. Are connected in parallel.
【００１１】入力バッファ４の第２の入力には、入力端
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。The second input of the input buffer 4 is an RD signal line 5 of a read signal (RD signal) which becomes "H (high level)" when a digital signal is read from the input terminal 2.
Are connected. The input buffer 4 is connected to the CPU 10 via the RD signal line 5, and the AD converter 3 is connected to the CPU 10 via the signal line 11 of the conversion permission signal given from the CPU 10 to permit the analog / digital conversion.
【００１２】レジスタ８には、ＡＤ変換器３がイネーブ
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤＥ
ｎａｂｌｅ（Ａ／Ｄ変換許可）信号のＡＤＥｎａｂｌｅ
信号線６が入力バッファ４の第３の入力に接続される。
ＣＰＵ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器
３がイネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に
設定する。The register 8 is provided with an AD enable flag 9 indicating whether the AD converter 3 is enabled or disabled, and the content of the AD enable flag 9 is inverted by the inverter 7 to be a low active ADE.
ADEenable of the enable (A / D conversion permission) signal
The signal line 6 is connected to the third input of the input buffer 4.
The CPU 10 sets the AD enable flag 9 to "H" when the AD converter 3 is enabled and to "L" when the AD converter 3 is disabled.
【００１３】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤＥｎａｂｌｅ信号はインバータ７によっ
て反転されて“Ｌ”になるため、このＡＤＥｎａｂｌｅ
信号を１入力とする入力バッファ４は常に“Ｈ”を出力
する。The processing operation of analog / digital signals by the one-chip microcomputer having the above-mentioned configuration will be described. CPU1 when input terminal 2 is used for analog input
0 enables the A / D conversion enable of the AD converter 3 and sets the AD enable flag 9 in the register 8 to "H". Since the ADEnable signal is inverted by the inverter 7 and becomes “L”, the ADEnable signal is
The input buffer 4, which receives a signal as one input, always outputs "H".
【００１４】ＡＤ変換器３のイネーブル時に入力端子２
からデジタル入力を読み出すべくＣＰＵ１０がＲＤ信号
を“Ｈ”にしても、入力バッファ４からは常に“Ｈ”が
出力されるため、デジタル信号が読み出せない。従っ
て、Ａ／Ｄ変換中は入力バッファ４に貫通電流が流れな
いので、Ａ／Ｄ変換精度が低下することはない。Input terminal 2 when AD converter 3 is enabled
Even if the CPU 10 sets the RD signal to "H" in order to read the digital input from, the input buffer 4 always outputs "H", so that the digital signal cannot be read. Therefore, no through current flows through the input buffer 4 during the A / D conversion, so that the A / D conversion accuracy does not decrease.
【００１５】一方、ＡＤ変換器３がディセーブルの時は
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤＥｎａｂｌｅ信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。On the other hand, when the AD converter 3 is disabled, the AD enable flag 9 in the register 8 is set to "L", and the ADABLE signal is inverted to "H" by the inverter 7. Therefore, when the RD signal becomes "H", the input buffer 4 inverts and outputs the signal input from the input terminal 2, and the digital signal input from the input terminal 2 is read out via the input buffer 4.
【００１６】なお、本実施例ではＡＤＥｎａｂｌｅ信号
の状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デ
ジタル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。In this embodiment, the bit is set to "H" or "L" in accordance with the state of the ADEEnable signal to control the reading of the digital signal, but the reading control means is not limited to this. Not a thing.
【００１７】[0017]
【発明の効果】以上のように、本発明のワンチップマイ
コンは、Ａ／Ｄ変換中であるか否かに応じた制御信号を
生成し、この制御信号によって、Ａ／Ｄ変換中に読み込
み信号が与えられても読み込みを禁止して貫通電流によ
る雑音の発生を回避してＡ／Ｄ変換精度を低下させない
という優れた効果を奏する。As described above, the one-chip microcomputer of the present invention generates the control signal according to whether or not the A / D conversion is in progress, and the control signal causes the read signal during the A / D conversion. Is provided, the reading is prohibited, the generation of noise due to the through current is avoided, and the A / D conversion accuracy is not deteriorated.
【図１】従来のワンチップマイコンの構成を示すブロッ
ク図である。FIG. 1 is a block diagram showing a configuration of a conventional one-chip microcomputer.
【図２】本発明のワンチップマイコンの構成を示すブロ
ック図である。FIG. 2 is a block diagram showing a configuration of a one-chip microcomputer of the present invention.
１ ワンチップマイコン ２ 入力端子 ３ ＡＤ変換器 ４ 入力バッファ ５ ＲＤ信号線 ６ ＡＤＥｎａｂｌｅ信号線 ９ ＡＤイネーブルフラグ １０ ＣＰＵ 1 One-chip microcomputer 2 Input terminal 3 AD converter 4 Input buffer 5 RD signal line 6 ADEEnable signal line 9 AD enable flag 10 CPU
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年１月２２日[Submission date] January 22, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００６[Correction target item name] 0006
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００６】[0006]
【発明が解決しようとする課題】従来のＡＤ変換器内蔵
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、兼用入力端子に中間電位が入力されていると、
入力バッファに貫通電流が流れて電源にノイズが発生
し、Ａ／Ｄ変換の精度が低下するという問題があった。Since the conventional one-chip microcomputer with a built-in AD converter is constructed as described above, during the A / D conversion, a digital signal is read from the input terminal for both analog and digital. However, if a digital signal is read from the dual-purpose input terminal during A / D conversion due to a program bug, CPU malfunction, etc., if an intermediate potential is input to the dual-purpose input terminal,
There is a problem in that a through current flows through the input buffer to generate noise in the power supply, and the accuracy of A / D conversion deteriorates.
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１２[Correction target item name] 0012
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１２】レジスタ８には、ＡＤ変換器３がイネーブ
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤイ
ネーブル（Ａ／Ｄ変換許可）信号のＡＤイネーブル信号
線６が入力バッファ４の第３の入力に接続される。ＣＰ
Ｕ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器３が
イネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に設定
する。The register 8 is provided with an AD enable flag 9 indicating whether the AD converter 3 is enabled or disabled, and the content of the AD enable flag 9 is inverted by the inverter 7 to be a low active AD. I
The AD enable signal line 6 for the enable (A / D conversion enable) signal is connected to the third input of the input buffer 4. CP
The U10 sets the AD enable flag 9 to "H" when the AD converter 3 is enabled and to "L" when the AD converter 3 is disabled.
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１３[Correction target item name] 0013
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１３】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤイネーブル信号はインバータ７によって
反転されて“Ｌ”になるため、このＡＤイネーブル信号
を１入力とする入力バッファ４は常に“Ｈ”を出力す
る。The processing operation of analog / digital signals by the one-chip microcomputer having the above-mentioned configuration will be described. CPU1 when input terminal 2 is used for analog input
0 enables the A / D conversion enable of the AD converter 3, and sets the AD enable flag 9 in the register 8 to "H". Since the AD enable signal is inverted by the inverter 7 and becomes "L", the input buffer 4 which receives this AD enable signal as one input always outputs "H".
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１５[Correction target item name] 0015
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１５】一方、ＡＤ変換器３がディセーブルの時は
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤイネーブル信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。On the other hand, when the AD converter 3 is disabled, the AD enable flag 9 in the register 8 is set to "L", and the AD enable signal is inverted to "H" by the inverter 7. Therefore, when the RD signal becomes "H", the input buffer 4 inverts and outputs the signal input from the input terminal 2, and the digital signal input from the input terminal 2 is read out via the input buffer 4.
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１６】なお、本実施例ではＡＤイネーブル信号の
状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デジ
タル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。In this embodiment, the bit is set to "H" or "L" according to the state of the AD enable signal and the reading of the digital signal is controlled. It is not limited.
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】符号の説明[Correction target item name] Explanation of code
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【符号の説明】 １ ワンチップマイコン ２ 入力端子 ３ ＡＤ変換器 ４ 入力バッファ ５ ＲＤ信号線 ６ ＡＤイネーブル信号線７ インバータ ８ レジスタ ９ ＡＤイネーブルフラグ １０ ＣＰＵ１１ ＡＤ変換許可信号線 [Explanation of symbols] 1 one-chip microcomputer 2 input terminal 3 AD converter 4 input buffer 5 RD signal line 6 AD enable signal line 7 inverter 8 register 9 AD enable flag 10 CPU 11 AD conversion enable signal line
【手続補正７】[Procedure Amendment 7]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】図２[Name of item to be corrected] Figure 2
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図２】 [Fig. 2]
Claims (1)
アナログ／デジタル変換回路を内蔵しており、該アナロ
グ／デジタル変換回路に対するアナログ信号の入力端子
がデジタル信号の入力端子と共通であるワンチップマイ
クロコンピュータにおいて、アナログ／デジタル変換の
許可／禁止信号を生成し、また前記入力端子から入力す
るデジタル信号の読み込みを指示する回路と、該回路が
生成するアナログ／デジタル変換の許可／禁止信号に対
応する制御信号を生成する手段と、前記入力端子から入
力するデジタル信号の前記回路への読み込みを前記制御
信号によって許可又は禁止する回路とを備えたことを特
徴とするワンチップマイクロコンピュータ。Claim: What is claimed is: 1. An analog / digital conversion circuit for converting an analog signal into a digital signal is built in, and an analog signal input terminal to the analog / digital conversion circuit is common with a digital signal input terminal. In the one-chip microcomputer, a circuit for generating a permission / prohibition signal for analog / digital conversion and for instructing reading of a digital signal input from the input terminal, and a permission / prohibition for analog / digital conversion generated by the circuit. A one-chip microcomputer provided with means for generating a control signal corresponding to the prohibition signal, and a circuit for permitting or prohibiting reading of the digital signal input from the input terminal into the circuit by the control signal. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154278A JPH052653A (en) | 1991-06-26 | 1991-06-26 | One-chip micro computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154278A JPH052653A (en) | 1991-06-26 | 1991-06-26 | One-chip micro computer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052653A true JPH052653A (en) | 1993-01-08 |
Family
ID=15580665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154278A Pending JPH052653A (en) | 1991-06-26 | 1991-06-26 | One-chip micro computer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052653A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604500A (en) * | 1993-06-10 | 1997-02-18 | Nippondenso Co., Ltd. | A/D conversion process |
| JPH09246939A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Semiconductor circuit |
| JP2014213510A (en) * | 2013-04-24 | 2014-11-17 | キヤノン株式会社 | Recording head and recording device |
-
1991
- 1991-06-26 JP JP3154278A patent/JPH052653A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604500A (en) * | 1993-06-10 | 1997-02-18 | Nippondenso Co., Ltd. | A/D conversion process |
| JPH09246939A (en) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | Semiconductor circuit |
| JP2014213510A (en) * | 2013-04-24 | 2014-11-17 | キヤノン株式会社 | Recording head and recording device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945507A (en) | Overflow correction circuit | |
| KR102599033B1 (en) | Low-power double error correction—triple error detection (DEB-TED) decoder | |
| JPH04328624A (en) | Analog-digital mixed integrated circuit | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| EP0989495B1 (en) | Electronic circuit for protecting data contained in a semiconductor device | |
| US7461118B2 (en) | Arithmetic logic unit with merged circuitry for comparison, minimum/maximum selection and saturation for signed and unsigned numbers | |
| JPH06175888A (en) | Abnormal access detection circuit | |
| JPH0485630A (en) | Interruption controller | |
| JP2000283750A (en) | Detection angle data correction method | |
| JPH06276063A (en) | Latch circuit | |
| JPH05165734A (en) | Fixed failure diagnostic device for main memory | |
| JPWO2006106576A1 (en) | Parity prediction circuit and logical operation circuit using the same | |
| JP2007026091A (en) | Interrupt control circuit and its control method | |
| KR920002107Y1 (en) | Reset prevention circuit of computer system | |
| JPH0646520B2 (en) | Semiconductor memory device | |
| JPS59211145A (en) | Logic circuit discrimination method | |
| JPH05334075A (en) | Digital processor | |
| JPS5917720A (en) | Successively comparing a/d converter having test function | |
| JPS6131491B2 (en) | ||
| JPH0638239B2 (en) | Error correction mechanism | |
| JPH05120052A (en) | Microprocessor with self-test function | |
| KR20030028601A (en) | Interrupt handler with variable interrrupt priority | |
| JPH10105377A (en) | Floating-point data processing means | |
| JPH10207739A (en) | Microcomputer | |
| JP2003045979A (en) | Semiconductor integrated circuit system |