JPH052653A - ワンチツプマイクロコンピユータ - Google Patents
ワンチツプマイクロコンピユータInfo
- Publication number
- JPH052653A JPH052653A JP3154278A JP15427891A JPH052653A JP H052653 A JPH052653 A JP H052653A JP 3154278 A JP3154278 A JP 3154278A JP 15427891 A JP15427891 A JP 15427891A JP H052653 A JPH052653 A JP H052653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- input
- analog
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換中のデジタル信号読み出しを禁止
してＡ／Ｄ変換中の貫通電流による雑音の発生を回避し
Ａ／Ｄ変換精度を低下させない。 【構成】 アナログ・デジタル兼用の入力端子２にデジ
タル信号の入力バッファ４と並列に接続されたＡＤ変換
器３のイネーブル／ディセーブルに応じた値に設定され
るＡＤイネーブルフラグ９を設け、ＡＤイネーブルフラ
グ９を反転させたローアクティブのＡＤＥｎａｂｌｅ信
号を生成する。ＡＤＥｎａｂｌｅ信号によって入力バッ
ファ４を制御し、Ａ／Ｄ変換時にはＣＰＵ１０から入力
バッファ４に読み出し信号（ＲＤ信号）が与えられても
デジタル入力に応じた出力を行わずにデジタル信号の読
み出しを禁止する。
してＡ／Ｄ変換中の貫通電流による雑音の発生を回避し
Ａ／Ｄ変換精度を低下させない。 【構成】 アナログ・デジタル兼用の入力端子２にデジ
タル信号の入力バッファ４と並列に接続されたＡＤ変換
器３のイネーブル／ディセーブルに応じた値に設定され
るＡＤイネーブルフラグ９を設け、ＡＤイネーブルフラ
グ９を反転させたローアクティブのＡＤＥｎａｂｌｅ信
号を生成する。ＡＤＥｎａｂｌｅ信号によって入力バッ
ファ４を制御し、Ａ／Ｄ変換時にはＣＰＵ１０から入力
バッファ４に読み出し信号（ＲＤ信号）が与えられても
デジタル入力に応じた出力を行わずにデジタル信号の読
み出しを禁止する。
Description
【０００１】
【産業上の利用分野】本発明はアナログ／デジタル（Ａ
Ｄ）変換器を内蔵したワンチップマイクロコンピュータ
に関する。
Ｄ）変換器を内蔵したワンチップマイクロコンピュータ
に関する。
【０００２】
【従来の技術】ＡＤ変換器を内蔵したワンチップマイク
ロコンピュータ（以下、ワンチップマイコンと省略す
る）において、ＡＤ変換器用のアナログ信号の入力端子
をデジタル信号の入力端子と兼用したものがある。図１
はこのようなＡＤ変換器内蔵型ワンチップマイコンのア
ナログ信号入力部分の従来構成を示すブロック図であ
る。図中１はワンチップマイコンであって、アナログ・
デジタル兼用の入力端子２には、アナログ信号をデジタ
ル変換するＡＤ変換器３及び２入力ＮＡＮＤ回路からな
るデジタル信号の入力バッファ４の一方の入力が並列に
接続される。
ロコンピュータ（以下、ワンチップマイコンと省略す
る）において、ＡＤ変換器用のアナログ信号の入力端子
をデジタル信号の入力端子と兼用したものがある。図１
はこのようなＡＤ変換器内蔵型ワンチップマイコンのア
ナログ信号入力部分の従来構成を示すブロック図であ
る。図中１はワンチップマイコンであって、アナログ・
デジタル兼用の入力端子２には、アナログ信号をデジタ
ル変換するＡＤ変換器３及び２入力ＮＡＮＤ回路からな
るデジタル信号の入力バッファ４の一方の入力が並列に
接続される。
【０００３】入力バッファ４の他方の入力には、入力端
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。
【０００４】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をＡＤ変換器３に対するアナログ信号入
力用に用いる場合、入力端子２とＡＤ変換器３とは直結
しているので、アナログ信号はＡＤ変換器３にそのまま
入力される。このアナログ信号は入力バッファ４の一方
の入力にも与えられるが、入力端子２をアナログ信号用
として用いている場合、ＣＰＵ１０から与えられるＲＤ
信号は“Ｌ（ローレベル）”であって入力端子２からの
信号の読み込みは行わないため、入力バッファ４の出力
は常に“Ｈ”となる。一方、入力端子２をデジタル信号
用として用いる場合、ＣＰＵ１０からのＲＤ信号は
“Ｈ”になり、入力バッファ４は入力端子２から入力さ
れる信号を反転出力する。
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をＡＤ変換器３に対するアナログ信号入
力用に用いる場合、入力端子２とＡＤ変換器３とは直結
しているので、アナログ信号はＡＤ変換器３にそのまま
入力される。このアナログ信号は入力バッファ４の一方
の入力にも与えられるが、入力端子２をアナログ信号用
として用いている場合、ＣＰＵ１０から与えられるＲＤ
信号は“Ｌ（ローレベル）”であって入力端子２からの
信号の読み込みは行わないため、入力バッファ４の出力
は常に“Ｈ”となる。一方、入力端子２をデジタル信号
用として用いる場合、ＣＰＵ１０からのＲＤ信号は
“Ｈ”になり、入力バッファ４は入力端子２から入力さ
れる信号を反転出力する。
【０００５】即ち、入力端子２をＡＤ変換器３に対する
アナログ信号用として用いるか、入力バッファ４に入力
するデジタル信号用として用いるかの切り換えを、ＣＰ
Ｕ１０から入力バッファ４に与えられるＲＤ信号のみで
制御している。
アナログ信号用として用いるか、入力バッファ４に入力
するデジタル信号用として用いるかの切り換えを、ＣＰ
Ｕ１０から入力バッファ４に与えられるＲＤ信号のみで
制御している。
【０００６】
【発明が解決しようとする課題】従来のＡＤ変換器内蔵
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、入力バッファに貫通電流が流れて電源にノイズ
が発生し、Ａ／Ｄ変換の精度が低下するという問題があ
った。
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、入力バッファに貫通電流が流れて電源にノイズ
が発生し、Ａ／Ｄ変換の精度が低下するという問題があ
った。
【０００７】本発明はこのような問題点を解決するため
になされたものであって、アナログ／デジタル変換中の
デジタル信号読み込みを禁止することにより、アナログ
／デジタルの変換精度が低下しないワンチップマイコン
の提供を目的とする。
になされたものであって、アナログ／デジタル変換中の
デジタル信号読み込みを禁止することにより、アナログ
／デジタルの変換精度が低下しないワンチップマイコン
の提供を目的とする。
【０００８】
【課題を解決するための手段】本発明のワンチップマイ
クロコンピュータは、アナログ信号と兼用の入力端子か
ら入力したデジタル信号の読み込み信号が出力された場
合、アナログ信号がデジタル変換中であるか否かに応じ
て生成する制御信号によってデジタル信号の読み込みを
許可又は禁止することを特徴とする。
クロコンピュータは、アナログ信号と兼用の入力端子か
ら入力したデジタル信号の読み込み信号が出力された場
合、アナログ信号がデジタル変換中であるか否かに応じ
て生成する制御信号によってデジタル信号の読み込みを
許可又は禁止することを特徴とする。
【０００９】
【作用】本発明のワンチップマイクロコンピュータは、
アナログ／デジタル変換回路のアナログ／デジタル変換
を許可／禁止する信号を用いて、アナログ／デジタル変
換中であるか否かを示す制御信号を生成し、この制御信
号が変換中でないことを示す場合はアナログ／デジタル
兼用端子からのデジタル信号の読み込みを許可する。従
って、アナログ／デジタル変換中にデジタル信号の読み
込み信号が出力された場合、アナログ／デジタル変換中
を示す制御信号がデジタル信号の読み込みを禁止する。
アナログ／デジタル変換回路のアナログ／デジタル変換
を許可／禁止する信号を用いて、アナログ／デジタル変
換中であるか否かを示す制御信号を生成し、この制御信
号が変換中でないことを示す場合はアナログ／デジタル
兼用端子からのデジタル信号の読み込みを許可する。従
って、アナログ／デジタル変換中にデジタル信号の読み
込み信号が出力された場合、アナログ／デジタル変換中
を示す制御信号がデジタル信号の読み込みを禁止する。
【００１０】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図２は本発明のワンチップマイクロコンピ
ュータのアナログ信号入力部分の構成を示すブロック図
である。図中１はワンチップマイコンであって、アナロ
グ・デジタル兼用の入力端子２には、アナログ信号をデ
ジタル変換するＡＤ変換器３及び３入力ＮＡＮＤ回路か
らなるデジタル信号の入力バッファ４の第１の入力が並
列に接続される。
て説明する。図２は本発明のワンチップマイクロコンピ
ュータのアナログ信号入力部分の構成を示すブロック図
である。図中１はワンチップマイコンであって、アナロ
グ・デジタル兼用の入力端子２には、アナログ信号をデ
ジタル変換するＡＤ変換器３及び３入力ＮＡＮＤ回路か
らなるデジタル信号の入力バッファ４の第１の入力が並
列に接続される。
【００１１】入力バッファ４の第２の入力には、入力端
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。
子２からデジタル信号を読み出す時“Ｈ（ハイレベ
ル）”となる読み込み信号（ＲＤ信号）のＲＤ信号線５
が接続される。入力バッファ４はＲＤ信号線５を介して
ＣＰＵ１０に接続され、ＡＤ変換器３は、アナログ／デ
ジタル変換を許可すべくＣＰＵ１０から与えられる変換
許可信号の信号線１１を介してＣＰＵ１０に接続され
る。
【００１２】レジスタ８には、ＡＤ変換器３がイネーブ
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤＥ
ｎａｂｌｅ（Ａ／Ｄ変換許可）信号のＡＤＥｎａｂｌｅ
信号線６が入力バッファ４の第３の入力に接続される。
ＣＰＵ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器
３がイネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に
設定する。
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤＥ
ｎａｂｌｅ（Ａ／Ｄ変換許可）信号のＡＤＥｎａｂｌｅ
信号線６が入力バッファ４の第３の入力に接続される。
ＣＰＵ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器
３がイネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に
設定する。
【００１３】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤＥｎａｂｌｅ信号はインバータ７によっ
て反転されて“Ｌ”になるため、このＡＤＥｎａｂｌｅ
信号を１入力とする入力バッファ４は常に“Ｈ”を出力
する。
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤＥｎａｂｌｅ信号はインバータ７によっ
て反転されて“Ｌ”になるため、このＡＤＥｎａｂｌｅ
信号を１入力とする入力バッファ４は常に“Ｈ”を出力
する。
【００１４】ＡＤ変換器３のイネーブル時に入力端子２
からデジタル入力を読み出すべくＣＰＵ１０がＲＤ信号
を“Ｈ”にしても、入力バッファ４からは常に“Ｈ”が
出力されるため、デジタル信号が読み出せない。従っ
て、Ａ／Ｄ変換中は入力バッファ４に貫通電流が流れな
いので、Ａ／Ｄ変換精度が低下することはない。
からデジタル入力を読み出すべくＣＰＵ１０がＲＤ信号
を“Ｈ”にしても、入力バッファ４からは常に“Ｈ”が
出力されるため、デジタル信号が読み出せない。従っ
て、Ａ／Ｄ変換中は入力バッファ４に貫通電流が流れな
いので、Ａ／Ｄ変換精度が低下することはない。
【００１５】一方、ＡＤ変換器３がディセーブルの時は
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤＥｎａｂｌｅ信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤＥｎａｂｌｅ信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。
【００１６】なお、本実施例ではＡＤＥｎａｂｌｅ信号
の状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デ
ジタル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。
の状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デ
ジタル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。
【００１７】
【発明の効果】以上のように、本発明のワンチップマイ
コンは、Ａ／Ｄ変換中であるか否かに応じた制御信号を
生成し、この制御信号によって、Ａ／Ｄ変換中に読み込
み信号が与えられても読み込みを禁止して貫通電流によ
る雑音の発生を回避してＡ／Ｄ変換精度を低下させない
という優れた効果を奏する。
コンは、Ａ／Ｄ変換中であるか否かに応じた制御信号を
生成し、この制御信号によって、Ａ／Ｄ変換中に読み込
み信号が与えられても読み込みを禁止して貫通電流によ
る雑音の発生を回避してＡ／Ｄ変換精度を低下させない
という優れた効果を奏する。
【図１】従来のワンチップマイコンの構成を示すブロッ
ク図である。
ク図である。
【図２】本発明のワンチップマイコンの構成を示すブロ
ック図である。
ック図である。
１ ワンチップマイコン ２ 入力端子 ３ ＡＤ変換器 ４ 入力バッファ ５ ＲＤ信号線 ６ ＡＤＥｎａｂｌｅ信号線 ９ ＡＤイネーブルフラグ １０ ＣＰＵ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】
【発明が解決しようとする課題】従来のＡＤ変換器内蔵
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、兼用入力端子に中間電位が入力されていると、
入力バッファに貫通電流が流れて電源にノイズが発生
し、Ａ／Ｄ変換の精度が低下するという問題があった。
型ワンチップマイコンは以上のように構成されているの
で、Ａ／Ｄ変換中にはアナログ・デジタル兼用の入力端
子からのデジタル信号の読み込みを禁止しているが、プ
ログラムのバグ，ＣＰＵの誤動作等により、Ａ／Ｄ変換
中に兼用入力端子からのデジタル信号の読み込みを行っ
た場合、兼用入力端子に中間電位が入力されていると、
入力バッファに貫通電流が流れて電源にノイズが発生
し、Ａ／Ｄ変換の精度が低下するという問題があった。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】レジスタ８には、ＡＤ変換器３がイネーブ
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤイ
ネーブル（Ａ／Ｄ変換許可）信号のＡＤイネーブル信号
線６が入力バッファ４の第３の入力に接続される。ＣＰ
Ｕ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器３が
イネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に設定
する。
ルであるかディセーブルであるかを示すＡＤイネーブル
フラグ９が設けられてあり、ＡＤイネーブルフラグ９の
内容をインバータ７で反転したローアクティブのＡＤイ
ネーブル（Ａ／Ｄ変換許可）信号のＡＤイネーブル信号
線６が入力バッファ４の第３の入力に接続される。ＣＰ
Ｕ１０は、ＡＤイネーブルフラグ９を、ＡＤ変換器３が
イネーブルの時“Ｈ”、ディセーブルの時“Ｌ”に設定
する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】以上のような構成のワンチップマイコンに
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤイネーブル信号はインバータ７によって
反転されて“Ｌ”になるため、このＡＤイネーブル信号
を１入力とする入力バッファ４は常に“Ｈ”を出力す
る。
よるアナログ・デジタル信号の処理動作について説明す
る。入力端子２をアナログ入力に用いる場合、ＣＰＵ１
０はＡＤ変換器３をＡ／Ｄ変換イネーブルとするととも
に、レジスタ８内のＡＤイネーブルフラグ９を“Ｈ”に
設定する。ＡＤイネーブル信号はインバータ７によって
反転されて“Ｌ”になるため、このＡＤイネーブル信号
を１入力とする入力バッファ４は常に“Ｈ”を出力す
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】一方、ＡＤ変換器３がディセーブルの時は
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤイネーブル信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。
レジスタ８内のＡＤイネーブルフラグ９に“Ｌ”が設定
され、ＡＤイネーブル信号はインバータ７によって
“Ｈ”に反転される。従って、ＲＤ信号が“Ｈ”になれ
ば入力バッファ４は入力端子２から入力される信号を反
転出力し、入力端子２からのデジタル信号入力は入力バ
ッファ４を介して読み出される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】なお、本実施例ではＡＤイネーブル信号の
状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デジ
タル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。
状態に応じてビットを“Ｈ”又は“Ｌ”に設定し、デジ
タル信号の読み込みを制御する場合について説明した
が、読み込みの制御手段はこれに限るものではない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ ワンチップマイコン ２ 入力端子 ３ ＡＤ変換器 ４ 入力バッファ ５ ＲＤ信号線 ６ ＡＤイネーブル信号線７ インバータ ８ レジスタ ９ ＡＤイネーブルフラグ １０ ＣＰＵ１１ ＡＤ変換許可信号線
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (1)
- 【特許請求の範囲】 【請求項１】 アナログ信号をデジタル信号に変換する
アナログ／デジタル変換回路を内蔵しており、該アナロ
グ／デジタル変換回路に対するアナログ信号の入力端子
がデジタル信号の入力端子と共通であるワンチップマイ
クロコンピュータにおいて、アナログ／デジタル変換の
許可／禁止信号を生成し、また前記入力端子から入力す
るデジタル信号の読み込みを指示する回路と、該回路が
生成するアナログ／デジタル変換の許可／禁止信号に対
応する制御信号を生成する手段と、前記入力端子から入
力するデジタル信号の前記回路への読み込みを前記制御
信号によって許可又は禁止する回路とを備えたことを特
徴とするワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154278A JPH052653A (ja) | 1991-06-26 | 1991-06-26 | ワンチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3154278A JPH052653A (ja) | 1991-06-26 | 1991-06-26 | ワンチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH052653A true JPH052653A (ja) | 1993-01-08 |
Family
ID=15580665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3154278A Pending JPH052653A (ja) | 1991-06-26 | 1991-06-26 | ワンチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH052653A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604500A (en) * | 1993-06-10 | 1997-02-18 | Nippondenso Co., Ltd. | A/D conversion process |
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
| JP2014213510A (ja) * | 2013-04-24 | 2014-11-17 | キヤノン株式会社 | 記録ヘッド及び記録装置 |
-
1991
- 1991-06-26 JP JP3154278A patent/JPH052653A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604500A (en) * | 1993-06-10 | 1997-02-18 | Nippondenso Co., Ltd. | A/D conversion process |
| JPH09246939A (ja) * | 1996-03-04 | 1997-09-19 | Mitsubishi Electric Corp | 半導体回路 |
| JP2014213510A (ja) * | 2013-04-24 | 2014-11-17 | キヤノン株式会社 | 記録ヘッド及び記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4945507A (en) | Overflow correction circuit | |
| JPH04328624A (ja) | アナログ・ディジタル混在集積回路 | |
| JPH052653A (ja) | ワンチツプマイクロコンピユータ | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| JPS6161413B2 (ja) | ||
| EP0989495B1 (en) | Electronic circuit for protecting data contained in a semiconductor device | |
| US7461118B2 (en) | Arithmetic logic unit with merged circuitry for comparison, minimum/maximum selection and saturation for signed and unsigned numbers | |
| JPH06175888A (ja) | 異常アクセス検出回路 | |
| JP2000283750A (ja) | 検出角度データ補正方法 | |
| JPH06276063A (ja) | ラッチ回路 | |
| JPWO2006106576A1 (ja) | パリティ予測回路及びこれを使用した論理演算回路 | |
| JP2007026091A (ja) | 割込み制御回路およびその制御方法 | |
| KR920002107Y1 (ko) | 컴퓨터 시스템의 리세트 방지회로 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH0646520B2 (ja) | 半導体記憶装置 | |
| JPS59211145A (ja) | 論理回路判別方式 | |
| JPH05334075A (ja) | ディジタルプロセッサ | |
| JPS5917720A (ja) | テスト機能を持つ逐次比較型ａ／ｄ変換器 | |
| JPS6131491B2 (ja) | ||
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPH05120052A (ja) | セルフテスト機能付マイクロプロセツサ | |
| KR20030028601A (ko) | 변경 가능한 인터럽트 우선순위를 갖는 인터럽트 처리기 | |
| JPH02297683A (ja) | マイクロコンピュータ | |
| JPH07219896A (ja) | 半導体集積回路 | |
| JPH10207739A (ja) | マイクロコンピュータ |