JPH05265596A - 装置初期化方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はＣＰＵを用いてソフトウェア制御に
より動作する監視制御網などにおける装置の初期化方式
に関するものであり、装置に異常が起きた時にその異常
が起きている箇所を自動的に検出しその箇所のみをリセ
ットすることにより、障害の自動復旧を可能にするとと
もに、障害箇所以外でのデータの消失を防止することを
目的とする。 【構成】 各種の機能ブロック１２、１３、１４・・・
からなり、ＣＰＵ１１を用いたソフトウェア制御により
動作する装置において、その各種の機能ブロック１２、
１３、１４・・・にそれぞれ対応して設けられて対応機
能ブロックのリセットを指令するリセット指令信号がセ
ットされるリセットレジスタ１７と、リセットレジスタ
１７にセットされたリセット指令信号に応じて対応する
機能ブロックをハードウェアリセットするリセット回路
１５とを備え、ＣＰＵ１１でその各種の機能ブロックの
障害の有無を判定して障害機能ブロックに対応したリセ
ットレジスタにリセット指令信号をセットするように構
成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＣＰＵを用いてソフトウ
ェア制御により動作する監視制御網などにおける装置の
初期化方式に関するものである。

【０００２】

【従来の技術】図４には監視制御網の網構成の一例が示
される。図示のように、１局の親局ＭＳ１と６局の子局
ＳＳ２〜ＳＳ７からなり、親局ＭＳ１から各子局ＳＳ２
〜ＳＳ７に対して順次にポーリング要求を行ってデータ
の送受信等を指令し、各子局ＳＳ２〜ＳＳ７はポーリン
グ要求に応じてポーリング応答を親局ＭＳ１に返してデ
ータの送受信などを行うものである。

【０００３】この監視制御網における局内の初期化回路
部分の構成が図５に示される。図５において、１はＣＰ
Ｕ（中央処理装置）、２は送受信制御部、３はデータ入
出力部、４はその他の入出力部、５’はリセット回路、
６はパワーオンリセット部、８’は制御線インタフェー
ス部、９はバス（データバス、アドレスバス、コントロ
ールバス）である。

【０００４】ここでＣＰＵ１は、各々がＬＳＩからなる
各種機能ブロック（送受信制御部２、データ入出力部
３、その他の入出力部４など）に対してバス９を介して
アクセスしそれらを制御しているものであり、それらの
機能ブロックに障害がある時にはそれを検知し、その障
害ブロックに対してバス９を介してソフトウェアリセッ
ト（あるいはコマンドリセットとも称する）をかけるこ
とができる。なお、このソフトウェアリセットは、ＣＰ
Ｕ１からバス９を通して各機能ブロック内のリセット用
レジスタにリセット命令を書き込み、ＬＳＩがそれを解
読してその内部回路にリセットをかける機能である。

【０００５】送受信制御部２は他局とのデータの送受信
を制御する回路である。データ入出力部３は自局内のア
ラーム情報などを入出力する回路である。その他の入出
力部４はその他の情報を入出力する回路である。制御線
インタフェース部８’は制御線を介して他局との間で制
御信号を送受する回路である。パワーオンリセット部６
は電源立上げ時にパワーオンリセット信号を生成する回
路である。

【０００６】リセット回路５’は、局内の各回路に対し
て電源立上げ時や障害時等に初期化を行う回路であり、
手動の強制リセットスイッチにより生成される強制リセ
ット信号、ウォッチドックタイマ等によるＣＰＵ１のソ
フトウェア異常検出時に生成されるソフト異常リセット
信号、あるいはパワーオンリセット部６により電源立上
げ時に生成されるパワーオンリセット信号を受信した時
に、局内の各種機能ブロック、すなわちＣＰＵ１、送受
信制御部２、データ入出力部３、その他の入出力部４、
制御線インタフェース部８’等に対して一斉にハードウ
ェアリセットを行う回路である。なお、このハードウェ
アリセットは機能ブロックとしてのＬＳＩに備えられた
リセット端子をグラウンド等することによりその内部回
路を強制的にリセットする機能である。

【０００７】従来方式の初期化では、電源立上げ時には
パワーオンリセット部６からパワーオンリセット信号が
リセット回路５’に入力され、それによりリセット回路
５’が各種機能ブロック（ＣＰＵ１、送受信制御部２、
データ入出力部３、その他の入出力部４、制御線インタ
フェース部８’）を一斉にハードウェアリセットをかけ
る。また同様に、強制リセットをかける時、あるいはソ
フトウェア異常リセット時にも、リセット回路５’が各
種機能ブロックに対して一斉にハードウェアリセットを
かけている。

【０００８】一方、各種機能ブロックを個別にリセット
する場合はソフトウェアリセットによっている。すなわ
ち、例えばある機能ブロック（ＬＳＩ）に対してＣＰＵ
１からアクセスした時にそれからの応答が異常であるよ
うな場合には、ＣＰＵ１はその機能ブロックに障害があ
ると見なし、その機能ブロックに対してバス９を介して
ソフトウェアリセットをかけるものであり、このソフト
ウェアリセットは各機能ブロックに対して個別的に行う
ことができる。

【０００９】

【発明が解決しようとする課題】従来の初期化方式は、
個々の機能ブロック単位での初期化はソフトウェアリセ
ットによっている。ところが、このソフトウェアリセッ
トは、各機能ブロック内でのソフトウェア制御が何らか
の原因でうまくいかず回路動作がロック状態になってし
まっているような場合には、ＣＰＵ１からのリセット命
令を受け付けることができなくなるので、その機能ブロ
ックを個別にリセットすることができない。その機能ブ
ロックをリセットするためには、保守者が強制リセット
スイッチにより手動で強制リセットを行って、局内回路
全てをリセットすることが必要になる。この結果、障害
を起こした機能ブロックのデータだけでなく、他の機能
ブロックでその時点までに監視を行っていたデータやＣ
ＰＵ１のレジスタの必要な制御データ等も全て消失され
てしまい、網監視に好ましくない影響を与えてしまう。

【００１０】また各ＬＳＩが上述のような障害を起こし
た場合、ＣＰＵ１がそれを検知したとしてもソフトウェ
アリセットを使えないので、それを自動復旧させること
はできず、保守者の手動による強制リセットが必要とな
る。この場合、上述の監視制御網における各局の初期化
は局ごとに完全に独立したものとなっており、例えば親
局ＭＳ１から子局ＳＳの一つを遠隔操作的にリセットす
るようなことができない。このため、無人局の障害時に
は、それを自動的に復旧することができず、保守者が現
地に出向いて障害調査を行い、初期化を行う必要があ
り、その復旧に手間と時間がかかる。しかも、前述した
ようにこの初期化を行うと監視データが全て消失されて
しまう。

【００１１】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、装置に異常が起きた
時にその異常が起きている箇所を自動的に検出しその箇
所のみをリセットすることにより、障害の自動復旧を可
能にするとともに、障害箇所以外でのデータの消失を防
止することにある。

【００１２】

【課題を解決するための手段】図１は本発明に係る原理
説明である。本発明の装置初期化方式は、各種の機能ブ
ロック１２、１３、１４・・・からなり、ＣＰＵ１１を
用いたソフトウェア制御により動作する装置において、
その各種の機能ブロック１２、１３、１４・・・にそれ
ぞれ対応して設けられて対応機能ブロックのリセットを
指令するリセット指令信号がセットされるリセットレジ
スタ１７と、リセットレジスタ１７にセットされたリセ
ット指令信号に応じて対応する機能ブロックをハードウ
ェアリセットするリセット回路１５とを備え、ＣＰＵ１
１でその各種の機能ブロックの障害の有無を判定して障
害機能ブロックに対応したリセットレジスタにリセット
指令信号をセットするように構成される。

【００１３】また本発明の装置初期化方式は、上述の装
置初期化方式において、親局からのリセット制御命令を
受信する受信回路１８を設け、受信回路１８は受信した
リセット制御命令に応じたリセット指令信号を生成しリ
セット回路１８に入力して各機能ブロック別にリセット
を行うように構成される。

【００１４】上述のリセット回路は強制スイッチによる
強制リセット信号、ソフトウェア異常リセット信号およ
び／または電源立上げ時のパワーオンリセット信号が入
力され、それらのリセット信号に対しては装置内の各回
路を一斉にハードウェアリセットするように構成でき
る。

【００１５】

【作用】ＣＰＵ１１は各種の機能ブロック１２、１３、
１４・・・の障害の有無を判定して障害機能ブロックが
検出された時にはその障害ブロックに対応したリセット
レジスタ１７にリセット指令信号をセットする。リセッ
ト回路１５はこのリセット指令信号に応じて対応する機
能ブロックをハードウェアリセットする。これにより各
機能ブロックを個別に確実にリセットすることが可能に
なる。

【００１６】また、装置外の例えば親局から当該装置に
対してリセット制御を行う場合には、受信回路１８で親
局からのリセット制御命令を受信し、それに応じたリセ
ット指令信号を生成してリセット回路１８に入力し、各
機能ブロック別にリセットを行う。

【００１７】上述のリセット回路は、各機能ブロック別
のリセットの他、強制スイッチによる強制リセット信
号、ソフトウェア異常リセット信号および／または電源
立上げ時のパワーオンリセット信号に対して装置内の各
回路を一斉にハードウェアリセットするように構成して
もよい。

【００１８】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としての装置初期化方
式を用いた監視制御網の局内構成が示されれる。なお図
中、前述の図５で説明したと同じ回路要素には同じ参照
番号が付されている。

【００１９】相違点として、この実施例の回路はリセッ
トレジスタ７を備えており、このリセットレジスタ７は
送受信制御部２、データ入出力部３、その他の入出力部
４にそれぞれ対応したレジスタ部７₂ 、７₃ 、７₄ を有
し、各レジスタ部７₂ 、７₃、７₄ はＣＰＵ１からバス
９を介してリセット指令信号ＲＥＧ２、ＲＥＧ３、ＲＥ
Ｇ４がセットされるようになっている。このリセット指
令信号ＲＥＧ２、ＲＥＧ３、ＲＥＧ４はそのレジスタ部
に対応する機能ブロック部、すなわち送受信制御部２、
データ入出力部３、その他の入出力部４に対してハード
ウェアリセットを指令する信号である。このリセット指
令信号ＲＥＧ２、ＲＥＧ３、ＲＥＧ４はリセット回路５
にそれぞれ入力される。

【００２０】リセット回路５は局内の各種回路にハード
ウェアリセットをかけるための回路であり、上述のリセ
ット指令信号ＲＥＧ２、ＲＥＧ３、ＲＥＧ４、強制リセ
ットスイッチからの強制リセット信号、ソフトウェア異
常リセット信号、パワーオンリセット部６からのパワー
オンリセット信号が入力されると共に、制御線インタフ
ェース部８から親局リセット指令信号ＩＦ１、ＩＦ２、
ＩＦ３、ＩＦ４が入力される。そして、これらのリセッ
ト信号に基づいてＣＰＵ１、送受信制御部２、データ入
出力部３、その他の入出力部４に対してそれぞれリセッ
ト信号ＲＳＴ１、ＲＳＴ２、ＲＳＴ３、ＲＳＴ４を生成
して出力する。

【００２１】制御線インタフェース部８は制御線を介し
て他局との間で制御情報の送受を行う回路であり、特に
親局から、局内のＣＰＵ１、送受信制御部２、データ入
出力部３、その他の入出力部４に対してそれぞれのリセ
ットを指令するリセット制御情報を受信すると、それを
解読し、その結果に基づいてＣＰＵ１のリセットを指令
する親局リセット信号ＩＦ１、送受信制御部２のリセッ
トを指令する親局リセット信号ＩＦ２、データ入出力部
３のリセットを指令する親局リセット信号ＩＦ３、その
他の入出力部４のリセットを指令する親局リセット信号
ＩＦ４を生成してリセット回路５に送出する。

【００２２】リセット回路５の概略的な構成が図３に示
される。図示のように、４つのＯＲゲート５１〜５４か
らなり、ＯＲゲート５１はＣＰＵ１へのリセット信号Ｒ
ＳＴ１を生成し、ＯＲゲート５２は送受信制御部２への
リセット信号ＲＳＴ２を生成し、ＯＲゲート５３はデー
タ入出力部３へのリセット信号ＲＳＴ３を生成し、ＯＲ
ゲート５４はその他の入出力部４へのリセット信号ＲＳ
Ｔ４を生成する。

【００２３】パワーオンリセット部６とソフト異常リセ
ット信号と強制リセット信号は各ＯＲゲート５１〜５４
にそれぞれ共通に入力されている。ＣＰＵ１リセット用
のＯＲゲート５１には親局リセット信号ＩＦ１が入力さ
れる。送受信制御部２リセット用のＯＲゲート５２には
リセット指令信号ＲＥＧ２と親局リセット信号ＩＦ２と
が入力される。データ入出力部３リセット用のＯＲゲー
ト５３にはリセット指令信号ＲＥＧ３と親局リセット信
号ＩＦ３が入力される。その他の入出力部４リセット用
のＯＲゲート５４にはリセット指令信号ＲＥＧ４と親局
リセット信号ＩＦ４が入力される。

【００２４】この実施例装置の動作が以下に説明され
る。通常、各局は電源立上げ時に、自局内のパワーオン
リセット部６で発生させるパワーオンリセット信号によ
り、リセット回路５を通じて全回路（すなわちＣＰＵ
１、送受信制御部２、データ入出力部３、その他の入出
力部４等）に対してハードウェアリセットを行って初期
化を行い、通常動作に入る。

【００２５】装置の動作中に、ＣＰＵ１のソフトウェア
異常以外の異常が起きた場合（すわち送受信制御部２、
データ入出力部３、その他の入出力部４等の異常が起き
た場合）、ＣＰＵ１がその異常箇所の判定・検出を行
い、その異常箇所に対応したリセットレジスタ７のレジ
スタ部にソフトウェア的にリセット指令信号ＲＥＧをセ
ットする。リセット回路５はこのリセット指令信号ＲＥ
Ｇに基づいてその異常と判定された機能ブロック（すな
わち送受信制御部２、データ入出力部３、またはその他
の入出力部４）だけに対してリセット信号ＲＳＴを送出
し、その異常機能ブロックをソフトウェアリセットす
る。

【００２６】なお、ＣＰＵ１のソフトウェア異常と判定
された時はソフトウェア異常リセット信号により、また
保守者の判断で強制リセットをかける時は強制リセット
信号により局内の全回路をハードウェアリセットする。

【００２７】局自体が異常状態となり、自局内のＣＰＵ
１が異常箇所を判断できないが、他局がその異常を検知
しているような場合もある。例えば親局がその子局に対
してポーリングを行ったがその応答が返ってこない時に
は、親局はその子局に異常があると判断できるが、その
子局自体は自局の異常を判断できず、その復旧動作を行
えないような場合である。

【００２８】この場合、親局がポーリングによる制御命
令として当該子局に制御線インタフェース部８を介して
制御を行い、当該子局中のデータ消失しても監視上影響
の少ない機能ブロックから順番にリセットを指令する。
制御線インタフェース部８はその指令を受けると、対応
する機能ブロックに対しての親局リセット信号ＩＦを生
成してリセット回路５に送出し、それにより当該機能ブ
ロックをハードウェアリセットする。これを各機能ブロ
ックに対して順次に行い、それでも復旧しない場合に
は、最終的には子局のＣＰＵ１をリセットする指令を行
い、それにより電源立上げ時と同じ状態にして、当該子
局の動作を確保する。

【００２９】

【発明の効果】以上に説明したように、本発明によれ
ば、装置内の異常が起きている箇所を検出してその箇所
のみをハードウェア的にリセットすることができるの
で、障害箇所以外の保持データの消失を防ぐことができ
る。また無人局であっても自動で復旧動作を行える。ま
た自動復旧動作を行える結果、たとえ復旧できなかった
場合でも障害状態をある程度把握できるので、無人局の
障害の切り分けを従来よりも的確に早く行うことができ
る。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としての装置初期化方式によ
る局内構成を示す図である。

【図３】実施例回路におけるリセット回路の概略構成の
例を示す図である。

【図４】監視制御網の例を示す図である。

【図５】従来の装置初期化方式による局内構成を示す図
である。

【符号の説明】

１ ＣＰＵ ２ 送受信制御部 ３ データ入出力部 ４ その他の入出力部 ５、５’ リセット回路 ６ パワーオンリセット部 ７ リセットレジスタ ８、８’ 制御線インタフェース部 ９ バス ５１〜５４ ＯＲゲート

Claims (3)

【特許請求の範囲】
1. 【請求項１】 各種の機能ブロック（１２、１３、１４
   ・・・）からなり、ＣＰＵ（１１）を用いたソフトウェ
   ア制御により動作する装置において、 その各種の機能ブロックにそれぞれ対応して設けられて
   対応機能ブロックのリセットを指令するリセット指令信
   号がセットされるリセットレジスタ（１７）と、 該リセットレジスタにセットされたリセット指令信号に
   応じて対応する機能ブロックをハードウェアリセットす
   るリセット回路（１５）とを備え、 ＣＰＵでその各種の機能ブロックの障害の有無を判定し
   て障害機能ブロックに対応したリセットレジスタにリセ
   ット指令信号をセットするように構成された装置初期化
   方式。
2. 【請求項２】 親局からのリセット制御命令を受信する
   受信回路を設け、該受信回路（１８）は受信したリセッ
   ト制御命令に応じたリセット指令信号を生成し該リセッ
   ト回路に入力して各機能ブロック別にリセットを行うよ
   うに構成された請求項１記載の装置初期化方式。
3. 【請求項３】 該リセット回路は強制スイッチによる強
   制リセット信号、ソフトウェア異常リセット信号および
   ／または電源立上げ時のパワーオンリセット信号が入力
   され、それらのリセット信号に対しては装置内の各回路
   を一斉にハードウェアリセットするように構成された請
   求項１または２記載の装置初期化方式。