JPH05266604A - Signal processor - Google Patents

Signal processor

Info

Publication number
JPH05266604A
JPH05266604A JP9582992A JP9582992A JPH05266604A JP H05266604 A JPH05266604 A JP H05266604A JP 9582992 A JP9582992 A JP 9582992A JP 9582992 A JP9582992 A JP 9582992A JP H05266604 A JPH05266604 A JP H05266604A
Authority
JP
Japan
Prior art keywords
digital
analog
digital signal
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9582992A
Other languages
Japanese (ja)
Inventor
Katsuhiro Kido
克浩 木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9582992A priority Critical patent/JPH05266604A/en
Publication of JPH05266604A publication Critical patent/JPH05266604A/en
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】デイジタル信号処理部及びアナログ信号処理部
が混在している信号処理装置で、全体の動作が正常か否
かを容易に診断するものである。 【構成】デイジタルアナログ変換手段から送出される出
力アナログ信号をアナログデイジタル変換手段の入力ア
ナログ信号として折り返し、所定のテスト用デイジタル
信号をデイジタル信号処理手段又はデイジタルアナログ
変換手段に入力すると共に、アナログデイジタル変換手
段から送出される入力デイジタル信号又はデイジタル信
号処理手段から送出される出力デイジタル信号及びテス
ト用デイジタル信号によつて、アナログデイジタル変換
手段、デイジタル信号処理手段及びデイジタルアナログ
変換手段の動作を診断するようにした。
(57) [Abstract] [Purpose] A signal processing device in which a digital signal processing unit and an analog signal processing unit coexist, and easily diagnoses whether or not the entire operation is normal. An output analog signal sent from a digital-to-analog conversion means is folded back as an input analog signal of the analog-to-digital conversion means, and a predetermined test digital signal is input to a digital-signal processing means or a digital-analog conversion means and at the same time an analog-to-digital conversion. The operation of the analog digital conversion means, the digital signal processing means and the digital analog conversion means is diagnosed by the input digital signal sent from the means or the output digital signal sent from the digital signal processing means and the test digital signal. did.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(図1) 作用(図1) 実施例(図1及び図2) 発明の効果[Table of Contents] The present invention will be described in the following order. Field of Industrial Application Conventional Technology Problems to be Solved by the Invention Means for Solving the Problems (FIG. 1) Action (FIG. 1) Example (FIGS. 1 and 2) Effect of the Invention

【0002】[0002]

【産業上の利用分野】本発明は信号処理装置に関し、例
えばデイジタルオーデイオテープレコーダに適用して好
適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device, and is suitable for application to, for example, a digital audio tape recorder.

【0003】[0003]

【従来の技術】従来、デイジタルオーデイオテープレコ
ーダのCUEトラツクに記録されるCUE信号について
は、デイジタルオーデイオ信号とのインラインを保証す
るため、デイジタルオーデイオ信号の記録及び再生系と
同一ヘツドを使用して記録し再生される。
2. Description of the Related Art Conventionally, a CUE signal recorded on a CUE track of a digital audio tape recorder is recorded using the same head as a recording and reproducing system of a digital audio signal in order to guarantee in-line with the digital audio signal. Then played.

【0004】このため記録時は記録CUE信号をエンコ
ードデイレイ時間だけ遅延させ、パルス幅変調(PW
M)方式で変調して、記録ヘツドを用いて磁気テープ上
のCUEトラツクに記録する。また再生時は再生ヘツド
から得られる再生信号をPWM復調して、デコードデイ
レイ時間だけ遅延させて再生CUE信号として送出する
ようになされている。
Therefore, at the time of recording, the recording CUE signal is delayed by the encode delay time, and the pulse width modulation (PW
Modulation according to method M) and recording on the CUE track on the magnetic tape using the recording head. Further, at the time of reproduction, the reproduction signal obtained from the reproduction head is PWM-demodulated, delayed by the decode delay time, and transmitted as a reproduction CUE signal.

【0005】このCUE信号の記録及び再生処理装置で
は、遅延回路としてデイジタルデイレイ回路を用い、ア
ナログ信号でなるCUE信号を一旦デイジタル信号に変
換して所定時間だけ遅延させた後、再度アナログ信号に
変換して出力するようになされている。
In this CUE signal recording / reproducing processing apparatus, a digital delay circuit is used as a delay circuit, the CUE signal consisting of an analog signal is once converted into a digital signal, delayed for a predetermined time, and then converted into an analog signal again. It is designed to be output.

【0006】実際上デイジタルデイレイ回路の設定デー
タとしてエンコードデイレイ時間やデコードデイレイ時
間を指定することにより、記録及び再生系で時分割的に
デイジタルデイレイ回路を共有し得るようになされてい
る。
Actually, by designating the encode delay time and the decode delay time as the setting data of the digital delay circuit, the recording and reproducing system can share the digital delay circuit in a time division manner.

【0007】[0007]

【発明が解決しようとする課題】ところがかかる構成の
CUE信号記録及び再生装置においては、デイジタル信
号について処理を行う回路部と、アナログ信号について
処理を行う回路部とが混在しているため、これらの回路
を各々自己診断しようとすると診断回路自体の規模が大
型化する問題があり、実際上装置全体の動作を簡易に自
己診断することができなかつた。
However, in the CUE signal recording / reproducing apparatus having such a structure, the circuit section for processing the digital signal and the circuit section for processing the analog signal coexist. When attempting to self-diagnose each circuit, there is a problem that the size of the diagnostic circuit itself becomes large, and in practice, the operation of the entire device cannot be easily self-diagnosed.

【0008】本発明は以上の点を考慮してなされたもの
で、デイジタル信号処理部及びアナログ信号処理部が混
在している場合でも、これら全体の動作が正常か否かを
容易に診断し得る信号処理装置を提案しようとするもの
である。
The present invention has been made in consideration of the above points, and even if the digital signal processing unit and the analog signal processing unit are mixed, it is possible to easily diagnose whether or not the overall operation of these units is normal. It is intended to propose a signal processing device.

【0009】[0009]

【課題を解決するための手段】かかる課題を解決するた
め第1の発明においては、入力アナログ信号S1をアナ
ログデイジタル変換して送出するアナログデイジタル変
換手段4と、そのアナログデイジタル変換手段4から送
出される入力デイジタル信号D1について、所定のデイ
ジタル信号処理を施して送出するデイジタル信号処理手
段6と、そのデイジタル信号処理手段6から送出される
出力デイジタル信号をデイジタルアナログ変換して送出
するデイジタルアナログ変換手段9とを有する信号処理
装置1において、デイジタルアナログ変換手段9から送
出される出力アナログ信号S2をアナログデイジタル変
換手段4の入力アナログ信号S5として折り返し、所定
のテスト用デイジタル信号TDATAをデイジタル信号
処理手段6に入力すると共に、アナログデイジタル変換
手段4から送出される入力デイジタル信号D1を検出
し、その検出結果でなる入力デイジタル信号MSB及び
テスト用デイジタル信号TDATAによつて、アナログ
デイジタル変換手段4、デイジタル信号処理手段6及び
デイジタルアナログ変換手段9の動作を自己診断するよ
うにした。
In order to solve such a problem, in the first aspect of the invention, an analog digital converting means 4 for converting the input analog signal S1 into an analog digital signal and transmitting the analog signal, and the analog digital converting means 4 transmits the analog signal. A digital signal processing means 6 for performing a predetermined digital signal processing on an input digital signal D1 to be transmitted, and a digital analog converting means 9 for converting the output digital signal transmitted from the digital signal processing means 6 into a digital analog signal and transmitting the digital signal. In the signal processing device 1 having the above, the output analog signal S2 sent from the digital analog converting means 9 is folded back as the input analog signal S5 of the analog digital converting means 4, and the predetermined test digital signal TDATA is sent to the digital signal processing means 6. input At the same time, the input digital signal D1 sent from the analog digital converting means 4 is detected, and the input digital signal MSB and the test digital signal TDATA, which are the detection results, are used to detect the analog digital converting means 4 and the digital signal processing means 6. Also, the operation of the digital-analog conversion means 9 is self-diagnosed.

【0010】また第2の発明においては、入力アナログ
信号S1をアナログデイジタル変換して送出するアナロ
グデイジタル変換手段4と、そのアナログデイジタル変
換手段4から送出される入力デイジタル信号D1につい
て、所定のデイジタル信号処理を施して送出するデイジ
タル信号処理手段6と、そのデイジタル信号処理手段6
から送出される出力デイジタル信号をデイジタルアナロ
グ変換して送出するデイジタルアナログ変換手段9とを
有する信号処理装置1において、デイジタルアナログ変
換手段9から送出される出力アナログ信号S2をアナロ
グデイジタル変換手段4の入力アナログ信号S5として
折り返し、所定のテスト用デイジタル信号TDATAを
デイジタルアナログ変換手段6に入力すると共に、デイ
ジタル信号処理手段6から送出される出力デイジタル信
号MSBを検出し、その検出結果でなる出力デイジタル
信号MSB及びテスト用デイジタル信号TDATAによ
つて、アナログデイジタル変換手段4、デイジタル信号
処理手段6及びデイジタルアナログ変換手段9の動作を
自己診断するようにした。
In the second aspect of the present invention, the analog digital conversion means 4 for converting the input analog signal S1 into an analog digital signal and transmitting the analog digital signal and the input digital signal D1 transmitted from the analog digital conversion means 4 are predetermined digital signals. Digital signal processing means 6 for processing and transmitting, and digital signal processing means 6 thereof
In the signal processing device 1 having a digital-analog conversion means 9 for converting the output digital signal sent from the digital-analog converter and sending it, the output analog signal S2 sent from the digital-analog converter 9 is input to the analog-digital converter 4. It is folded back as an analog signal S5, a predetermined test digital signal TDATA is input to the digital-analog converting means 6, an output digital signal MSB sent from the digital signal processing means 6 is detected, and an output digital signal MSB which is the detection result. Also, the operation of the analog digital conversion means 4, the digital signal processing means 6, and the digital analog conversion means 9 is self-diagnosed by the test digital signal TDATA.

【0011】さらに第3の発明においては、アナログデ
イジタル変換手段4、デイジタル信号処理手段6及びデ
イジタルアナログ変換手段9が、少なくとも2系統組み
合わされた信号処理装置1において、第1のデイジタル
アナログ変換手段9から送出される第1の出力アナログ
信号を第2のアナログデイジタル変換手段4の第2の入
力アナログ信号として折り返し、所定のテスト用デイジ
タル信号TDATAを第1のデイジタル信号処理手段6
に入力すると共に、第2のアナログデイジタル変換手段
4から送出される第2の入力デイジタル信号MSB又は
第2のデイジタル信号処理手段6から送出される第2の
出力デイジタル信号MSBを検出し、その検出結果でな
る第2の入力デイジタル信号MSB又は第2の出力デイ
ジタル信号MSB及びテスト用デイジタル信号TDAT
Aによつて、第2のアナログデイジタル変換手段4、第
1又は第2のデイジタル信号処理手段6及び第1のデイ
ジタルアナログ変換手段9の動作を自己診断するように
した。
Further, in the third invention, in the signal processing device 1 in which the analog digital converting means 4, the digital signal processing means 6 and the digital analog converting means 9 are combined in at least two systems, the first digital analog converting means 9 is used. The first output analog signal transmitted from the second analog digital conversion means 4 is folded back as a second input analog signal, and a predetermined test digital signal TDATA is output to the first digital signal processing means 6.
The second input digital signal MSB sent from the second analog digital conversion means 4 or the second output digital signal MSB sent from the second digital signal processing means 6, and the detection thereof. Resulting second input digital signal MSB or second output digital signal MSB and test digital signal TDAT
According to A, the operation of the second analog digital conversion means 4, the first or second digital signal processing means 6 and the first digital analog conversion means 9 is self-diagnosed.

【0012】さらにまた第4の発明においては、第1及
び第2のアナログデイジタル変換手段4、第1及び第2
のデイジタル信号処理手段6、第1及び第2のデイジタ
ルアナログ変換手段9を、必要に応じて時分割的に共有
するようにした。
Furthermore, in the fourth invention, the first and second analog digital converting means 4, the first and second analog digital converting means 4,
The digital signal processing means 6 and the first and second digital analog converting means 9 are shared in a time-divisional manner as required.

【0013】[0013]

【作用】デイジタルアナログ変換手段9から送出される
出力アナログ信号S2をアナログデイジタル変換手段4
の入力アナログ信号S5として折り返し、所定のテスト
用デイジタル信号TDATAをデイジタル信号処理手段
6又はデイジタルアナログ変換手段9に入力すると共
に、アナログデイジタル変換手段4から送出される入力
デイジタル信号D2又はデイジタル信号処理手段6から
送出される出力デイジタル信号MSB及びテスト用デイ
ジタル信号TDATAによつて、アナログデイジタル変
換手段4、デイジタル信号処理手段6及びデイジタルア
ナログ変換手段9の動作を診断するようにしたことによ
り、デイジタル信号処理手段6及びアナログ信号処理手
段4、9が混在している場合でも、これら全体の動作が
正常か否かを容易に診断し得る。
The output analog signal S2 sent from the digital / analog conversion means 9 is converted into the analog / digital conversion means 4
As an input analog signal S5 of the input signal, a predetermined test digital signal TDATA is input to the digital signal processing means 6 or the digital analog converting means 9, and the input digital signal D2 or digital signal processing means sent from the analog digital converting means 4 is input. The operation of the analog digital converting means 4, the digital signal processing means 6 and the digital analog converting means 9 is diagnosed by the output digital signal MSB and the test digital signal TDATA sent from Even when the means 6 and the analog signal processing means 4 and 9 are mixed, it is possible to easily diagnose whether or not the operation of all of them is normal.

【0014】[0014]

【実施例】以下図面について、本発明の一実施例を詳述
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail with reference to the drawings.

【0015】図1において、1は全体として本発明によ
るCUE信号記録再生系を適用したデイジタルオーデイ
オテープレコーダを示し、ライン入力されたアナログ信
号でなる記録CUE信号S1が入力増幅回路2で増幅さ
れ、記録再生を選択する第1のセレクタ3の第1の入力
端a及び出力端cを通つて、アナログデイジタル変換回
路(AD)4に入力される。アナログ信号S1はここで
デイジタル信号D1に変換され、自己診断用の遅延入力
を選択する第2のセレクタ5の第1の入力端a及び出力
端cを通つて、デイレイ回路6に入力される。
In FIG. 1, reference numeral 1 denotes a digital audio tape recorder to which a CUE signal recording / reproducing system according to the present invention is applied as a whole, and a recording CUE signal S1 which is an analog signal input from a line is amplified by an input amplifier circuit 2. The signal is input to the analog digital conversion circuit (AD) 4 through the first input terminal a and the output terminal c of the first selector 3 for selecting recording / reproducing. The analog signal S1 is converted into a digital signal D1 here, and is input to the delay circuit 6 through the first input terminal a and the output terminal c of the second selector 5 which selects the delay input for self-diagnosis.

【0016】このデイレイ回路6はインターフエース7
を通じて入力されるシステム制御回路8からの制御信号
によつてデイレイ時間が設定され、実際録時エンコード
時間分及び再生時デコード時間分だけ入力されるデイジ
タル信号D1を遅延し、これをデイジタルアナログ変換
回路(DA)9に入力する。デイジタル信号D1はここ
でエンコード時間遅延されたアナログ信号S2に戻さ
れ、これがPWM変調回路10でパルス幅変調され、こ
の結果得られる記録信号S4が記録増幅回路11で増幅
され、記録ヘツド12Aで磁気テープ上にCUE信号と
して記録される。
The delay circuit 6 is an interface 7
The delay time is set by the control signal from the system control circuit 8 input through the digital control circuit 8 and the input digital signal D1 is delayed by the actual recording encode time and the reproduction decode time. Input into (DA) 9. The digital signal D1 is returned to the analog signal S2 delayed by the encoding time here, and this is pulse-width modulated by the PWM modulation circuit 10. The resulting recording signal S4 is amplified by the recording amplifier circuit 11 and magnetically recorded by the recording head 12A. It is recorded on the tape as a CUE signal.

【0017】一方再生時磁気テープ13上に記録された
CUE信号は再生ヘツド12Bで再生され、この結果得
られる再生信号S4がイコライザを含んでなる再生増幅
回路14で増幅され、自己診断用の再生入力を選択する
第2のセレクタ15の第1の入力端a及び出力端cを通
じてPWM復調回路16に入力される。ここで再生信号
S4はPWM復調され、この結果得られるアナログ信号
S5が第1のセレクタ3の第2の入力端b及び出力端c
を通つて、アナログデイジタル変換回路(AD)4に入
力される。
On the other hand, during reproduction, the CUE signal recorded on the magnetic tape 13 is reproduced by the reproduction head 12B, and the reproduction signal S4 obtained as a result is amplified by the reproduction amplifier circuit 14 including an equalizer and reproduced for self-diagnosis. The signal is input to the PWM demodulation circuit 16 through the first input terminal a and the output terminal c of the second selector 15 that selects the input. Here, the reproduction signal S4 is PWM demodulated, and the analog signal S5 obtained as a result is the second input end b and the output end c of the first selector 3.
And is input to the analog digital conversion circuit (AD) 4.

【0018】アナログ信号S5はここでデイジタル信号
D2に変換され、自己診断用の遅延入力を選択する第2
のセレクタ5の第1の入力端a及び出力端cを通つて、
デイレイ回路6に入力される。このときデイレイ回路6
はデコード時間分だけ入力されるデイジタル信号D2を
遅延し、これをデイジタルアナログ変換回路9に入力す
る。デイジタル信号D2はここでデコード時間分遅延さ
れたアナログ信号S6に戻され、これが出力増幅回路1
7で増幅されて再生CUE信号S7として送出される。
The analog signal S5 is now converted into a digital signal D2 to select a second delay input for self-diagnosis.
Through the first input terminal a and the output terminal c of the selector 5 of
It is input to the delay circuit 6. At this time, the delay circuit 6
Delays the input digital signal D2 by the decoding time and inputs it to the digital-analog conversion circuit 9. The digital signal D2 is returned here to the analog signal S6 delayed by the decoding time, and this is the output amplifier circuit 1.
Amplified by 7 and transmitted as a reproduced CUE signal S7.

【0019】ここでこの実施例の場合、CUE信号記録
再生系の基板内には上述した通常の記録再生処理を行う
回路部に加えて、テスト信号発生回路19及びテスト信
号検出回路20と、上述した自己診断用の遅延入力を選
択する第2のセレクタ5とが配置されており、例えば電
源投入時に回路部の動作を自己診断し得るようになされ
ている。
Here, in the case of this embodiment, in addition to the circuit section for performing the above-mentioned normal recording / reproducing processing, the test signal generating circuit 19 and the test signal detecting circuit 20 are provided in the substrate of the CUE signal recording / reproducing system. The second selector 5 for selecting the delayed input for self-diagnosis is arranged, and the operation of the circuit section can be self-diagnosed when the power is turned on, for example.

【0020】実際上、テスト信号発生回路19はテスト
パターンデータTDATAとして、図2(A)及び
(B)に示すように、デイジタルアナログ変換回路9の
最大値及び最小値の繰り返しパターンを出力する。なお
デイジタルアナログ変換回路9が2の補数方式の8ビツ
トデイジタルアナログ変換を行う場合、最大値は 7F(H)
((H) は16進数を表す)であり最小値は 80(H)である。
図2(A)は、テストパターンデータTDATAの8ビ
ツトのうちの最上位ビツト(MSB)を表し、図2
(B)は1〜7ビツトを表す。
In practice, the test signal generation circuit 19 outputs the repetitive pattern of the maximum value and the minimum value of the digital-analog conversion circuit 9 as the test pattern data TDATA, as shown in FIGS. 2 (A) and 2 (B). When the digital analog conversion circuit 9 performs 8-bit digital analog conversion of 2's complement method, the maximum value is 7F (H).
((H) represents a hexadecimal number) and the minimum value is 80 (H).
2A shows the highest bit (MSB) of the 8 bits of the test pattern data TDATA.
(B) represents 1 to 7 bits.

【0021】テスト信号発生回路19で生成されるテス
トパターンデータTDATAは、第2のセレクタ5の第
2の入力端b及び出力端cを通つてデイレイ回路6に入
力される。このデイレイ回路6によつてテストパターン
データTDATAは、デイジタルデータのエンコード時
間分遅延された後、デイジタルアナログ変換回路9でア
ナログ信号に変換される。
The test pattern data TDATA generated by the test signal generating circuit 19 is input to the delay circuit 6 through the second input terminal b and the output terminal c of the second selector 5. The test pattern data TDATA is delayed by the delay circuit 6 by the digital data encoding time, and then converted into an analog signal by the digital analog conversion circuit 9.

【0022】このアナログ信号はPWM変調回路10に
てパルス幅変調されて、記録増幅回路11、記録ヘツド
12A、磁気テープ13、再生ヘツド12B及び再生増
幅回路14の通常の記録再生系を通らず、直接第3のセ
レクタ15の第2の入力端b及び出力端cを通じてPW
M復調回路16に入力される。
This analog signal is pulse-width modulated by the PWM modulation circuit 10 and does not pass through the normal recording / reproducing system of the recording / amplifying circuit 11, the recording head 12A, the magnetic tape 13, the reproducing head 12B and the reproducing / amplifying circuit 14, Directly through the second input terminal b and the output terminal c of the third selector 15 to the PW
It is input to the M demodulation circuit 16.

【0023】PWM復調回路16によつてアナログ信号
に戻つた再生信号は、第1のセレクタ3の第2の入力端
b及び出力端cを通つて、アナログデイジタル変換回路
4に入力される。入力アナログ信号はここでデイジタル
信号に変換され、第2のセレクタ5の第1の入力端a及
び出力端cを通つてデイレイ回路6に入力される。
The reproduced signal returned to the analog signal by the PWM demodulation circuit 16 is input to the analog digital conversion circuit 4 through the second input terminal b and the output terminal c of the first selector 3. The input analog signal is converted into a digital signal here, and is input to the delay circuit 6 through the first input terminal a and the output terminal c of the second selector 5.

【0024】このデイジタル信号は、デイレイ回路6に
よつてデイジタルデータのデコード時間分遅延された
後、デイジタルアナログ変換回路9に送出されると共
に、遅延出力でなるデイジタル信号の最上位ビツト(M
SB)が、テスト信号検出回路20に入力される。
This digital signal is delayed by the delay circuit 6 by the decoding time of the digital data and then sent to the digital analog conversion circuit 9 and at the same time, the highest bit (M) of the delayed digital signal is output.
SB) is input to the test signal detection circuit 20.

【0025】テスト信号発生回路19はテストパターン
データTDATAの他に、テストパターンデータTDA
TAの先頭の時点t0のタイミングから、エンコードデ
イレイ及びデコードデイレイ分離れた時点t1の位置に
ウインドウを有するウインドウ信号WD(図2(C))
を発生し、これをテスト信号検出回路20に送出してい
る。
The test signal generation circuit 19 uses the test pattern data TDA in addition to the test pattern data TDATA.
A window signal WD having a window at a time point t1 at which the encode delay and the decode delay are separated from the timing t0 at the beginning of TA (FIG. 2 (C)).
Is generated and sent to the test signal detection circuit 20.

【0026】これにより、テスト信号検出回路20にお
いては、ウインドウ信号WDのウインドウ内に遅延され
た最上位ビツト(MSB(図2(D))のエツジがある
かないかによつて、CUE信号記録再生系全体が正常に
動作しているか否かを評定する。これによりテスト信号
検出回路20は、ウインドウ内にエツジが存在する時点
t2のタイミングでコンデシヨンCOND(図2
(E))を反転させ、これがインターフエース7を通じ
てシステム制御回路8に送出され、このようにして、例
えば電源投入時、回路部の自己診断を実行し得るように
なされている。
As a result, in the test signal detection circuit 20, the CUE signal recording / reproducing system depends on whether or not the delayed most significant bit (MSB (FIG. 2D)) edge exists in the window of the window signal WD. Then, the test signal detection circuit 20 evaluates whether or not the whole is operating normally, so that the test signal detection circuit 20 determines whether the condition COND (FIG. 2) is reached at a timing t2 when an edge exists in the window.
(E)) is inverted, and this is sent out to the system control circuit 8 through the interface 7. In this way, for example, when the power is turned on, self-diagnosis of the circuit section can be executed.

【0027】なお実際上テスト信号発生回路19はシス
テム制御回路8からの制御の下で、自己診断動作時第
1、第2及び第3のセレクタ3、5及び15を切り換え
制御をするようになされており、まずテストパターンデ
ータTDATAを送出する際、第1、第2及び第3のセ
レクタ3、5、15をそれぞれ第2の入力端bに切り換
える。続いて例えばエンコードデイレイ時間経過後第2
のセレクタ5を第1の入力端aに切り換え、このように
して上述の自己診断を実行する。
In practice, the test signal generating circuit 19 is controlled by the system control circuit 8 to switch the first, second and third selectors 3, 5 and 15 during the self-diagnosis operation. First, when the test pattern data TDATA is transmitted, the first, second and third selectors 3, 5 and 15 are switched to the second input terminal b. Then, for example, after the encode delay time has passed, the second
The selector 5 is switched to the first input terminal a, and the above-mentioned self-diagnosis is executed in this manner.

【0028】以上の構成によれば、電源投入時、デイジ
タルアナログ変換の最大値及び最小値の繰り返しでなる
テストパターンデータTDATAを、デイレイ回路6に
入力し、順次デイジタルアナログ変換回路9、PWM変
調回路10、PWM復調回路16、アナログデイジタル
変換回路4及び再度デイレイ回路6を通過させ、テスト
パターンデータの最上位ビツトの反転が、合計のデイレ
イ時間に応じたウインドウ中に存在するか否か検出する
ようにしたことにより、デイジタル信号回路とアナログ
信号処理回路が混在するCUE信号記録再生系を、確実
に自己診断し得るデイジタルオーデイオテープレコーダ
1を実現できる。
According to the above configuration, when the power is turned on, the test pattern data TDATA, which is a repetition of the maximum value and the minimum value of the digital analog conversion, is input to the delay circuit 6, and the digital analog conversion circuit 9 and the PWM modulation circuit are sequentially input. 10, the PWM demodulation circuit 16, the analog digital conversion circuit 4, and the delay circuit 6 again are passed to detect whether or not the inversion of the highest bit of the test pattern data is present in the window corresponding to the total delay time. By doing so, it is possible to realize the digital audio tape recorder 1 capable of surely performing self-diagnosis of the CUE signal recording / reproducing system in which the digital signal circuit and the analog signal processing circuit coexist.

【0029】なお上述の実施例においては、自己診断の
タイミングとして所定のウインドウで、デイレイ回路か
ら送出されるデイジタル信号のMSBの符号の変化を検
出した場合について述べたが、一度目のデイレイ時間が
長い場合には当該デイレイ時間に応じたウインドウで、
デイレイ回路に入力されるデイジタル信号のMSBの符
号の変化を検出するようにしても良い。
In the above embodiment, the case where the change in the sign of the MSB of the digital signal transmitted from the delay circuit is detected in a predetermined window as the self-diagnosis timing has been described. If it is long, the window corresponding to the day delay time,
You may make it detect the change of the sign of MSB of the digital signal input into a delay circuit.

【0030】また上述の実施例においては、CUE信号
記録再生系で2系統の信号処理装置について、アナログ
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が時分割的に共用されている場合について
述べたが、アナログデイジタル変換回路、デイレイ回路
及びデイジタルアナログ変換回路が系統別に存在する場
合にも、一方のデイジタルアナログ変換回路の出力を他
方のアナログデイジタル変換回路に折り返すようにすれ
ば、上述の実施例と同様の効果を実現できる。
Further, in the above-mentioned embodiment, the case where the analog digital conversion circuit, the delay circuit and the digital analog conversion circuit are shared in a time division manner has been described for the two signal processing devices in the CUE signal recording / reproducing system. However, even if the analog digital conversion circuit, the delay circuit, and the digital analog conversion circuit exist for each system, if the output of one digital analog conversion circuit is returned to the other analog digital conversion circuit, The same effect can be realized.

【0031】さらに上述の実施例においては、アナログ
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が2系統存在する場合について述べたが、
これに限らず、1系統でも良くこの場合にもデイジタル
アナログ変換回路の出力をアナログデイジタル変換回路
に折り返すようにすれば、上述の実施例と同様の効果を
実現できる。
Further, in the above embodiment, the case where there are two systems of the analog digital conversion circuit, the delay circuit and the digital analog conversion circuit has been described.
The present invention is not limited to this, and one system may be used. In this case as well, if the output of the digital-to-analog conversion circuit is returned to the analog-to-digital conversion circuit, the same effect as the above-described embodiment can be realized.

【0032】さらにまた上述の実施例においては、本発
明をアナログ信号をデイジタル信号に変換してデイジタ
ル信号処理で遅延させ、再度アナログ信号に変換するも
のに適用したが、デイジタル信号処理はこれに限らず、
例えばデイジタルフイルタ処理等種々のデイジタル信号
処理を適用するようにしても良い。
Furthermore, in the above-described embodiment, the present invention is applied to the one in which an analog signal is converted into a digital signal, delayed by digital signal processing, and converted again into an analog signal, but the digital signal processing is not limited to this. No
For example, various digital signal processing such as digital filter processing may be applied.

【0033】また上述の実施例においては、テストパタ
ーンデータTDATAとしてデイジタルアナログ変換の
最大値及び最小値の繰り返しパターンを用いたが、テス
トパターンはこれに限らず、デイジタル信号処理の内容
に応じて、所定パターンのデータを用いるようにしても
良い。
Further, in the above-mentioned embodiment, the repeating pattern of the maximum value and the minimum value of the digital analog conversion is used as the test pattern data TDATA, but the test pattern is not limited to this, and it may be changed according to the contents of the digital signal processing. You may make it use the data of a predetermined pattern.

【0034】さらに上述の実施例においては、本発明を
デイジタルオーデイオテープレコーダのCUE信号記録
再生系に適用したが、本発明はこれに限らず、要はアナ
ログ信号を一旦デイジタル信号に変換して所定のデイジ
タル信号処理を施し、再度アナログ信号に変換して出力
するようになされた信号処理装置に広く適用して好適な
ものである。
Further, in the above-mentioned embodiment, the present invention is applied to the CUE signal recording / reproducing system of the digital audio tape recorder, but the present invention is not limited to this, the point is that an analog signal is once converted into a digital signal and predetermined. It is suitable for wide application to a signal processing device which is configured to perform the digital signal processing, and convert it into an analog signal for output again.

【0035】[0035]

【発明の効果】上述のように本発明によれば、デイジタ
ルアナログ変換手段から送出される出力アナログ信号を
アナログデイジタル変換手段の入力アナログ信号として
折り返し、所定のテスト用デイジタル信号をデイジタル
信号処理手段又はデイジタルアナログ変換手段に入力す
ると共に、アナログデイジタル変換手段から送出される
入力デイジタル信号又はデイジタル信号処理手段から送
出される出力デイジタル信号及びテスト用デイジタル信
号によつて、アナログデイジタル変換手段、デイジタル
信号処理手段及びデイジタルアナログ変換手段の動作を
診断するようにしたことにより、デイジタル信号処理部
及びアナログ信号処理部が混在している場合でも、これ
ら全体の動作が正常か否かを容易に診断し得る信号処理
装置を実現できる。
As described above, according to the present invention, the digital
Output analog signal sent from the analog conversion means
As an input analog signal of analog digital conversion means
Folds back and digitally outputs predetermined digital signal for test
Input to signal processing means or digital analog conversion means
And sent from the analog digital conversion means.
Sent from the input digital signal or digital signal processing means
Output digital signal and digital signal for test
According to the issue, analog digital conversion means, digital
The operation of the signal processing means and digital analog conversion means
By diagnosing, the digital signal processing unit
And even if the analog signal processing unit is mixed, this
Signal processing that can easily diagnose whether the entire operation is normal
The device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるデイジタルオーデイオテープレコ
ーダの一実施例を示すブロツク図である。
FIG. 1 is a block diagram showing an embodiment of a digital audio tape recorder according to the present invention.

【図2】図1のデイジタルオーデイオテープレコーダの
自己診断動作の説明に供するタイミングチヤートであ
る。
FIG. 2 is a timing chart for explaining a self-diagnosis operation of the digital audio tape recorder shown in FIG.

【符号の説明】[Explanation of symbols]

1……デイジタルオーデイオテープレコーダ、2……入
力増幅回路、3、5、15……セレクタ、4……アナロ
グデイジタル変換回路、6……デイレイ回路、7……イ
ンターフエース、8……システム制御回路、9……デイ
ジタルアナログ変換回路、10……PWM変調回路、1
1……記録増幅回路、12……ヘツド、13……磁気テ
ープ、14……再生増幅回路、16……PWM復調回
路、17……出力増幅回路、19……テスト信号発生回
路、20……テスト信号検出回路。
1 ... Digital audio tape recorder, 2 ... Input amplifier circuit, 3, 5, 15 ... Selector, 4 ... Analog digital conversion circuit, 6 ... Delay circuit, 7 ... Interface, 8 ... System control circuit , 9 ... Digital analog conversion circuit, 10 ... PWM modulation circuit, 1
1 ... Recording amplification circuit, 12 ... Head, 13 ... Magnetic tape, 14 ... Reproduction amplification circuit, 16 ... PWM demodulation circuit, 17 ... Output amplification circuit, 19 ... Test signal generation circuit, 20 ... Test signal detection circuit.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】入力アナログ信号をアナログデイジタル変
換して送出するアナログデイジタル変換手段と、当該ア
ナログデイジタル変換手段から送出される入力デイジタ
ル信号について、所定のデイジタル信号処理を施して送
出するデイジタル信号処理手段と、当該デイジタル信号
処理手段から送出される出力デイジタル信号をデイジタ
ルアナログ変換して送出するデイジタルアナログ変換手
段とを有する信号処理装置において、 上記デイジタルアナログ変換手段から送出される出力ア
ナログ信号を上記アナログデイジタル変換手段の上記入
力アナログ信号として折り返し、 所定のテスト用デイジタル信号を上記デイジタル信号処
理手段に入力すると共に、上記アナログデイジタル変換
手段から送出される上記入力デイジタル信号を検出し、 当該検出結果でなる上記入力デイジタル信号及び上記テ
スト用デイジタル信号によつて、上記アナログデイジタ
ル変換手段、上記デイジタル信号処理手段及び上記デイ
ジタルアナログ変換手段の動作を自己診断するようにし
たことを特徴とする信号処理装置。
1. An analog digital conversion means for analog-digital converting an input analog signal and sending it, and a digital signal processing means for applying predetermined digital signal processing to the input digital signal sent from the analog digital converting means and sending it. And a digital-analog conversion means for converting the output digital signal sent from the digital signal processing means into a digital-analog and sending the digital signal, the output analog signal sent from the digital-analog conversion means is converted into the analog-digital signal. Folding back as the input analog signal of the converting means, inputting a predetermined test digital signal to the digital signal processing means, and detecting the input digital signal sent from the analog digital converting means, The operation of the analog digital conversion means, the digital signal processing means, and the digital analog conversion means is self-diagnosed by the input digital signal and the test digital signal which are the detection results. Signal processing device.
【請求項2】入力アナログ信号をアナログデイジタル変
換して送出するアナログデイジタル変換手段と、当該ア
ナログデイジタル変換手段から送出される入力デイジタ
ル信号について、所定のデイジタル信号処理を施して送
出するデイジタル信号処理手段と、当該デイジタル信号
処理手段から送出される出力デイジタル信号をデイジタ
ルアナログ変換して送出するデイジタルアナログ変換手
段とを有する信号処理装置において、 上記デイジタルアナログ変換手段から送出される出力ア
ナログ信号を上記アナログデイジタル変換手段の上記入
力アナログ信号として折り返し、 所定のテスト用デイジタル信号を上記デイジタルアナロ
グ変換手段に入力すると共に、上記デイジタル信号処理
手段から送出される上記出力デイジタル信号を検出し、 当該検出結果でなる上記出力デイジタル信号及び上記テ
スト用デイジタル信号によつて、上記アナログデイジタ
ル変換手段、上記デイジタル信号処理手段及び上記デイ
ジタルアナログ変換手段の動作を自己診断するようにし
たことを特徴とする信号処理装置。
2. An analog digital conversion means for converting an input analog signal into an analog digital signal and sending the analog signal, and a digital signal processing means for applying a predetermined digital signal processing to the input digital signal sent from the analog digital conversion means and sending the digital signal. And a digital-analog conversion means for converting the output digital signal sent from the digital signal processing means into a digital-analog and sending the digital signal, the output analog signal sent from the digital-analog conversion means is converted into the analog-digital signal. Folding back as the input analog signal of the converting means, inputting a predetermined test digital signal to the digital analog converting means, and detecting the output digital signal sent from the digital signal processing means, The operation of the analog digital conversion means, the digital signal processing means, and the digital analog conversion means is self-diagnosed by the output digital signal and the test digital signal which are the detection results. Signal processing device.
【請求項3】上記アナログデイジタル変換手段、上記デ
イジタル信号処理手段及び上記デイジタルアナログ変換
手段が、少なくとも2系統組み合わされた信号処理装置
において、 第1の上記デイジタルアナログ変換手段から送出される
第1の上記出力アナログ信号を第2の上記アナログデイ
ジタル変換手段の第2の上記入力アナログ信号として折
り返し、 所定のテスト用デイジタル信号を第1の上記デイジタル
信号処理手段に入力すると共に、第2の上記アナログデ
イジタル変換手段から送出される第2の入力デイジタル
信号又は第2の上記デイジタル信号処理手段から送出さ
れる第2の上記出力デイジタル信号を検出し、 当該検出結果でなる第2の上記入力デイジタル信号又は
第2の上記出力デイジタル信号及び上記テスト用デイジ
タル信号によつて、第2の上記アナログデイジタル変換
手段、第1又は第2の上記デイジタル信号処理手段及び
第1の上記デイジタルアナログ変換手段の動作を自己診
断するようにしたことを特徴とする信号処理装置。
3. A signal processing device in which the analog digital converting means, the digital signal processing means, and the digital analog converting means are combined in at least two systems, and the first digital analog converting means sends the first digital analog converting means. The output analog signal is folded back as the second input analog signal of the second analog digital conversion means, and a predetermined test digital signal is input to the first digital signal processing means, and at the same time, the second analog digital signal is input. The second input digital signal sent from the conversion means or the second output digital signal sent from the second digital signal processing means is detected, and the second input digital signal or the second input digital signal obtained by the detection result is detected. 2 above output digital signal and above test digital Signal processing, the operation of the second analog digital conversion means, the first or second digital signal processing means, and the first digital analog conversion means is self-diagnosed. apparatus.
【請求項4】上記第1及び第2のアナログデイジタル変
換手段、上記第1及び第2のデイジタル信号処理手段、
上記第1及び第2のデイジタルアナログ変換手段を、必
要に応じて時分割的に共有するようにしたことを特徴と
する請求項3に記載の信号処理装置。
4. The first and second analog digital conversion means, the first and second digital signal processing means,
4. The signal processing apparatus according to claim 3, wherein the first and second digital analog conversion means are shared in a time division manner as needed.
JP9582992A 1992-03-23 1992-03-23 Signal processor Pending JPH05266604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9582992A JPH05266604A (en) 1992-03-23 1992-03-23 Signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9582992A JPH05266604A (en) 1992-03-23 1992-03-23 Signal processor

Publications (1)

Publication Number Publication Date
JPH05266604A true JPH05266604A (en) 1993-10-15

Family

ID=14148290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9582992A Pending JPH05266604A (en) 1992-03-23 1992-03-23 Signal processor

Country Status (1)

Country Link
JP (1) JPH05266604A (en)

Similar Documents

Publication Publication Date Title
KR900006566B1 (en) PCM signal recording and playback device
JPS5938912A (en) Pcm audio error compensating circuit
JPH0725841Y2 (en) Cassette tape recorder
KR950004703Y1 (en) Subtitle signal recording and playback device for video tape recorder
JP2778169B2 (en) Digital signal processing circuit
EP0411998A2 (en) 4-Channel PCM signal processing apparatus
KR0156847B1 (en) Digital signal recording reproducing apparatus
JPH0544116B2 (en)
JPH11340759A (en) Audio system
US5285326A (en) Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals
JP2614840B2 (en) Digital audio recording and playback device
JPH0476175B2 (en)
JPH0520788A (en) Magnetic reproducing device
JP3144107B2 (en) Transmission method of recording / reproduction control signal and recording / reproduction control device
JPS5821325B2 (en) Drop Out
JPS6041010Y2 (en) PCM recording/playback device
JP3684768B2 (en) Video signal recording device
SU1182572A2 (en) Device for magnetic recording and reproducing
JPS6098507A (en) Automatic switching device of noise reduction circuit
SU1525732A1 (en) Device for reproduction of digital information from magnetic carrier
JPS6070553A (en) Magnetic recording and reproducing system
JPH08129825A (en) Video and audio signal recording / reproducing device
JPS58219832A (en) Transmitting device of signal
JPH06338001A (en) Magnetic recording / reproducing device
JPH04261286A (en) Level correction device for video signal