JPH05266604A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH05266604A JPH05266604A JP9582992A JP9582992A JPH05266604A JP H05266604 A JPH05266604 A JP H05266604A JP 9582992 A JP9582992 A JP 9582992A JP 9582992 A JP9582992 A JP 9582992A JP H05266604 A JPH05266604 A JP H05266604A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- digital signal
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】デイジタル信号処理部及びアナログ信号処理部
が混在している信号処理装置で、全体の動作が正常か否
かを容易に診断するものである。 【構成】デイジタルアナログ変換手段から送出される出
力アナログ信号をアナログデイジタル変換手段の入力ア
ナログ信号として折り返し、所定のテスト用デイジタル
信号をデイジタル信号処理手段又はデイジタルアナログ
変換手段に入力すると共に、アナログデイジタル変換手
段から送出される入力デイジタル信号又はデイジタル信
号処理手段から送出される出力デイジタル信号及びテス
ト用デイジタル信号によつて、アナログデイジタル変換
手段、デイジタル信号処理手段及びデイジタルアナログ
変換手段の動作を診断するようにした。
が混在している信号処理装置で、全体の動作が正常か否
かを容易に診断するものである。 【構成】デイジタルアナログ変換手段から送出される出
力アナログ信号をアナログデイジタル変換手段の入力ア
ナログ信号として折り返し、所定のテスト用デイジタル
信号をデイジタル信号処理手段又はデイジタルアナログ
変換手段に入力すると共に、アナログデイジタル変換手
段から送出される入力デイジタル信号又はデイジタル信
号処理手段から送出される出力デイジタル信号及びテス
ト用デイジタル信号によつて、アナログデイジタル変換
手段、デイジタル信号処理手段及びデイジタルアナログ
変換手段の動作を診断するようにした。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１） 作用（図１） 実施例（図１及び図２） 発明の効果
【０００２】
【産業上の利用分野】本発明は信号処理装置に関し、例
えばデイジタルオーデイオテープレコーダに適用して好
適なものである。
えばデイジタルオーデイオテープレコーダに適用して好
適なものである。
【０００３】
【従来の技術】従来、デイジタルオーデイオテープレコ
ーダのＣＵＥトラツクに記録されるＣＵＥ信号について
は、デイジタルオーデイオ信号とのインラインを保証す
るため、デイジタルオーデイオ信号の記録及び再生系と
同一ヘツドを使用して記録し再生される。
ーダのＣＵＥトラツクに記録されるＣＵＥ信号について
は、デイジタルオーデイオ信号とのインラインを保証す
るため、デイジタルオーデイオ信号の記録及び再生系と
同一ヘツドを使用して記録し再生される。
【０００４】このため記録時は記録ＣＵＥ信号をエンコ
ードデイレイ時間だけ遅延させ、パルス幅変調（ＰＷ
Ｍ）方式で変調して、記録ヘツドを用いて磁気テープ上
のＣＵＥトラツクに記録する。また再生時は再生ヘツド
から得られる再生信号をＰＷＭ復調して、デコードデイ
レイ時間だけ遅延させて再生ＣＵＥ信号として送出する
ようになされている。
ードデイレイ時間だけ遅延させ、パルス幅変調（ＰＷ
Ｍ）方式で変調して、記録ヘツドを用いて磁気テープ上
のＣＵＥトラツクに記録する。また再生時は再生ヘツド
から得られる再生信号をＰＷＭ復調して、デコードデイ
レイ時間だけ遅延させて再生ＣＵＥ信号として送出する
ようになされている。
【０００５】このＣＵＥ信号の記録及び再生処理装置で
は、遅延回路としてデイジタルデイレイ回路を用い、ア
ナログ信号でなるＣＵＥ信号を一旦デイジタル信号に変
換して所定時間だけ遅延させた後、再度アナログ信号に
変換して出力するようになされている。
は、遅延回路としてデイジタルデイレイ回路を用い、ア
ナログ信号でなるＣＵＥ信号を一旦デイジタル信号に変
換して所定時間だけ遅延させた後、再度アナログ信号に
変換して出力するようになされている。
【０００６】実際上デイジタルデイレイ回路の設定デー
タとしてエンコードデイレイ時間やデコードデイレイ時
間を指定することにより、記録及び再生系で時分割的に
デイジタルデイレイ回路を共有し得るようになされてい
る。
タとしてエンコードデイレイ時間やデコードデイレイ時
間を指定することにより、記録及び再生系で時分割的に
デイジタルデイレイ回路を共有し得るようになされてい
る。
【０００７】
【発明が解決しようとする課題】ところがかかる構成の
ＣＵＥ信号記録及び再生装置においては、デイジタル信
号について処理を行う回路部と、アナログ信号について
処理を行う回路部とが混在しているため、これらの回路
を各々自己診断しようとすると診断回路自体の規模が大
型化する問題があり、実際上装置全体の動作を簡易に自
己診断することができなかつた。
ＣＵＥ信号記録及び再生装置においては、デイジタル信
号について処理を行う回路部と、アナログ信号について
処理を行う回路部とが混在しているため、これらの回路
を各々自己診断しようとすると診断回路自体の規模が大
型化する問題があり、実際上装置全体の動作を簡易に自
己診断することができなかつた。
【０００８】本発明は以上の点を考慮してなされたもの
で、デイジタル信号処理部及びアナログ信号処理部が混
在している場合でも、これら全体の動作が正常か否かを
容易に診断し得る信号処理装置を提案しようとするもの
である。
で、デイジタル信号処理部及びアナログ信号処理部が混
在している場合でも、これら全体の動作が正常か否かを
容易に診断し得る信号処理装置を提案しようとするもの
である。
【０００９】
【課題を解決するための手段】かかる課題を解決するた
め第１の発明においては、入力アナログ信号Ｓ１をアナ
ログデイジタル変換して送出するアナログデイジタル変
換手段４と、そのアナログデイジタル変換手段４から送
出される入力デイジタル信号Ｄ１について、所定のデイ
ジタル信号処理を施して送出するデイジタル信号処理手
段６と、そのデイジタル信号処理手段６から送出される
出力デイジタル信号をデイジタルアナログ変換して送出
するデイジタルアナログ変換手段９とを有する信号処理
装置１において、デイジタルアナログ変換手段９から送
出される出力アナログ信号Ｓ２をアナログデイジタル変
換手段４の入力アナログ信号Ｓ５として折り返し、所定
のテスト用デイジタル信号ＴＤＡＴＡをデイジタル信号
処理手段６に入力すると共に、アナログデイジタル変換
手段４から送出される入力デイジタル信号Ｄ１を検出
し、その検出結果でなる入力デイジタル信号ＭＳＢ及び
テスト用デイジタル信号ＴＤＡＴＡによつて、アナログ
デイジタル変換手段４、デイジタル信号処理手段６及び
デイジタルアナログ変換手段９の動作を自己診断するよ
うにした。
め第１の発明においては、入力アナログ信号Ｓ１をアナ
ログデイジタル変換して送出するアナログデイジタル変
換手段４と、そのアナログデイジタル変換手段４から送
出される入力デイジタル信号Ｄ１について、所定のデイ
ジタル信号処理を施して送出するデイジタル信号処理手
段６と、そのデイジタル信号処理手段６から送出される
出力デイジタル信号をデイジタルアナログ変換して送出
するデイジタルアナログ変換手段９とを有する信号処理
装置１において、デイジタルアナログ変換手段９から送
出される出力アナログ信号Ｓ２をアナログデイジタル変
換手段４の入力アナログ信号Ｓ５として折り返し、所定
のテスト用デイジタル信号ＴＤＡＴＡをデイジタル信号
処理手段６に入力すると共に、アナログデイジタル変換
手段４から送出される入力デイジタル信号Ｄ１を検出
し、その検出結果でなる入力デイジタル信号ＭＳＢ及び
テスト用デイジタル信号ＴＤＡＴＡによつて、アナログ
デイジタル変換手段４、デイジタル信号処理手段６及び
デイジタルアナログ変換手段９の動作を自己診断するよ
うにした。
【００１０】また第２の発明においては、入力アナログ
信号Ｓ１をアナログデイジタル変換して送出するアナロ
グデイジタル変換手段４と、そのアナログデイジタル変
換手段４から送出される入力デイジタル信号Ｄ１につい
て、所定のデイジタル信号処理を施して送出するデイジ
タル信号処理手段６と、そのデイジタル信号処理手段６
から送出される出力デイジタル信号をデイジタルアナロ
グ変換して送出するデイジタルアナログ変換手段９とを
有する信号処理装置１において、デイジタルアナログ変
換手段９から送出される出力アナログ信号Ｓ２をアナロ
グデイジタル変換手段４の入力アナログ信号Ｓ５として
折り返し、所定のテスト用デイジタル信号ＴＤＡＴＡを
デイジタルアナログ変換手段６に入力すると共に、デイ
ジタル信号処理手段６から送出される出力デイジタル信
号ＭＳＢを検出し、その検出結果でなる出力デイジタル
信号ＭＳＢ及びテスト用デイジタル信号ＴＤＡＴＡによ
つて、アナログデイジタル変換手段４、デイジタル信号
処理手段６及びデイジタルアナログ変換手段９の動作を
自己診断するようにした。
信号Ｓ１をアナログデイジタル変換して送出するアナロ
グデイジタル変換手段４と、そのアナログデイジタル変
換手段４から送出される入力デイジタル信号Ｄ１につい
て、所定のデイジタル信号処理を施して送出するデイジ
タル信号処理手段６と、そのデイジタル信号処理手段６
から送出される出力デイジタル信号をデイジタルアナロ
グ変換して送出するデイジタルアナログ変換手段９とを
有する信号処理装置１において、デイジタルアナログ変
換手段９から送出される出力アナログ信号Ｓ２をアナロ
グデイジタル変換手段４の入力アナログ信号Ｓ５として
折り返し、所定のテスト用デイジタル信号ＴＤＡＴＡを
デイジタルアナログ変換手段６に入力すると共に、デイ
ジタル信号処理手段６から送出される出力デイジタル信
号ＭＳＢを検出し、その検出結果でなる出力デイジタル
信号ＭＳＢ及びテスト用デイジタル信号ＴＤＡＴＡによ
つて、アナログデイジタル変換手段４、デイジタル信号
処理手段６及びデイジタルアナログ変換手段９の動作を
自己診断するようにした。
【００１１】さらに第３の発明においては、アナログデ
イジタル変換手段４、デイジタル信号処理手段６及びデ
イジタルアナログ変換手段９が、少なくとも２系統組み
合わされた信号処理装置１において、第１のデイジタル
アナログ変換手段９から送出される第１の出力アナログ
信号を第２のアナログデイジタル変換手段４の第２の入
力アナログ信号として折り返し、所定のテスト用デイジ
タル信号ＴＤＡＴＡを第１のデイジタル信号処理手段６
に入力すると共に、第２のアナログデイジタル変換手段
４から送出される第２の入力デイジタル信号ＭＳＢ又は
第２のデイジタル信号処理手段６から送出される第２の
出力デイジタル信号ＭＳＢを検出し、その検出結果でな
る第２の入力デイジタル信号ＭＳＢ又は第２の出力デイ
ジタル信号ＭＳＢ及びテスト用デイジタル信号ＴＤＡＴ
Ａによつて、第２のアナログデイジタル変換手段４、第
１又は第２のデイジタル信号処理手段６及び第１のデイ
ジタルアナログ変換手段９の動作を自己診断するように
した。
イジタル変換手段４、デイジタル信号処理手段６及びデ
イジタルアナログ変換手段９が、少なくとも２系統組み
合わされた信号処理装置１において、第１のデイジタル
アナログ変換手段９から送出される第１の出力アナログ
信号を第２のアナログデイジタル変換手段４の第２の入
力アナログ信号として折り返し、所定のテスト用デイジ
タル信号ＴＤＡＴＡを第１のデイジタル信号処理手段６
に入力すると共に、第２のアナログデイジタル変換手段
４から送出される第２の入力デイジタル信号ＭＳＢ又は
第２のデイジタル信号処理手段６から送出される第２の
出力デイジタル信号ＭＳＢを検出し、その検出結果でな
る第２の入力デイジタル信号ＭＳＢ又は第２の出力デイ
ジタル信号ＭＳＢ及びテスト用デイジタル信号ＴＤＡＴ
Ａによつて、第２のアナログデイジタル変換手段４、第
１又は第２のデイジタル信号処理手段６及び第１のデイ
ジタルアナログ変換手段９の動作を自己診断するように
した。
【００１２】さらにまた第４の発明においては、第１及
び第２のアナログデイジタル変換手段４、第１及び第２
のデイジタル信号処理手段６、第１及び第２のデイジタ
ルアナログ変換手段９を、必要に応じて時分割的に共有
するようにした。
び第２のアナログデイジタル変換手段４、第１及び第２
のデイジタル信号処理手段６、第１及び第２のデイジタ
ルアナログ変換手段９を、必要に応じて時分割的に共有
するようにした。
【００１３】
【作用】デイジタルアナログ変換手段９から送出される
出力アナログ信号Ｓ２をアナログデイジタル変換手段４
の入力アナログ信号Ｓ５として折り返し、所定のテスト
用デイジタル信号ＴＤＡＴＡをデイジタル信号処理手段
６又はデイジタルアナログ変換手段９に入力すると共
に、アナログデイジタル変換手段４から送出される入力
デイジタル信号Ｄ２又はデイジタル信号処理手段６から
送出される出力デイジタル信号ＭＳＢ及びテスト用デイ
ジタル信号ＴＤＡＴＡによつて、アナログデイジタル変
換手段４、デイジタル信号処理手段６及びデイジタルア
ナログ変換手段９の動作を診断するようにしたことによ
り、デイジタル信号処理手段６及びアナログ信号処理手
段４、９が混在している場合でも、これら全体の動作が
正常か否かを容易に診断し得る。
出力アナログ信号Ｓ２をアナログデイジタル変換手段４
の入力アナログ信号Ｓ５として折り返し、所定のテスト
用デイジタル信号ＴＤＡＴＡをデイジタル信号処理手段
６又はデイジタルアナログ変換手段９に入力すると共
に、アナログデイジタル変換手段４から送出される入力
デイジタル信号Ｄ２又はデイジタル信号処理手段６から
送出される出力デイジタル信号ＭＳＢ及びテスト用デイ
ジタル信号ＴＤＡＴＡによつて、アナログデイジタル変
換手段４、デイジタル信号処理手段６及びデイジタルア
ナログ変換手段９の動作を診断するようにしたことによ
り、デイジタル信号処理手段６及びアナログ信号処理手
段４、９が混在している場合でも、これら全体の動作が
正常か否かを容易に診断し得る。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１５】図１において、１は全体として本発明によ
るＣＵＥ信号記録再生系を適用したデイジタルオーデイ
オテープレコーダを示し、ライン入力されたアナログ信
号でなる記録ＣＵＥ信号Ｓ１が入力増幅回路２で増幅さ
れ、記録再生を選択する第１のセレクタ３の第１の入力
端ａ及び出力端ｃを通つて、アナログデイジタル変換回
路（ＡＤ）４に入力される。アナログ信号Ｓ１はここで
デイジタル信号Ｄ１に変換され、自己診断用の遅延入力
を選択する第２のセレクタ５の第１の入力端ａ及び出力
端ｃを通つて、デイレイ回路６に入力される。
るＣＵＥ信号記録再生系を適用したデイジタルオーデイ
オテープレコーダを示し、ライン入力されたアナログ信
号でなる記録ＣＵＥ信号Ｓ１が入力増幅回路２で増幅さ
れ、記録再生を選択する第１のセレクタ３の第１の入力
端ａ及び出力端ｃを通つて、アナログデイジタル変換回
路（ＡＤ）４に入力される。アナログ信号Ｓ１はここで
デイジタル信号Ｄ１に変換され、自己診断用の遅延入力
を選択する第２のセレクタ５の第１の入力端ａ及び出力
端ｃを通つて、デイレイ回路６に入力される。
【００１６】このデイレイ回路６はインターフエース７
を通じて入力されるシステム制御回路８からの制御信号
によつてデイレイ時間が設定され、実際録時エンコード
時間分及び再生時デコード時間分だけ入力されるデイジ
タル信号Ｄ１を遅延し、これをデイジタルアナログ変換
回路（ＤＡ）９に入力する。デイジタル信号Ｄ１はここ
でエンコード時間遅延されたアナログ信号Ｓ２に戻さ
れ、これがＰＷＭ変調回路１０でパルス幅変調され、こ
の結果得られる記録信号Ｓ４が記録増幅回路１１で増幅
され、記録ヘツド１２Ａで磁気テープ上にＣＵＥ信号と
して記録される。
を通じて入力されるシステム制御回路８からの制御信号
によつてデイレイ時間が設定され、実際録時エンコード
時間分及び再生時デコード時間分だけ入力されるデイジ
タル信号Ｄ１を遅延し、これをデイジタルアナログ変換
回路（ＤＡ）９に入力する。デイジタル信号Ｄ１はここ
でエンコード時間遅延されたアナログ信号Ｓ２に戻さ
れ、これがＰＷＭ変調回路１０でパルス幅変調され、こ
の結果得られる記録信号Ｓ４が記録増幅回路１１で増幅
され、記録ヘツド１２Ａで磁気テープ上にＣＵＥ信号と
して記録される。
【００１７】一方再生時磁気テープ１３上に記録された
ＣＵＥ信号は再生ヘツド１２Ｂで再生され、この結果得
られる再生信号Ｓ４がイコライザを含んでなる再生増幅
回路１４で増幅され、自己診断用の再生入力を選択する
第２のセレクタ１５の第１の入力端ａ及び出力端ｃを通
じてＰＷＭ復調回路１６に入力される。ここで再生信号
Ｓ４はＰＷＭ復調され、この結果得られるアナログ信号
Ｓ５が第１のセレクタ３の第２の入力端ｂ及び出力端ｃ
を通つて、アナログデイジタル変換回路（ＡＤ）４に入
力される。
ＣＵＥ信号は再生ヘツド１２Ｂで再生され、この結果得
られる再生信号Ｓ４がイコライザを含んでなる再生増幅
回路１４で増幅され、自己診断用の再生入力を選択する
第２のセレクタ１５の第１の入力端ａ及び出力端ｃを通
じてＰＷＭ復調回路１６に入力される。ここで再生信号
Ｓ４はＰＷＭ復調され、この結果得られるアナログ信号
Ｓ５が第１のセレクタ３の第２の入力端ｂ及び出力端ｃ
を通つて、アナログデイジタル変換回路（ＡＤ）４に入
力される。
【００１８】アナログ信号Ｓ５はここでデイジタル信号
Ｄ２に変換され、自己診断用の遅延入力を選択する第２
のセレクタ５の第１の入力端ａ及び出力端ｃを通つて、
デイレイ回路６に入力される。このときデイレイ回路６
はデコード時間分だけ入力されるデイジタル信号Ｄ２を
遅延し、これをデイジタルアナログ変換回路９に入力す
る。デイジタル信号Ｄ２はここでデコード時間分遅延さ
れたアナログ信号Ｓ６に戻され、これが出力増幅回路１
７で増幅されて再生ＣＵＥ信号Ｓ７として送出される。
Ｄ２に変換され、自己診断用の遅延入力を選択する第２
のセレクタ５の第１の入力端ａ及び出力端ｃを通つて、
デイレイ回路６に入力される。このときデイレイ回路６
はデコード時間分だけ入力されるデイジタル信号Ｄ２を
遅延し、これをデイジタルアナログ変換回路９に入力す
る。デイジタル信号Ｄ２はここでデコード時間分遅延さ
れたアナログ信号Ｓ６に戻され、これが出力増幅回路１
７で増幅されて再生ＣＵＥ信号Ｓ７として送出される。
【００１９】ここでこの実施例の場合、ＣＵＥ信号記録
再生系の基板内には上述した通常の記録再生処理を行う
回路部に加えて、テスト信号発生回路１９及びテスト信
号検出回路２０と、上述した自己診断用の遅延入力を選
択する第２のセレクタ５とが配置されており、例えば電
源投入時に回路部の動作を自己診断し得るようになされ
ている。
再生系の基板内には上述した通常の記録再生処理を行う
回路部に加えて、テスト信号発生回路１９及びテスト信
号検出回路２０と、上述した自己診断用の遅延入力を選
択する第２のセレクタ５とが配置されており、例えば電
源投入時に回路部の動作を自己診断し得るようになされ
ている。
【００２０】実際上、テスト信号発生回路１９はテスト
パターンデータＴＤＡＴＡとして、図２（Ａ）及び
（Ｂ）に示すように、デイジタルアナログ変換回路９の
最大値及び最小値の繰り返しパターンを出力する。なお
デイジタルアナログ変換回路９が２の補数方式の８ビツ
トデイジタルアナログ変換を行う場合、最大値は 7F(H)
（(H) は16進数を表す）であり最小値は 80(H)である。
図２（Ａ）は、テストパターンデータＴＤＡＴＡの８ビ
ツトのうちの最上位ビツト（ＭＳＢ）を表し、図２
（Ｂ）は１〜７ビツトを表す。
パターンデータＴＤＡＴＡとして、図２（Ａ）及び
（Ｂ）に示すように、デイジタルアナログ変換回路９の
最大値及び最小値の繰り返しパターンを出力する。なお
デイジタルアナログ変換回路９が２の補数方式の８ビツ
トデイジタルアナログ変換を行う場合、最大値は 7F(H)
（(H) は16進数を表す）であり最小値は 80(H)である。
図２（Ａ）は、テストパターンデータＴＤＡＴＡの８ビ
ツトのうちの最上位ビツト（ＭＳＢ）を表し、図２
（Ｂ）は１〜７ビツトを表す。
【００２１】テスト信号発生回路１９で生成されるテス
トパターンデータＴＤＡＴＡは、第２のセレクタ５の第
２の入力端ｂ及び出力端ｃを通つてデイレイ回路６に入
力される。このデイレイ回路６によつてテストパターン
データＴＤＡＴＡは、デイジタルデータのエンコード時
間分遅延された後、デイジタルアナログ変換回路９でア
ナログ信号に変換される。
トパターンデータＴＤＡＴＡは、第２のセレクタ５の第
２の入力端ｂ及び出力端ｃを通つてデイレイ回路６に入
力される。このデイレイ回路６によつてテストパターン
データＴＤＡＴＡは、デイジタルデータのエンコード時
間分遅延された後、デイジタルアナログ変換回路９でア
ナログ信号に変換される。
【００２２】このアナログ信号はＰＷＭ変調回路１０に
てパルス幅変調されて、記録増幅回路１１、記録ヘツド
１２Ａ、磁気テープ１３、再生ヘツド１２Ｂ及び再生増
幅回路１４の通常の記録再生系を通らず、直接第３のセ
レクタ１５の第２の入力端ｂ及び出力端ｃを通じてＰＷ
Ｍ復調回路１６に入力される。
てパルス幅変調されて、記録増幅回路１１、記録ヘツド
１２Ａ、磁気テープ１３、再生ヘツド１２Ｂ及び再生増
幅回路１４の通常の記録再生系を通らず、直接第３のセ
レクタ１５の第２の入力端ｂ及び出力端ｃを通じてＰＷ
Ｍ復調回路１６に入力される。
【００２３】ＰＷＭ復調回路１６によつてアナログ信号
に戻つた再生信号は、第１のセレクタ３の第２の入力端
ｂ及び出力端ｃを通つて、アナログデイジタル変換回路
４に入力される。入力アナログ信号はここでデイジタル
信号に変換され、第２のセレクタ５の第１の入力端ａ及
び出力端ｃを通つてデイレイ回路６に入力される。
に戻つた再生信号は、第１のセレクタ３の第２の入力端
ｂ及び出力端ｃを通つて、アナログデイジタル変換回路
４に入力される。入力アナログ信号はここでデイジタル
信号に変換され、第２のセレクタ５の第１の入力端ａ及
び出力端ｃを通つてデイレイ回路６に入力される。
【００２４】このデイジタル信号は、デイレイ回路６に
よつてデイジタルデータのデコード時間分遅延された
後、デイジタルアナログ変換回路９に送出されると共
に、遅延出力でなるデイジタル信号の最上位ビツト（Ｍ
ＳＢ）が、テスト信号検出回路２０に入力される。
よつてデイジタルデータのデコード時間分遅延された
後、デイジタルアナログ変換回路９に送出されると共
に、遅延出力でなるデイジタル信号の最上位ビツト（Ｍ
ＳＢ）が、テスト信号検出回路２０に入力される。
【００２５】テスト信号発生回路１９はテストパターン
データＴＤＡＴＡの他に、テストパターンデータＴＤＡ
ＴＡの先頭の時点ｔ０のタイミングから、エンコードデ
イレイ及びデコードデイレイ分離れた時点ｔ１の位置に
ウインドウを有するウインドウ信号ＷＤ（図２（Ｃ））
を発生し、これをテスト信号検出回路２０に送出してい
る。
データＴＤＡＴＡの他に、テストパターンデータＴＤＡ
ＴＡの先頭の時点ｔ０のタイミングから、エンコードデ
イレイ及びデコードデイレイ分離れた時点ｔ１の位置に
ウインドウを有するウインドウ信号ＷＤ（図２（Ｃ））
を発生し、これをテスト信号検出回路２０に送出してい
る。
【００２６】これにより、テスト信号検出回路２０にお
いては、ウインドウ信号ＷＤのウインドウ内に遅延され
た最上位ビツト（ＭＳＢ（図２（Ｄ））のエツジがある
かないかによつて、ＣＵＥ信号記録再生系全体が正常に
動作しているか否かを評定する。これによりテスト信号
検出回路２０は、ウインドウ内にエツジが存在する時点
ｔ２のタイミングでコンデシヨンＣＯＮＤ（図２
（Ｅ））を反転させ、これがインターフエース７を通じ
てシステム制御回路８に送出され、このようにして、例
えば電源投入時、回路部の自己診断を実行し得るように
なされている。
いては、ウインドウ信号ＷＤのウインドウ内に遅延され
た最上位ビツト（ＭＳＢ（図２（Ｄ））のエツジがある
かないかによつて、ＣＵＥ信号記録再生系全体が正常に
動作しているか否かを評定する。これによりテスト信号
検出回路２０は、ウインドウ内にエツジが存在する時点
ｔ２のタイミングでコンデシヨンＣＯＮＤ（図２
（Ｅ））を反転させ、これがインターフエース７を通じ
てシステム制御回路８に送出され、このようにして、例
えば電源投入時、回路部の自己診断を実行し得るように
なされている。
【００２７】なお実際上テスト信号発生回路１９はシス
テム制御回路８からの制御の下で、自己診断動作時第
１、第２及び第３のセレクタ３、５及び１５を切り換え
制御をするようになされており、まずテストパターンデ
ータＴＤＡＴＡを送出する際、第１、第２及び第３のセ
レクタ３、５、１５をそれぞれ第２の入力端ｂに切り換
える。続いて例えばエンコードデイレイ時間経過後第２
のセレクタ５を第１の入力端ａに切り換え、このように
して上述の自己診断を実行する。
テム制御回路８からの制御の下で、自己診断動作時第
１、第２及び第３のセレクタ３、５及び１５を切り換え
制御をするようになされており、まずテストパターンデ
ータＴＤＡＴＡを送出する際、第１、第２及び第３のセ
レクタ３、５、１５をそれぞれ第２の入力端ｂに切り換
える。続いて例えばエンコードデイレイ時間経過後第２
のセレクタ５を第１の入力端ａに切り換え、このように
して上述の自己診断を実行する。
【００２８】以上の構成によれば、電源投入時、デイジ
タルアナログ変換の最大値及び最小値の繰り返しでなる
テストパターンデータＴＤＡＴＡを、デイレイ回路６に
入力し、順次デイジタルアナログ変換回路９、ＰＷＭ変
調回路１０、ＰＷＭ復調回路１６、アナログデイジタル
変換回路４及び再度デイレイ回路６を通過させ、テスト
パターンデータの最上位ビツトの反転が、合計のデイレ
イ時間に応じたウインドウ中に存在するか否か検出する
ようにしたことにより、デイジタル信号回路とアナログ
信号処理回路が混在するＣＵＥ信号記録再生系を、確実
に自己診断し得るデイジタルオーデイオテープレコーダ
１を実現できる。
タルアナログ変換の最大値及び最小値の繰り返しでなる
テストパターンデータＴＤＡＴＡを、デイレイ回路６に
入力し、順次デイジタルアナログ変換回路９、ＰＷＭ変
調回路１０、ＰＷＭ復調回路１６、アナログデイジタル
変換回路４及び再度デイレイ回路６を通過させ、テスト
パターンデータの最上位ビツトの反転が、合計のデイレ
イ時間に応じたウインドウ中に存在するか否か検出する
ようにしたことにより、デイジタル信号回路とアナログ
信号処理回路が混在するＣＵＥ信号記録再生系を、確実
に自己診断し得るデイジタルオーデイオテープレコーダ
１を実現できる。
【００２９】なお上述の実施例においては、自己診断の
タイミングとして所定のウインドウで、デイレイ回路か
ら送出されるデイジタル信号のＭＳＢの符号の変化を検
出した場合について述べたが、一度目のデイレイ時間が
長い場合には当該デイレイ時間に応じたウインドウで、
デイレイ回路に入力されるデイジタル信号のＭＳＢの符
号の変化を検出するようにしても良い。
タイミングとして所定のウインドウで、デイレイ回路か
ら送出されるデイジタル信号のＭＳＢの符号の変化を検
出した場合について述べたが、一度目のデイレイ時間が
長い場合には当該デイレイ時間に応じたウインドウで、
デイレイ回路に入力されるデイジタル信号のＭＳＢの符
号の変化を検出するようにしても良い。
【００３０】また上述の実施例においては、ＣＵＥ信号
記録再生系で２系統の信号処理装置について、アナログ
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が時分割的に共用されている場合について
述べたが、アナログデイジタル変換回路、デイレイ回路
及びデイジタルアナログ変換回路が系統別に存在する場
合にも、一方のデイジタルアナログ変換回路の出力を他
方のアナログデイジタル変換回路に折り返すようにすれ
ば、上述の実施例と同様の効果を実現できる。
記録再生系で２系統の信号処理装置について、アナログ
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が時分割的に共用されている場合について
述べたが、アナログデイジタル変換回路、デイレイ回路
及びデイジタルアナログ変換回路が系統別に存在する場
合にも、一方のデイジタルアナログ変換回路の出力を他
方のアナログデイジタル変換回路に折り返すようにすれ
ば、上述の実施例と同様の効果を実現できる。
【００３１】さらに上述の実施例においては、アナログ
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が２系統存在する場合について述べたが、
これに限らず、１系統でも良くこの場合にもデイジタル
アナログ変換回路の出力をアナログデイジタル変換回路
に折り返すようにすれば、上述の実施例と同様の効果を
実現できる。
デイジタル変換回路、デイレイ回路及びデイジタルアナ
ログ変換回路が２系統存在する場合について述べたが、
これに限らず、１系統でも良くこの場合にもデイジタル
アナログ変換回路の出力をアナログデイジタル変換回路
に折り返すようにすれば、上述の実施例と同様の効果を
実現できる。
【００３２】さらにまた上述の実施例においては、本発
明をアナログ信号をデイジタル信号に変換してデイジタ
ル信号処理で遅延させ、再度アナログ信号に変換するも
のに適用したが、デイジタル信号処理はこれに限らず、
例えばデイジタルフイルタ処理等種々のデイジタル信号
処理を適用するようにしても良い。
明をアナログ信号をデイジタル信号に変換してデイジタ
ル信号処理で遅延させ、再度アナログ信号に変換するも
のに適用したが、デイジタル信号処理はこれに限らず、
例えばデイジタルフイルタ処理等種々のデイジタル信号
処理を適用するようにしても良い。
【００３３】また上述の実施例においては、テストパタ
ーンデータＴＤＡＴＡとしてデイジタルアナログ変換の
最大値及び最小値の繰り返しパターンを用いたが、テス
トパターンはこれに限らず、デイジタル信号処理の内容
に応じて、所定パターンのデータを用いるようにしても
良い。
ーンデータＴＤＡＴＡとしてデイジタルアナログ変換の
最大値及び最小値の繰り返しパターンを用いたが、テス
トパターンはこれに限らず、デイジタル信号処理の内容
に応じて、所定パターンのデータを用いるようにしても
良い。
【００３４】さらに上述の実施例においては、本発明を
デイジタルオーデイオテープレコーダのＣＵＥ信号記録
再生系に適用したが、本発明はこれに限らず、要はアナ
ログ信号を一旦デイジタル信号に変換して所定のデイジ
タル信号処理を施し、再度アナログ信号に変換して出力
するようになされた信号処理装置に広く適用して好適な
ものである。
デイジタルオーデイオテープレコーダのＣＵＥ信号記録
再生系に適用したが、本発明はこれに限らず、要はアナ
ログ信号を一旦デイジタル信号に変換して所定のデイジ
タル信号処理を施し、再度アナログ信号に変換して出力
するようになされた信号処理装置に広く適用して好適な
ものである。
【００３５】
【発明の効果】上述のように本発明によれば、デイジタ
ルアナログ変換手段から送出される出力アナログ信号を
アナログデイジタル変換手段の入力アナログ信号として
折り返し、所定のテスト用デイジタル信号をデイジタル
信号処理手段又はデイジタルアナログ変換手段に入力す
ると共に、アナログデイジタル変換手段から送出される
入力デイジタル信号又はデイジタル信号処理手段から送
出される出力デイジタル信号及びテスト用デイジタル信
号によつて、アナログデイジタル変換手段、デイジタル
信号処理手段及びデイジタルアナログ変換手段の動作を
診断するようにしたことにより、デイジタル信号処理部
及びアナログ信号処理部が混在している場合でも、これ
ら全体の動作が正常か否かを容易に診断し得る信号処理
装置を実現できる。
ルアナログ変換手段から送出される出力アナログ信号を
アナログデイジタル変換手段の入力アナログ信号として
折り返し、所定のテスト用デイジタル信号をデイジタル
信号処理手段又はデイジタルアナログ変換手段に入力す
ると共に、アナログデイジタル変換手段から送出される
入力デイジタル信号又はデイジタル信号処理手段から送
出される出力デイジタル信号及びテスト用デイジタル信
号によつて、アナログデイジタル変換手段、デイジタル
信号処理手段及びデイジタルアナログ変換手段の動作を
診断するようにしたことにより、デイジタル信号処理部
及びアナログ信号処理部が混在している場合でも、これ
ら全体の動作が正常か否かを容易に診断し得る信号処理
装置を実現できる。
【図１】本発明によるデイジタルオーデイオテープレコ
ーダの一実施例を示すブロツク図である。
ーダの一実施例を示すブロツク図である。
【図２】図１のデイジタルオーデイオテープレコーダの
自己診断動作の説明に供するタイミングチヤートであ
る。
自己診断動作の説明に供するタイミングチヤートであ
る。
１……デイジタルオーデイオテープレコーダ、２……入
力増幅回路、３、５、１５……セレクタ、４……アナロ
グデイジタル変換回路、６……デイレイ回路、７……イ
ンターフエース、８……システム制御回路、９……デイ
ジタルアナログ変換回路、１０……ＰＷＭ変調回路、１
１……記録増幅回路、１２……ヘツド、１３……磁気テ
ープ、１４……再生増幅回路、１６……ＰＷＭ復調回
路、１７……出力増幅回路、１９……テスト信号発生回
路、２０……テスト信号検出回路。
力増幅回路、３、５、１５……セレクタ、４……アナロ
グデイジタル変換回路、６……デイレイ回路、７……イ
ンターフエース、８……システム制御回路、９……デイ
ジタルアナログ変換回路、１０……ＰＷＭ変調回路、１
１……記録増幅回路、１２……ヘツド、１３……磁気テ
ープ、１４……再生増幅回路、１６……ＰＷＭ復調回
路、１７……出力増幅回路、１９……テスト信号発生回
路、２０……テスト信号検出回路。
Claims (4)
- 【請求項１】入力アナログ信号をアナログデイジタル変
換して送出するアナログデイジタル変換手段と、当該ア
ナログデイジタル変換手段から送出される入力デイジタ
ル信号について、所定のデイジタル信号処理を施して送
出するデイジタル信号処理手段と、当該デイジタル信号
処理手段から送出される出力デイジタル信号をデイジタ
ルアナログ変換して送出するデイジタルアナログ変換手
段とを有する信号処理装置において、 上記デイジタルアナログ変換手段から送出される出力ア
ナログ信号を上記アナログデイジタル変換手段の上記入
力アナログ信号として折り返し、 所定のテスト用デイジタル信号を上記デイジタル信号処
理手段に入力すると共に、上記アナログデイジタル変換
手段から送出される上記入力デイジタル信号を検出し、 当該検出結果でなる上記入力デイジタル信号及び上記テ
スト用デイジタル信号によつて、上記アナログデイジタ
ル変換手段、上記デイジタル信号処理手段及び上記デイ
ジタルアナログ変換手段の動作を自己診断するようにし
たことを特徴とする信号処理装置。 - 【請求項２】入力アナログ信号をアナログデイジタル変
換して送出するアナログデイジタル変換手段と、当該ア
ナログデイジタル変換手段から送出される入力デイジタ
ル信号について、所定のデイジタル信号処理を施して送
出するデイジタル信号処理手段と、当該デイジタル信号
処理手段から送出される出力デイジタル信号をデイジタ
ルアナログ変換して送出するデイジタルアナログ変換手
段とを有する信号処理装置において、 上記デイジタルアナログ変換手段から送出される出力ア
ナログ信号を上記アナログデイジタル変換手段の上記入
力アナログ信号として折り返し、 所定のテスト用デイジタル信号を上記デイジタルアナロ
グ変換手段に入力すると共に、上記デイジタル信号処理
手段から送出される上記出力デイジタル信号を検出し、 当該検出結果でなる上記出力デイジタル信号及び上記テ
スト用デイジタル信号によつて、上記アナログデイジタ
ル変換手段、上記デイジタル信号処理手段及び上記デイ
ジタルアナログ変換手段の動作を自己診断するようにし
たことを特徴とする信号処理装置。 - 【請求項３】上記アナログデイジタル変換手段、上記デ
イジタル信号処理手段及び上記デイジタルアナログ変換
手段が、少なくとも２系統組み合わされた信号処理装置
において、 第１の上記デイジタルアナログ変換手段から送出される
第１の上記出力アナログ信号を第２の上記アナログデイ
ジタル変換手段の第２の上記入力アナログ信号として折
り返し、 所定のテスト用デイジタル信号を第１の上記デイジタル
信号処理手段に入力すると共に、第２の上記アナログデ
イジタル変換手段から送出される第２の入力デイジタル
信号又は第２の上記デイジタル信号処理手段から送出さ
れる第２の上記出力デイジタル信号を検出し、 当該検出結果でなる第２の上記入力デイジタル信号又は
第２の上記出力デイジタル信号及び上記テスト用デイジ
タル信号によつて、第２の上記アナログデイジタル変換
手段、第１又は第２の上記デイジタル信号処理手段及び
第１の上記デイジタルアナログ変換手段の動作を自己診
断するようにしたことを特徴とする信号処理装置。 - 【請求項４】上記第１及び第２のアナログデイジタル変
換手段、上記第１及び第２のデイジタル信号処理手段、
上記第１及び第２のデイジタルアナログ変換手段を、必
要に応じて時分割的に共有するようにしたことを特徴と
する請求項３に記載の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9582992A JPH05266604A (ja) | 1992-03-23 | 1992-03-23 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9582992A JPH05266604A (ja) | 1992-03-23 | 1992-03-23 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05266604A true JPH05266604A (ja) | 1993-10-15 |
Family
ID=14148290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9582992A Pending JPH05266604A (ja) | 1992-03-23 | 1992-03-23 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05266604A (ja) |
-
1992
- 1992-03-23 JP JP9582992A patent/JPH05266604A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006566B1 (ko) | Pcm 신호 기록 및 재생 장치 | |
| KR910017416A (ko) | 편집 장치 | |
| JPH0725841Y2 (ja) | カセットテープレコーダ | |
| KR950004703Y1 (ko) | 비데오 테이프 레코더의 자막신호기록 및 재생장치 | |
| JPH05266604A (ja) | 信号処理装置 | |
| JP2778169B2 (ja) | デイジタル信号処理回路 | |
| JPH0465473B2 (ja) | ||
| EP0411998B1 (en) | 4-Channel PCM signal processing apparatus | |
| KR0156847B1 (ko) | 디지탈신호 기록/재생 장치 | |
| JPH11340759A (ja) | オーディオ装置 | |
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JP2614840B2 (ja) | デジタルオーディオ録音再生装置 | |
| JPH0476175B2 (ja) | ||
| JPH0520788A (ja) | 磁気再生装置 | |
| JP3144107B2 (ja) | 記録再生制御信号の伝送方法及び記録再生制御装置 | |
| JPS5821325B2 (ja) | ドロツプアウトホシヨウソウチオソナエタ タチヤンネルサイセイソウチ | |
| JPS6041010Y2 (ja) | Ｐｃｍ記録・再生装置 | |
| JP3684768B2 (ja) | 映像信号記録装置 | |
| SU1182572A2 (ru) | Устройство дл цифровой магнитной записи и воспроизведени | |
| JPS6098507A (ja) | ノイズリダクシヨン回路自動切換装置 | |
| SU1525732A1 (ru) | Устройство дл воспроизведени цифровой информации с носител магнитной записи | |
| JPS6070553A (ja) | 磁気記録再生方式 | |
| JP2855838B2 (ja) | 磁気再生装置 | |
| JPH08129825A (ja) | 映像、音声信号記録再生装置 | |
| JPH04330668A (ja) | 記録装置 |