JPH05267209A - 集積回路におけるコンタクトビア製造方法 - Google Patents

集積回路におけるコンタクトビア製造方法

Info

Publication number
JPH05267209A
JPH05267209A JP4338474A JP33847492A JPH05267209A JP H05267209 A JPH05267209 A JP H05267209A JP 4338474 A JP4338474 A JP 4338474A JP 33847492 A JP33847492 A JP 33847492A JP H05267209 A JPH05267209 A JP H05267209A
Authority
JP
Japan
Prior art keywords
layer
conductive
opening
insulating layer
protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4338474A
Other languages
English (en)
Inventor
Frank R Bryant
アール． ブライアント フランク
Loi N Nguyen
ニョック ニューエン ロイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05267209A publication Critical patent/JPH05267209A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 集積回路において段差被覆により発生する欠
陥が存在せず、かつ平坦なとポグラフィが得られるよう
なコンタクトビア（接続孔）の製造方法を提供する。 【構成】 最初第一絶縁層１２上に第一保護層を形成
し、かつコンタクトを形成すべき場所で絶縁層１２を貫
通して開口１６を形成する。保護層に導電層１８を付着
形成し、かつ開口１６を部分的に充填して開口内にＡｌ
からなる導電性プラグ２０を形成する。次いで第二保護
層をプラグ上に形成し、第一保護層上に形成した導電層
の部分を除去する。それらの部分の除去期間中、第二保
護層は導電性プラグが損傷されるのを防ぐ。次いで第一
及び第二保護層を除去し、絶縁層内の開口内に導電性プ
ラグ２０を残存させる。これにより導電性プラグ上に第
二導電層を付着形成して導電性コンタクトの形成が可能
となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、集積回路に関す
るものであって、更に詳細には、集積回路においてコン
タクトビアを製造する方法に関するものである。
【０００２】
【従来の技術】集積回路装置が益々複雑なものになる
と、該装置の種々の部分を接続させるためにより多くの
数の相互接続レベルが必要となる。通常、一つのレベル
と別のレベルとを接続させるために相互接続レベル間に
コンタクトビア（接触貫通孔）を形成する。複数個の相
互接続層がこのような態様で使用される場合には、下側
の相互接続レベルにより発生される不均一な地形的特徴
のために、上側の相互接続レベル及びコンタクトビアを
形成する場合に困難性が発生する。従って、相互接続層
のトポグラフィ即ち地形的特徴は、集積回路装置を製造
する難易度に影響を与える。
【０００３】複数個の相互接続レベルの場合の不均一な
地形的特徴は、互いに積重ねて種々の相互接続レベルを
形成することにより発生されるものであって、装置の表
面上において丘や谷が形成されることとなる。当業者に
より理解される如く、不均一な地形的特徴を超えて横断
する場合に、上側の相互接続層が一定の断面を維持する
ようにすることは困難である。このことは、相互接続線
の一部がより高い電流密度を有することとなり、エレク
トロマイグレーションの問題を発生させたり且つ感電す
る装置欠陥メカニズムを発生させたりする。これらのス
テップカバレッジ即ち段差被覆問題は、相互接続信号線
自身の中にボイドまたはその他の欠陥を発生させ、且つ
相互接続線間に形成されるコンタクトビア内にも同様の
欠陥を発生させる場合がある。
【０００４】従って、ボイドやその他の欠陥がなく且つ
より平坦状のトポグラフィが得られるコンタクトビアの
製造方法を提供することが望まれている。更に、このよ
うな方法が製造プロセスの複雑性を著しく増加させるも
のでないことが望ましい。
【０００５】
【発明が解決しようとする課題】従って、本発明の目的
とするところは、ステップカバレッジ（段差被覆）問題
により発生される欠陥が存在しない集積回路におけるコ
ンタクトビア（接触貫通孔）を製造する方法を提供する
ことである。本発明の別の目的とするところは、より平
坦なトポグラフィが得られるそのような方法を提供する
ことである。本発明の更に別の目的とするところは、ス
タンダードの処理の流れと適合性を有し且つ典型的な集
積回路の製造に対して与える複雑性が最小のものである
ようなそのような方法及びその結果得られる構成体を提
供することである。
【０００６】
【課題を解決するための手段】本発明によれば、集積回
路においてコンタクトビア即ち接触貫通孔を製造する方
法が提供される。初期的には、絶縁層上に第一保護層を
形成し、且つコンタクトを形成すべき箇所において該絶
縁層を貫通して開口を形成する。導電層を該保護層上に
付着形成するとともに該開口を部分的に充填し、該開口
内に導電性プラグを形成する。次いで、該導電性プラグ
上に第二保護層を形成する。第一保護層上に形成された
導電層の部分を除去する。これらの導電層部分の除去の
期間中に、第二保護層が導電性プラグが損傷されること
から保護する。次いで、第一及び第二保護層を除去し、
絶縁層内の開口内に導電性プラグを残存させる。従っ
て、該導電性プラグ上に第二導電層を付着形成させるこ
とにより導電性コンタクトを形成することが可能であ
る。
【０００７】
【実施例】以下に説明する処理ステップ及び構成は、集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、当該技術分野において現在使用されて
いる集積回路製造技術に関連して実施することが可能な
ものであり、且つ本発明の重要な特徴を理解する上で必
要な処理ステップに付いて重点的に説明する。尚、本発
明の製造方法の夫々の段階における集積回路の状態を示
した概略断面図は、寸法通りに画いたものではなく、本
発明の重要な特徴をよりよく示すために適宜拡縮して示
してある。
【０００８】図１を参照すると、集積回路において下側
に存在する領域１０の上にコンタクト即ち接触部を形成
する。下側に存在する領域１０は、半導体基板又は相互
接続信号線の何れかとすることが可能である。典型的に
は酸化物から構成される第一絶縁層１２を本装置上に成
長させるか又は付着形成させる。次いで、絶縁層１２上
にホトレジストマスク１４を付着形成し且つパターン形
成し、且つコンタクトを形成すべき箇所において絶縁層
１２を貫通して開口１６をエッチング形成する。
【０００９】図２は、導電層１８を本装置上に付着形成
した後の集積回路を示している。導電層１８はホトレジ
スト層１４を被覆し且つ開口１６を部分的に充填し、該
開口内に導電性プラグ２０を形成している。この好適実
施例においては、導電層１８及び導電性プラグ２０はア
ルミニウムから形成されているが、それらはその他の導
電性物質から形成することも可能である。アルミニウム
は、好適には、スパッタリングにより付着形成し、従っ
て、それは水平な表面上にのみ付着形成する傾向があ
る。このことは、開口１６の垂直な側壁に沿っては殆ど
又は全くアルミニウムを付着させることはなく、従って
導電層１８及び導電性プラグ２０は実効的に切り離され
る。
【００１０】図３を参照すると、保護層２２を本装置上
に付着形成し、且つ開口１６内に延在させる。この好適
実施例においては、保護層２２は低粘度ホトレジストを
使用して形成するが、それはその他の物質から形成する
ことも可能である。
【００１１】図４は保護層２２の一部を除去した後の装
置の状態を示している。化学的エッチング又はプラズマ
エッチングの何れかを実施して保護層２２を、ほぼ導電
層１８がホトレジスト層１４と接触をする点までエッチ
バックする。次いで、化学的エッチングを行って、ホト
レジスト１４（不図示）を被覆する導電層１８の部分を
除去する。開口１６内に残存する保護層２２は、この導
電層１８の除去期間中に、導電性プラグ２０が損傷され
ることから保護する。
【００１２】次いで、開口１６内に残存する保護層２２
及びホトレジスト層１４を除去し、図５に示した構成と
させる。例えば、等方性エッチングを使用してこれら二
つの層を除去することが可能である。次いで、図６に示
した如く、本装置上に例えば金属層等の第二導電層２４
を付着形成し、且つパターン形成して、相互接続信号線
を画定することが可能である。
【００１３】図７乃至１１は、集積回路においてコンタ
クト構成体を形成するために使用することが可能な別の
実施方法を示している。図７を参照すると、集積回路に
於ける下側に存在する領域２６上にコンタクトを形成す
る。下側に存在する領域２６は、半導体基板又は相互接
続信号線の何れかとすることが可能である。典型的には
酸化物から形成される第一絶縁層２８を本装置上に成長
させるか又は付着形成させる。典型的には窒化シリコン
からなるバリア層３０を第一絶縁層２８の上に付着形成
し、次いで第二絶縁層３２を付着形成する。第二絶縁層
３２は典型的に酸化物から構成する。次いで、ホトレジ
ストマスク３４を第二絶縁層３２上に付着形成し且つパ
ターン形成し、且つ第二絶縁層３２と、バリア層３０
と、第一絶縁層２８を貫通して開口３６を形成する。
【００１４】図８は、ホトレジストマスク３４を除去し
本装置上に導電層３８を付着形成した後の集積回路を示
している。導電層３８は第二絶縁層３２を被覆し且つ開
口３６を部分的に充填し、開口３６内に導電性プラグ４
０を形成する。この好適実施例においては、導電層３８
及び導電性プラグ４０はアルミニウムから形成される
が、それらはその他の導電性物質から構成することも可
能である。このアルミニウムは、好適には、スパッタリ
ングにより付着形成させ、従って、それは水平表面上に
のみ付着形成する傾向となる。このことは、開口３６の
垂直な側壁に沿っては殆ど又は全くアルミニウムが付着
されることはなく、従って導電層３８及び導電性プラグ
４０は実効的に切り離される。
【００１５】図９を参照すると、誘電体層４２を導電層
３８上に付着形成し且つ開口３６内に延在させる。この
好適実施例においては、誘電体層４２はスピンオンガラ
スから構成するが、これはその他の物質から構成するこ
とも可能である。次いで、誘電体層４２を、ほぼ導電層
３８が第二絶縁層３２と接触する点（不図示）に到達す
るまでエッチングする。このエッチバックは、例えば、
等方性エッチングを実施することにより行うことが可能
である。
【００１６】図１０は、典型的には等方性エッチングを
実施することにより、導電層３８の一部を除去した後の
集積回路を示している。誘電体プラグ４４が導電性プラ
グ４０が導電層３８の一部の除去期間中に損傷されるこ
とから保護している。次いで、誘電体プラグ４４及び第
二絶縁層３２を除去し、次いでバリア層３０を除去す
る。バリア層３０は、エッチストップとして作用し、下
側に存在する絶縁層２８を保護する。例えば、各物質を
除去すべく設計された等方性エッチングを実施すること
により、これらの除去ステップの各々を実施することが
可能である。
【００１７】導電性プラグ４４、第二絶縁層３２、バリ
ア層３０の除去に続いて、図１１に示した如きコンタク
ト構成体が形成される。理解される如く、図１１に示し
た構成体は、図５に示したコンタクト構成体と類似して
いる。本集積回路は、これで、例えば図６を参照して説
明したステップのような更なる処理ステップを行う準備
がなされている。
【００１８】当業者にとって明らかな如く、上述した本
方法は、コンタクト構成体を製造する場合に典型的に遭
遇するステップカバレッジ即ち段差被覆の問題を緩和し
ている。導電層を除去する期間中に導電性プラグを保護
することにより、相互接続レベル間に良好なコンタクト
即ち接触を形成することが可能であることを確保してい
る。更に、本発明は、その寸法に関係なく、集積回路装
置における全てのコンタクトビアを充填するために使用
することが可能である。
【００１９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図２】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図３】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図４】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図５】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図６】 本発明の一実施例に基づいて集積回路におい
てコンタクトビアを製造する方法のある段階における状
態を示した概略断面図。
【図７】 本発明の別の実施例に基づいて集積回路にお
いてコンタクトビアを製造する方法のある段階における
状態を示した概略断面図。
【図８】 本発明の別の実施例に基づいて集積回路にお
いてコンタクトビアを製造する方法のある段階における
状態を示した概略断面図。
【図９】 本発明の別の実施例に基づいて集積回路にお
いてコンタクトビアを製造する方法のある段階における
状態を示した概略断面図。
【図１０】 本発明の別の実施例に基づいて集積回路に
おいてコンタクトビアを製造する方法のある段階におけ
る状態を示した概略断面図。
【図１１】 本発明の別の実施例に基づいて集積回路に
おいてコンタクトビアを製造する方法のある段階におけ
る状態を示した概略断面図。
【符号の説明】
１０ 下側に存在する領域 １２ 第一絶縁層 １４ ホトレジストマスク １６ 開口 １８ 導電層 ２０ 導電性プラグ ２２ 保護層 ２４ 第二導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロイ ニョック ニューエン アメリカ合衆国， テキサス 75007， カーロルトン， ブライトン ドライブ 1724

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 集積回路においてコンタクト構成体を製
    造する方法において、 集積回路上の下側第一絶縁層上に第一保護層を形成し、 前記第一保護層及び第一絶縁層を貫通してコンタクトを
    形成すべき箇所に開口を形成し、 前記第一保護層上に第一導電層を付着形成し且つ前記開
    口を部分的に充填し、その場合に前記開口内に導電性プ
    ラグを形成し、 前記導電性プラグ上に第二保護層を形成し、 前記第一導電層の一部を除去し、その場合に前記第一保
    護層を露出させ、 前記第一及び第二保護層を除去し、その場合に前記導電
    性プラグを露出させる、上記各ステップを有することを
    特徴とする方法。
  2. 【請求項２】 請求項１において、前記第一絶縁層が酸
    化物を有することを特徴とする方法。
  3. 【請求項３】 請求項１において、前記第一保護層を形
    成するステップが前記装置上に第一ホトレジスト層を付
    着形成することを特徴とする方法。
  4. 【請求項４】 請求項１において、前記第一保護層を形
    成するステップが、 前記装置上にバリア層を付着形成し、 前記バリア層上に第二絶縁層を付着形成し、 前記第二絶縁層上に第一ホトレジスト層を付着形成す
    る、上記各ステップを有することを特徴とする方法。
  5. 【請求項５】 請求項４において、前記バリア層が窒化
    シリコンを有することを特徴とする方法。
  6. 【請求項６】 請求項４において、前記第二絶縁層が酸
    化物を有することを特徴とする方法。
  7. 【請求項７】 請求項１において、前記第一導電層がア
    ルミニウムを有することを特徴とする方法。
  8. 【請求項８】 請求項１において、前記第二保護層を形
    成するステップが、前記第一導電層上で且つ前記開口内
    に延在させて第二ホトレジスト層を付着形成し、 前記第二ホトレジスト層の一部を除去し、その場合に前
    記第二ホトレジスト層の一部を前記開口内に残存させ且
    つ前記導電性プラグを被覆する、上記各ステップを有す
    ることを特徴とする方法。
  9. 【請求項９】 請求項８において、前記第二保護層の一
    部を除去するステップが前記層を等方的にエッチングす
    ることを特徴とする方法。
  10. 【請求項１０】 請求項１において、前記第一導電層を
    除去するステップが前記層を等方的にエッチングするこ
    とを特徴とする方法。
  11. 【請求項１１】 請求項１において、前記第一及び第二
    保護層を除去するステップが前記層を等方的にエッチン
    グすることを特徴とする方法。
  12. 【請求項１２】 集積回路においてコンタクト構成体を
    製造する方法において、 集積回路上の絶縁層上に第一保護層を形成し、 前記絶縁層を貫通してコンタクトを形成すべき箇所に開
    口を形成し、 前記第一保護層上に導電層を付着形成し、その場合に前
    記導電層が部分的に前記開口を充填し、 前記導電層上で且つ前記開口内に延在させて第二保護層
    を付着形成し、 前記第二保護層の一部を除去し、その場合に前記第二保
    護層の一部が前記開口内に残存し、 前記導電層の一部を除去し、 残存する第二保護層及び第一保護層を除去し、その場合
    に前記絶縁層の開口内に導電性プラグを形成する、上記
    各ステップを有することを特徴とする方法。
  13. 【請求項１３】 請求項１２において、前記絶縁層が酸
    化物を有することを特徴とする方法。
  14. 【請求項１４】 請求項１２において、前記第一保護層
    を形成するステップが前記装置上にホトレジスト層を付
    着形成すると共にパターン形成することを特徴とする方
    法。
  15. 【請求項１５】 請求項１２において、前記第二保護層
    の一部を除去するステップが前記層を等方的にエッチン
    グすることを特徴とする方法。
  16. 【請求項１６】 請求項１５において、前記第二保護層
    が ホトレジストを有することを特徴とする方法。
  17. 【請求項１７】 請求項１６において、前記ホトレジス
    トが低粘度ホトレジストを有することを特徴とする方
    法。
  18. 【請求項１８】 請求項１２において、前記導電層の一
    部を除去するステップが前記層を等方的にエッチングす
    ることを特徴とする方法。
  19. 【請求項１９】 請求項１８において、前記導電層がア
    ルミニウムを有することを特徴とする方法。
  20. 【請求項２０】 請求項１２において、前記第一及び第
    二保護層を除去するステップが前記層を等方的にエッチ
    ングすることを特徴とする方法。
  21. 【請求項２１】 集積回路においてコンタクト構成体を
    製造する方法において、 集積回路における第一絶縁層上にバリア層を付着形成
    し、 前記バリア層上に第二絶縁層を付着形成し、 前記第二絶縁層、バリア層及び第一絶縁層を貫通してコ
    ンタクトを形成すべき箇所に開口を形成し、 前記第一絶縁層上に導電層を付着形成し、その場合に前
    記第二導電層は部分的に前記開口を充填し、 前記開口内に誘電体プラグを形成し、 前記導電層の一部を除去し、その場合に前記第二絶縁層
    が露出され、 前記第二絶縁層を除去し、 前記バリア層及び誘電体プラグを除去し、その場合に前
    記第一絶縁層における開口内に導電性プラグが形成され
    る、上記各ステップを有することを特徴とする方法。
  22. 【請求項２２】 請求項２１において、前記第一絶縁層
    における開口内に誘電体プラグを形成するステップが、 前記導電層上及び前記開口内に延在させて誘電体層を付
    着形成し、 前記誘電体層の一部を除去し、その場合に前記導電層が
    露出され且つ前記誘電体層の一部が前記開口内に残存さ
    れる、上記各ステップを有することを特徴とする方法。
  23. 【請求項２３】 請求項２２において、前記誘電体層が
    スピンオンガラスを有することを特徴とする方法。
  24. 【請求項２４】 請求項２１において、前記誘電体層の
    一部を除去するステップが前記層を異方的にエッチング
    することを特徴とする方法。
  25. 【請求項２５】 請求項２１において、前記導電層の一
    部を除去するステップが前記層を等方的にエッチングす
    ることを特徴とする方法。
  26. 【請求項２６】 請求項２５において、前記導電層がア
    ルミニウムを有することを特徴とする方法。
  27. 【請求項２７】 請求項２１において、前記第二絶縁層
    を除去するステップが前記層を等方的にエッチングする
    ことを特徴とする方法。
  28. 【請求項２８】 請求項２７において、前記第二絶縁層
    が二酸化シリコンを有することを特徴とする方法。
  29. 【請求項２９】 請求項２１において、前記バリア層及
    び誘電体プラグを除去するステップが前記層を等方的に
    エッチングすることを特徴とする方法。
  30. 【請求項３０】 請求項２９において、前記バリア層が
    窒化シリコンを有することを特徴とする方法。
  31. 【請求項３１】 請求項２１において、前記第一絶縁層
    が二酸化シリコンを有することを特徴とする方法。
JP4338474A 1991-12-18 1992-12-18 集積回路におけるコンタクトビア製造方法 Pending JPH05267209A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80993791A 1991-12-18 1991-12-18
US809937 1991-12-18

Publications (1)

Publication Number Publication Date
JPH05267209A true JPH05267209A (ja) 1993-10-15

Family

ID=25202544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4338474A Pending JPH05267209A (ja) 1991-12-18 1992-12-18 集積回路におけるコンタクトビア製造方法

Country Status (4)

Country Link
US (2) US5423939A (ja)
EP (1) EP0547906B1 (ja)
JP (1) JPH05267209A (ja)
DE (1) DE69220559T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400037B1 (ko) * 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693564A (en) * 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5804251A (en) * 1995-12-29 1998-09-08 Intel Corporation Low temperature aluminum alloy plug technology
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US5951824A (en) * 1997-06-19 1999-09-14 Beloit Technologies, Inc. Compliant hydrodynamic/hydrostatic shoe for papermaking press
US6365514B1 (en) 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
TW407342B (en) * 1998-06-17 2000-10-01 United Microelectronics Corp Planarization method of damascene structure
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US8575753B2 (en) * 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US20120168210A1 (en) * 2011-01-05 2012-07-05 International Business Machines Corporation Methods and Structures Involving Terminal Connections

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
US4575402A (en) * 1985-02-13 1986-03-11 Hewlett-Packard Company Method for fabricating conductors in integrated circuits
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
DE69031357T2 (de) * 1989-04-21 1998-04-02 Nippon Electric Co Halbleiteranordnung mit Mehrschichtleiter
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100400037B1 (ko) * 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
DE69220559D1 (de) 1997-07-31
EP0547906B1 (en) 1997-06-25
US5423939A (en) 1995-06-13
DE69220559T2 (de) 1997-12-18
EP0547906A1 (en) 1993-06-23
US5751064A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
US6171951B1 (en) Dual damascene method comprising ion implanting to densify dielectric layer and forming a hard mask layer with a tapered opening
US4689113A (en) Process for forming planar chip-level wiring
EP0568385A2 (en) Method for forming contact vias in integrated circuits
EP0555032A1 (en) Semiconductor contact via structure and method
JPS60208838A (ja) ポリイミドの傾斜エツチング法
JPH09181180A (ja) 半導体集積回路及びその製造方法
US5593921A (en) Method of forming vias
US5437763A (en) Method for formation of contact vias in integrated circuits
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
JPH0645461A (ja) 集積回路においてコンタクト構成体を製造する方法及び構成体
US5423939A (en) Method for forming contact plugs in integrated circuits
CN113363157A (zh) 半导体装置的制造方法
KR100187666B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
US5510294A (en) Method of forming vias for multilevel metallization
JP3228217B2 (ja) 半導体装置の製造方法
EP0302647A1 (en) Aluminum plug using insulating sidewall space
JPH09330928A (ja) 配線層の形成方法
JPH0590197A (ja) 半導体装置の製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
JP2000307003A (ja) 半導体装置の製造方法
EP0520702A2 (en) Interconnect for integrated circuits
KR100313529B1 (ko) 반도체소자의 컨택 형성방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법