JPH05267254A - 半導体素子のパターン形成方法 - Google Patents
半導体素子のパターン形成方法Info
- Publication number
- JPH05267254A JPH05267254A JP4060411A JP6041192A JPH05267254A JP H05267254 A JPH05267254 A JP H05267254A JP 4060411 A JP4060411 A JP 4060411A JP 6041192 A JP6041192 A JP 6041192A JP H05267254 A JPH05267254 A JP H05267254A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- etched
- patterning
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体素子の製造におけるパター
ニング方法に関するもので、従来のレジストパターニン
グをも用いつつ従来より狭いパターン特に開口部を形成
できる方法を提供することを目的とするものである。 【構成】 前記目的のため本発明は、被エッチング膜２
のエッチングマスクとして流動性のある材料、実施例と
してはＢＰＳＧ４を用い、該ＢＰＳＧ４をまずレジスト
１でパターニングし、その後熱処理して主として横方向
に膨らませ（ガラスフロー、膨らみａ）、それをマスク
にして被エッチング膜２をパターニングするものであ
る。
ニング方法に関するもので、従来のレジストパターニン
グをも用いつつ従来より狭いパターン特に開口部を形成
できる方法を提供することを目的とするものである。 【構成】 前記目的のため本発明は、被エッチング膜２
のエッチングマスクとして流動性のある材料、実施例と
してはＢＰＳＧ４を用い、該ＢＰＳＧ４をまずレジスト
１でパターニングし、その後熱処理して主として横方向
に膨らませ（ガラスフロー、膨らみａ）、それをマスク
にして被エッチング膜２をパターニングするものであ
る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製造方
法、なかんずくパターニングする際のエッチングマスク
の形成方法に関するものである。
法、なかんずくパターニングする際のエッチングマスク
の形成方法に関するものである。
【０００２】
【従来の技術】半導体素子の製造におけるパターニング
の際の、エッチングマスクの形成方法の従来例を図５に
示し、以下に説明する。
の際の、エッチングマスクの形成方法の従来例を図５に
示し、以下に説明する。
【０００３】例えば、図５に示すようなシリコン基板
（以下単に基板と称す）５３の上に成長形成した絶縁膜
５２をパターニングつまり所定のパターンにエッチング
するときは、前記絶縁膜５２上にホトレジスト（以下単
にレジストと称す）５１を塗布し、そのレジスト５１を
ホトリソグラフィ（以下ホトリソと略す）技術でパター
ニングして、そのパターンをマスクにして一般にＲＩＥ
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によ
りエッチングする。このようなエッチング方法では、同
図から解るようにエッチングによる絶縁膜５２の開口幅
は、図示した前記レジスト５１の仕上がり開口幅Ａで決
まり、その幅より小さくはできない。
（以下単に基板と称す）５３の上に成長形成した絶縁膜
５２をパターニングつまり所定のパターンにエッチング
するときは、前記絶縁膜５２上にホトレジスト（以下単
にレジストと称す）５１を塗布し、そのレジスト５１を
ホトリソグラフィ（以下ホトリソと略す）技術でパター
ニングして、そのパターンをマスクにして一般にＲＩＥ
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によ
りエッチングする。このようなエッチング方法では、同
図から解るようにエッチングによる絶縁膜５２の開口幅
は、図示した前記レジスト５１の仕上がり開口幅Ａで決
まり、その幅より小さくはできない。
【０００４】同じようなことは、半導体素子の製造にお
けるあらゆるパターニングについて言え、その例を欠点
も含めて図６ないし図８に示し以下に簡単に説明してお
く。
けるあらゆるパターニングについて言え、その例を欠点
も含めて図６ないし図８に示し以下に簡単に説明してお
く。
【０００５】図６は、トレンチ形成による素子分離構造
の例である。周知のように、この構造は基板５３にトレ
ンチ（溝）６０を開口し、図示してないがそのトレンチ
６０に絶縁物を埋め込んで素子分離を行なうものであ
る。このトレンチ６０を形成するには、当然前述したパ
ターニングと同様の方法で行なうので、前述同様その開
口幅は図示してあるレジスト５１のパターン開口幅Ａに
よって決まり、その幅Ａ以下にはできない。従って、素
子形成領域の幅Ｂもそれにより左右される。即ちこれ以
上の縮小はできない。
の例である。周知のように、この構造は基板５３にトレ
ンチ（溝）６０を開口し、図示してないがそのトレンチ
６０に絶縁物を埋め込んで素子分離を行なうものであ
る。このトレンチ６０を形成するには、当然前述したパ
ターニングと同様の方法で行なうので、前述同様その開
口幅は図示してあるレジスト５１のパターン開口幅Ａに
よって決まり、その幅Ａ以下にはできない。従って、素
子形成領域の幅Ｂもそれにより左右される。即ちこれ以
上の縮小はできない。
【０００６】図７は、多層配線構造における（上層配線
は図示してない）コンタクトホール６１を形成する例で
ある。周知のように多層配線構造の場合、一般に同図に
示すように基板５３の上に第１の絶縁膜５６を形成し、
その上に第１導電層（配線）５８を形成してパターニン
グし、さらにその上に第２の絶縁膜５９を形成した後前
記第１の絶縁膜５６までのコンタクトホール６１を、パ
ターニングしたレジスト５１をマスクにしてエッチング
し形成する。このときも前述同様、その開口幅はレジス
ト５１の開口幅Ａによって決まり、コンタクトホールの
開口幅ＤもＡより小さくすることはできないし、第１の
導電層５８が同図に示すように、前記開口幅Ａで形成さ
れるコンタクトホール６１の側壁まで達するような形に
形成されていると、コンタクトホール６１に導電材を埋
め込んだ場合（図示せず）、必要としない第１の導電層
５８と接触してしまう（コンタクトホール６１は、基板
５３とのコンタクトのためである）。このようなとき、
コンタクトホール６１が、前記開口幅Ａより狭く形成さ
れればそういうことはない。
は図示してない）コンタクトホール６１を形成する例で
ある。周知のように多層配線構造の場合、一般に同図に
示すように基板５３の上に第１の絶縁膜５６を形成し、
その上に第１導電層（配線）５８を形成してパターニン
グし、さらにその上に第２の絶縁膜５９を形成した後前
記第１の絶縁膜５６までのコンタクトホール６１を、パ
ターニングしたレジスト５１をマスクにしてエッチング
し形成する。このときも前述同様、その開口幅はレジス
ト５１の開口幅Ａによって決まり、コンタクトホールの
開口幅ＤもＡより小さくすることはできないし、第１の
導電層５８が同図に示すように、前記開口幅Ａで形成さ
れるコンタクトホール６１の側壁まで達するような形に
形成されていると、コンタクトホール６１に導電材を埋
め込んだ場合（図示せず）、必要としない第１の導電層
５８と接触してしまう（コンタクトホール６１は、基板
５３とのコンタクトのためである）。このようなとき、
コンタクトホール６１が、前記開口幅Ａより狭く形成さ
れればそういうことはない。
【０００７】図８は図６と同様のトレンチ形成による素
子分離構造であり、図６で説明した方法によって、開口
したトレンチ６０を埋め込むように絶縁膜７０をＣＶＤ
（化学的気相成長）法やスパッタリングで形成すると、
その形成の際、成長膜がオーバーハングして、図８に示
すＥ部のようないわゆるボイドが発生してしまうし、ス
テップカバレッジもよくない。
子分離構造であり、図６で説明した方法によって、開口
したトレンチ６０を埋め込むように絶縁膜７０をＣＶＤ
（化学的気相成長）法やスパッタリングで形成すると、
その形成の際、成長膜がオーバーハングして、図８に示
すＥ部のようないわゆるボイドが発生してしまうし、ス
テップカバレッジもよくない。
【０００８】以上述べたように、パターニングにおける
開口が、レジストの開口幅Ａより小さくできないのは、
通常のＲＩＥなどによるエッチングではそのエッチング
形状が殆ど垂直になるからである。
開口が、レジストの開口幅Ａより小さくできないのは、
通常のＲＩＥなどによるエッチングではそのエッチング
形状が殆ど垂直になるからである。
【０００９】
【発明が解決しようとする課題】前述したように、従来
のレジストパターニング方法では、そのパターンの開口
幅より小さくできない。周知のようにレジストのパター
ニングつまりここでは開口幅には限界があるので、その
最小寸法より小さくすることはできない。
のレジストパターニング方法では、そのパターンの開口
幅より小さくできない。周知のようにレジストのパター
ニングつまりここでは開口幅には限界があるので、その
最小寸法より小さくすることはできない。
【００１０】従って、素子分離においてもより広い素子
領域はとれないし、コンタクトホールもより小さくでき
ない。また、開口した溝を埋め込むような場合前述した
ようなボイドの発生がし易いし、ステップカバレッジも
悪いといった問題点もある。
領域はとれないし、コンタクトホールもより小さくでき
ない。また、開口した溝を埋め込むような場合前述した
ようなボイドの発生がし易いし、ステップカバレッジも
悪いといった問題点もある。
【００１１】本発明は、以上のような問題点を除去する
ため、ＢＰＳＧ（ボロン・リン・シリケートガラス）や
ＰＳＧなどの流動性を有する材料をエッチングマスクに
して、より小さい幅の溝を形成することを目的とするも
のである。
ため、ＢＰＳＧ（ボロン・リン・シリケートガラス）や
ＰＳＧなどの流動性を有する材料をエッチングマスクに
して、より小さい幅の溝を形成することを目的とするも
のである。
【００１２】
【課題を解決するための手段】前記目的のため、本発明
はエッチングマスクとして、ＢＰＳＧやＰＳＧなどの流
動性のある、特に横方向にフロー形状を示す材料を使用
してエッチングするようにしたものである。
はエッチングマスクとして、ＢＰＳＧやＰＳＧなどの流
動性のある、特に横方向にフロー形状を示す材料を使用
してエッチングするようにしたものである。
【００１３】
【作用】本発明は前述したように、流動性のある材料を
エッチングマスクとしたので、その材料をパターニング
して熱処理すると横方向に膨らみ、その分最初のパター
ン（開口）の幅より狭くなり、それをマスクにすればよ
り小さいパターンを形成できる。
エッチングマスクとしたので、その材料をパターニング
して熱処理すると横方向に膨らみ、その分最初のパター
ン（開口）の幅より狭くなり、それをマスクにすればよ
り小さいパターンを形成できる。
【００１４】
【実施例】図１に本発明の実施例を示し、以下に説明す
る。
る。
【００１５】まず、図１（ａ）に示すように従来同様、
シリコン基板３の上に絶縁膜２を形成し、この絶縁膜２
をパターニングするために、その絶縁膜２上に本発明の
特徴である流動性のある材料として、本実施例ではＢＰ
ＳＧ４を約８０００Åの厚さ（以下一々厚さと記さな
い）成長させる。本実施例では、Ｂ2 Ｏ3 ／Ｐ2 Ｏ5 ＝
１２／１５（wt％）濃度のＢＰＳＧを用いた。
シリコン基板３の上に絶縁膜２を形成し、この絶縁膜２
をパターニングするために、その絶縁膜２上に本発明の
特徴である流動性のある材料として、本実施例ではＢＰ
ＳＧ４を約８０００Åの厚さ（以下一々厚さと記さな
い）成長させる。本実施例では、Ｂ2 Ｏ3 ／Ｐ2 Ｏ5 ＝
１２／１５（wt％）濃度のＢＰＳＧを用いた。
【００１６】この後、前記ＢＰＳＧ４の上に通常のレジ
スト１を塗布し、所定のパターニングを従来同様行な
い、それをマスクにして、ＲＩＥ法などで前記ＢＰＳＧ
４をエッチングする。そうすると図１（ａ）のように、
絶縁膜２上にパターン化されたレジスト１とＢＰＳＧ４
が残った構造となる。
スト１を塗布し、所定のパターニングを従来同様行な
い、それをマスクにして、ＲＩＥ法などで前記ＢＰＳＧ
４をエッチングする。そうすると図１（ａ）のように、
絶縁膜２上にパターン化されたレジスト１とＢＰＳＧ４
が残った構造となる。
【００１７】その後、前記レジスト１を除去し、熱処理
を行なうと残っている前記ＢＰＳＧ４は図１（ｂ）に示
すように、流動性があるので特に横方向に膨らむ（いわ
ゆるガラスフローである）。即ち、前記レジスト１によ
るパターニングのときの開口幅Ａより前記膨らみａの
分、つまり２ａだけ狭くなる。
を行なうと残っている前記ＢＰＳＧ４は図１（ｂ）に示
すように、流動性があるので特に横方向に膨らむ（いわ
ゆるガラスフローである）。即ち、前記レジスト１によ
るパターニングのときの開口幅Ａより前記膨らみａの
分、つまり２ａだけ狭くなる。
【００１８】従って、このように膨らんだＢＰＳＧ４を
マスクにして、その下の前記絶縁膜２をエッチングする
と図１（ｂ）のように、前述したＢＰＳＧ４の膨らみの
２ａ分だけ狭い開口部が形成される。このときのエッチ
ングは一般的にＲＩＥ法で行なうが、条件としては無
論、絶縁膜２がエッチングされＢＰＳＧ４がエッチング
されないエッチング速度とする。
マスクにして、その下の前記絶縁膜２をエッチングする
と図１（ｂ）のように、前述したＢＰＳＧ４の膨らみの
２ａ分だけ狭い開口部が形成される。このときのエッチ
ングは一般的にＲＩＥ法で行なうが、条件としては無
論、絶縁膜２がエッチングされＢＰＳＧ４がエッチング
されないエッチング速度とする。
【００１９】また、前述したＢＰＳＧ４の流動性つまり
膨らみは、ＢＰＳＧ４に加える不純物濃度とＢＰＳＧの
膜厚と熱処理条件によって制御できる。
膨らみは、ＢＰＳＧ４に加える不純物濃度とＢＰＳＧの
膜厚と熱処理条件によって制御できる。
【００２０】例えば、本実施例のときの実験では、前記
Ｂ2 Ｏ3 ／Ｐ2 Ｏ5 ＝１２／１５（wt％）濃度のＢＰＳ
Ｇを１０００Å成長させた後、前述したようにパターニ
ングし、９５０℃，２０sec のＲＴＡ（Ｒｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理すると、開口径
８６００Åでａ＝１５００Å、５８００Åでａ＝１４０
０Å、３０００Åでａ＝５００Åといった結果を得てい
る。
Ｂ2 Ｏ3 ／Ｐ2 Ｏ5 ＝１２／１５（wt％）濃度のＢＰＳ
Ｇを１０００Å成長させた後、前述したようにパターニ
ングし、９５０℃，２０sec のＲＴＡ（Ｒｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）処理すると、開口径
８６００Åでａ＝１５００Å、５８００Åでａ＝１４０
０Å、３０００Åでａ＝５００Åといった結果を得てい
る。
【００２１】なお、前記の膜成長を９００℃，３０sec
でＲＴＡ処理したのでは膨らみは殆ど生じない。
でＲＴＡ処理したのでは膨らみは殆ど生じない。
【００２２】以上述べた本実施例の応用例を図２ないし
図４に示し、以下に説明する。
図４に示し、以下に説明する。
【００２３】図２は、従来技術で述べた図６と同様のト
レンチ型素子分離構造の例である。
レンチ型素子分離構造の例である。
【００２４】この場合も前記実施例で説明した方法と全
く同様に、エッチングマスクにＢＰＳＧ４を用いて熱処
理すれば同図に示すように、当初のパターンより狭い幅
（ＢＰＳＧ４の膨らみ２ａ分）のトレンチが開口でき
る。その分素子形成領域は広くなる。
く同様に、エッチングマスクにＢＰＳＧ４を用いて熱処
理すれば同図に示すように、当初のパターンより狭い幅
（ＢＰＳＧ４の膨らみ２ａ分）のトレンチが開口でき
る。その分素子形成領域は広くなる。
【００２５】図３は、今まで述べてきたのと同様ＢＰＳ
Ｇをエッチングマスクに使用するのであるが、この例は
同様の方法でテーパーエッチングができる例である。
Ｇをエッチングマスクに使用するのであるが、この例は
同様の方法でテーパーエッチングができる例である。
【００２６】同図に示すように、基板３上に形成したＢ
ＰＳＧ４を前述同様パターニング後熱処理すると、条件
によって縦横膨らんで４ａのようになる。このＢＰＳＧ
４ａをマスクにして以下のような条件でエッチングする
と、基板３の開口部はその側壁がテーパー状になる。
ＰＳＧ４を前述同様パターニング後熱処理すると、条件
によって縦横膨らんで４ａのようになる。このＢＰＳＧ
４ａをマスクにして以下のような条件でエッチングする
と、基板３の開口部はその側壁がテーパー状になる。
【００２７】即ち、ＢＰＳＧ４ａと基板３とのエッチン
グ速度を１：１ないし１：５程度の比であるような条件
でエッチングすると、ＢＰＳＧ４ａの膨らみｂの部分が
徐々にエッチングされていくので、つまりＢＰＳＧ４ａ
のマスクとしての開口幅が広がっていくので、それに従
ってエッチングされていく基板３のエッチング形状は、
図に示すようにその側壁がテーパー状になる。
グ速度を１：１ないし１：５程度の比であるような条件
でエッチングすると、ＢＰＳＧ４ａの膨らみｂの部分が
徐々にエッチングされていくので、つまりＢＰＳＧ４ａ
のマスクとしての開口幅が広がっていくので、それに従
ってエッチングされていく基板３のエッチング形状は、
図に示すようにその側壁がテーパー状になる。
【００２８】図４も前記同様テーパーエッチングを行な
う例である。この図の場合は、被エッチング膜は絶縁膜
１１であり、その上にパターニングされ熱処理されたＢ
ＰＳＧ４ａが形成されており、前述同様それをマスクに
して絶縁膜１１をエッチングするものである。この場
合、絶縁膜１１がＢＰＳＧなどのつまりマスクと同じ材
料であれば、エッチング速度は両者同じであり、その速
度でエッチングすれば前述した状況と同じに絶縁膜１１
のエッチング形状はテーパー状となる。
う例である。この図の場合は、被エッチング膜は絶縁膜
１１であり、その上にパターニングされ熱処理されたＢ
ＰＳＧ４ａが形成されており、前述同様それをマスクに
して絶縁膜１１をエッチングするものである。この場
合、絶縁膜１１がＢＰＳＧなどのつまりマスクと同じ材
料であれば、エッチング速度は両者同じであり、その速
度でエッチングすれば前述した状況と同じに絶縁膜１１
のエッチング形状はテーパー状となる。
【００２９】
【発明の効果】以上説明したように、本発明によればエ
ッチングマスクとして流動性のある材料、実施例ではＢ
ＰＳＧを用いてそれを熱処理して膨らませ、それをマス
クにして被エッチング膜をパターニングするようにした
ので、従来より狭いパターニング（開口）ができ、その
上テーパーエッチングも容易にできるので、半導体素子
のあらゆる面でのパターニングで開口部の縮小化（ひい
ては必要箇所の拡大化）寄与すること大であるととも
に、ボイドの発生、ステップカバレッジの改善にも寄与
する。
ッチングマスクとして流動性のある材料、実施例ではＢ
ＰＳＧを用いてそれを熱処理して膨らませ、それをマス
クにして被エッチング膜をパターニングするようにした
ので、従来より狭いパターニング（開口）ができ、その
上テーパーエッチングも容易にできるので、半導体素子
のあらゆる面でのパターニングで開口部の縮小化（ひい
ては必要箇所の拡大化）寄与すること大であるととも
に、ボイドの発生、ステップカバレッジの改善にも寄与
する。
【図１】本発明の実施例
【図２】トレンチ素子分離構造への応用例
【図３】テーパーエッチングへの応用例（その１）
【図４】テーパーエッチングへの応用例（その２）
【図５】従来例
【図６】トレンチ素子分離の従来例
【図７】コンタクトホールの従来例
【図８】ボイド発生説明図
１ レジスト ２ 絶縁膜 ３ 基板 ４ ＢＰＳＧ
Claims (3)
- 【請求項１】 （ａ）半導体基板あるいはその上に形成
した被エッチング膜の上に、該基板あるいは被エッチン
グ膜をエッチングするためのマスクとなり、かつ熱処理
に対して流動性がある材料を形成する工程、 （ｂ）前記形成した材料の上にホトレジストを塗布して
パターニングする工程、 （ｃ）前記パターニングしたホトレジストをマスクにし
て、前記流動性のある材料をパターニングする工程、 （ｄ）前記パターニングされた流動性のある材料を熱処
理して、ガラスフローする工程、 （ｅ）前記熱処理した流動性のある材料をマスクにし
て、前記基板あるいは被エッチング膜をエッチングする
工程、以上の工程を含むことを特徴とする半導体素子の
パターン形成方法。 - 【請求項２】 前記流動性のある材料をマスクにして、
前記基板あるいは被エッチング膜をエッチングする工程
において、前記流動性のある材料のマスクが徐々にエッ
チングされるとともに被エッチング膜のエッチング形状
がテーパー状の側壁になるようなエッチング速度でエッ
チングを行なうことを特徴とする請求項１記載の半導体
素子のパターン形成方法。 - 【請求項３】 前記流動性のある材料としてＢＰＳＧあ
るいはＰＳＧを使用することを特徴とする請求項１また
は２記載の半導体素子のパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060411A JPH05267254A (ja) | 1992-03-17 | 1992-03-17 | 半導体素子のパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4060411A JPH05267254A (ja) | 1992-03-17 | 1992-03-17 | 半導体素子のパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267254A true JPH05267254A (ja) | 1993-10-15 |
Family
ID=13141414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4060411A Pending JPH05267254A (ja) | 1992-03-17 | 1992-03-17 | 半導体素子のパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267254A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004200659A (ja) * | 2002-12-13 | 2004-07-15 | Hynix Semiconductor Inc | 微細パターン形成方法 |
| KR100599446B1 (ko) * | 2000-08-31 | 2006-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
-
1992
- 1992-03-17 JP JP4060411A patent/JPH05267254A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100599446B1 (ko) * | 2000-08-31 | 2006-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
| JP2004200659A (ja) * | 2002-12-13 | 2004-07-15 | Hynix Semiconductor Inc | 微細パターン形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2604631B2 (ja) | 半導体装置の製造方法 | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US6165899A (en) | Method for manufacturing semiconductor devices having dual damascene structure | |
| JP2578193B2 (ja) | 半導体素子の製造方法 | |
| JPH1098100A (ja) | コンタクトホール／スルーホール形成方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPH0332215B2 (ja) | ||
| US6037648A (en) | Semiconductor structure including a conductive fuse and process for fabrication thereof | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH05343363A (ja) | ドライエッチング方法 | |
| KR0151382B1 (ko) | 반도체 소자의 배선 형성공정 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH08153795A (ja) | コンタクト孔の形成方法 | |
| JPH05343371A (ja) | 半導体装置の製造方法 | |
| KR100367696B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH04307932A (ja) | 集積回路製造方法 | |
| JPH05251569A (ja) | 半導体素子の製造方法 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPH06236972A (ja) | 層間絶縁膜の形成方法 | |
| KR100254566B1 (ko) | 반도체장치의콘택홀및그형성방법 | |
| JPH0666312B2 (ja) | 半導体装置の製造方法 | |
| JPH07321204A (ja) | 半導体装置及びその製造方法 | |
| JPH0653333A (ja) | 半導体装置におけるコンタクト孔の形成方法 |