JPH05267341A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05267341A JPH05267341A JP6445792A JP6445792A JPH05267341A JP H05267341 A JPH05267341 A JP H05267341A JP 6445792 A JP6445792 A JP 6445792A JP 6445792 A JP6445792 A JP 6445792A JP H05267341 A JPH05267341 A JP H05267341A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- transistor
- resistance amorphous
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010408 film Substances 0.000 claims abstract description 70
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】チャネル掘り込み型の薄膜トランジスタでは、
チャネルエッチングのエッチング量の制御が困難なた
め、エッチング量がバラつき、トランジスタの特性の不
安定さの原因の一つになっていた。 【構成】本発明では、チャネルエッチングを行わずにト
ランジスタを形成するために、トランジスタ動作部とな
る高抵抗アモルファスシリコン膜４の上に酸化シリコン
膜５を成膜してチャネル部となる部分に、電極とのコン
タクトをとる低抵抗アモルファスシリコン膜６が成膜さ
れないようにし、異方性エッチングにより、側壁として
低抵抗アモルファスシリコン膜６を残し、この部分で電
極とのコンタクトをとる。 【効果】チャネルエッチングを行わず、またチャネル部
分上の酸化シリコン膜がエッチングダメージからチャネ
ル部を保護しているため、トランジスタの特性を安定さ
せる効果がある。
チャネルエッチングのエッチング量の制御が困難なた
め、エッチング量がバラつき、トランジスタの特性の不
安定さの原因の一つになっていた。 【構成】本発明では、チャネルエッチングを行わずにト
ランジスタを形成するために、トランジスタ動作部とな
る高抵抗アモルファスシリコン膜４の上に酸化シリコン
膜５を成膜してチャネル部となる部分に、電極とのコン
タクトをとる低抵抗アモルファスシリコン膜６が成膜さ
れないようにし、異方性エッチングにより、側壁として
低抵抗アモルファスシリコン膜６を残し、この部分で電
極とのコンタクトをとる。 【効果】チャネルエッチングを行わず、またチャネル部
分上の酸化シリコン膜がエッチングダメージからチャネ
ル部を保護しているため、トランジスタの特性を安定さ
せる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】従来のチャネル掘込み型の薄膜トランジ
スタは、図３（ａ）〜（ｄ）に示すような工程を経て形
成される。すなわちガラス基板１にゲート電極２を形成
し、その上に層間絶縁膜となる窒化シリコン膜３，トラ
ンジスタ動作部となる高抵抗アモルファスシリコ膜４，
さらに上部電極とのコンタクト部となる低抵抗アモルフ
ァスシリコン膜６を成膜する（（ａ）図）。そして不要
な部分の高抵抗アモルファスシリコン膜４，低抵抗アモ
ルファスシリコン膜６を除去してトランジスタ部を形成
する（（ｂ）図）。次に上部電極７となる金属を成膜し
て、不要な部分を除去し上部電極７を形成する（（ｃ）
図）。この上部電極７をエッチングのマスクとしてチャ
ネル部となる部分の低抵抗アモルファスシリコン膜を除
去することによりトランジスタが形成される（（ｄ）
図）。
スタは、図３（ａ）〜（ｄ）に示すような工程を経て形
成される。すなわちガラス基板１にゲート電極２を形成
し、その上に層間絶縁膜となる窒化シリコン膜３，トラ
ンジスタ動作部となる高抵抗アモルファスシリコ膜４，
さらに上部電極とのコンタクト部となる低抵抗アモルフ
ァスシリコン膜６を成膜する（（ａ）図）。そして不要
な部分の高抵抗アモルファスシリコン膜４，低抵抗アモ
ルファスシリコン膜６を除去してトランジスタ部を形成
する（（ｂ）図）。次に上部電極７となる金属を成膜し
て、不要な部分を除去し上部電極７を形成する（（ｃ）
図）。この上部電極７をエッチングのマスクとしてチャ
ネル部となる部分の低抵抗アモルファスシリコン膜を除
去することによりトランジスタが形成される（（ｄ）
図）。
【０００３】
【発明が解決しようとする課題】従来のチャネル掘込み
型の薄膜トランジスタでは、チャネル部を形成してトラ
ンジスタを作るために、チャネル部となる部分の低抵抗
アモルファスシリコン膜をエッチングによって除去する
必要がある。しかし、このエッチングの制御が困難なた
めエッチング量のバラツキが大きく、チャネル部の高抵
抗アモルファスシリコン膜のエッチング深さがバラつく
ため、トランジスタ特性にバラツキが生じるという問題
点があった。
型の薄膜トランジスタでは、チャネル部を形成してトラ
ンジスタを作るために、チャネル部となる部分の低抵抗
アモルファスシリコン膜をエッチングによって除去する
必要がある。しかし、このエッチングの制御が困難なた
めエッチング量のバラツキが大きく、チャネル部の高抵
抗アモルファスシリコン膜のエッチング深さがバラつく
ため、トランジスタ特性にバラツキが生じるという問題
点があった。
【０００４】
【課題を解決するための手段】本発明の薄膜トランジス
タでは、高抵抗アモルファスシリコン膜を成膜した後
に、表面に絶縁膜を成膜して高抵抗アモルファスシリコ
ン膜上に低抵抗アモルファスシリコン膜が成膜されない
ようにし、上部電極とのコンタクトは、低抵抗アモルフ
ァスシリコン膜を高抵抗アモルファスシリコン膜の側壁
として残すことにより、コンタクトをとることとし、チ
ャネル部をエッチングせずにトランジスタを形成する。
タでは、高抵抗アモルファスシリコン膜を成膜した後
に、表面に絶縁膜を成膜して高抵抗アモルファスシリコ
ン膜上に低抵抗アモルファスシリコン膜が成膜されない
ようにし、上部電極とのコンタクトは、低抵抗アモルフ
ァスシリコン膜を高抵抗アモルファスシリコン膜の側壁
として残すことにより、コンタクトをとることとし、チ
ャネル部をエッチングせずにトランジスタを形成する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｆ）は、本発明の第１の実施例の製
造工程を示す断面図である。まず、図１（ａ）のように
ガラス基板１上にゲート電極２を形成してから、層間絶
縁膜である窒化シリコン膜３，高抵抗アモルファスシリ
コン膜４，酸化シリコン膜５を成膜する。次に図１
（ｂ）に示すように、トランジスタ形成部となる部分以
外の不要な高抵抗アモルファスシリコン膜４，酸化シリ
コン膜５を除去する。次に図１（ｃ）のように、上部電
極とのコンタクト部となる低抵抗アモルファスシリコン
膜６を成膜する。次に図１（ｄ）のように異方性エッチ
ングによって低抵抗アモルファスシリコン膜６をエッチ
ングし高抵抗アモルファスシリコン膜４，酸化シリコン
膜５の側壁として残す。異方性エッチングの際には、酸
化シリコン膜５が高抵抗アモルファスシリコン膜４のカ
バーとなっている。次に図１（ｅ）のように上部電極７
を成膜し、次に図１（ｆ）のように上部電極７を形成し
てトランジスタが形成される。トランジスタ形成後に酸
化シリコン膜５は除去しても良い。また、窒化シリコン
膜３と酸化シリコン膜５は、どのような絶縁膜でもよ
い。
る。図１（ａ）〜（ｆ）は、本発明の第１の実施例の製
造工程を示す断面図である。まず、図１（ａ）のように
ガラス基板１上にゲート電極２を形成してから、層間絶
縁膜である窒化シリコン膜３，高抵抗アモルファスシリ
コン膜４，酸化シリコン膜５を成膜する。次に図１
（ｂ）に示すように、トランジスタ形成部となる部分以
外の不要な高抵抗アモルファスシリコン膜４，酸化シリ
コン膜５を除去する。次に図１（ｃ）のように、上部電
極とのコンタクト部となる低抵抗アモルファスシリコン
膜６を成膜する。次に図１（ｄ）のように異方性エッチ
ングによって低抵抗アモルファスシリコン膜６をエッチ
ングし高抵抗アモルファスシリコン膜４，酸化シリコン
膜５の側壁として残す。異方性エッチングの際には、酸
化シリコン膜５が高抵抗アモルファスシリコン膜４のカ
バーとなっている。次に図１（ｅ）のように上部電極７
を成膜し、次に図１（ｆ）のように上部電極７を形成し
てトランジスタが形成される。トランジスタ形成後に酸
化シリコン膜５は除去しても良い。また、窒化シリコン
膜３と酸化シリコン膜５は、どのような絶縁膜でもよ
い。
【０００６】図２（ａ）〜（ｆ）は本発明の第２の実施
例の製造工程を示す断面図である。まず、図２（ａ）の
ようにガラス基板１上に高抵抗アモルファスシリコン膜
４，酸化シリコン膜５を成膜する。次に図２（ｂ）のよ
うにトランジスタ形成部以外の不要な高抵抗アモルファ
スシリコン膜４，酸化シリコン膜５を除去する。次に図
２（ｃ）のように低抵抗アモルファスシリコン膜６を成
膜し、次に図２（ｄ）のように、異方性エッチングによ
って低抵抗アモルファスシリコン６をエッチングし、高
抵抗アモルファスシリコン膜４，酸化シリコン膜５の側
壁として残す。次に図２（ｅ）のようにゲート電極およ
び上部電極に用いる電極８を成膜し、図２（ｆ）のよう
にゲート電極２，上部電極７を形成してトランジスタが
形成される。なお、酸化シリコン膜５はどんな絶縁膜で
もよい。
例の製造工程を示す断面図である。まず、図２（ａ）の
ようにガラス基板１上に高抵抗アモルファスシリコン膜
４，酸化シリコン膜５を成膜する。次に図２（ｂ）のよ
うにトランジスタ形成部以外の不要な高抵抗アモルファ
スシリコン膜４，酸化シリコン膜５を除去する。次に図
２（ｃ）のように低抵抗アモルファスシリコン膜６を成
膜し、次に図２（ｄ）のように、異方性エッチングによ
って低抵抗アモルファスシリコン６をエッチングし、高
抵抗アモルファスシリコン膜４，酸化シリコン膜５の側
壁として残す。次に図２（ｅ）のようにゲート電極およ
び上部電極に用いる電極８を成膜し、図２（ｆ）のよう
にゲート電極２，上部電極７を形成してトランジスタが
形成される。なお、酸化シリコン膜５はどんな絶縁膜で
もよい。
【０００７】このように本発明では、チャネルを形成す
る高抵抗アモルファスシリコン膜の上に絶縁膜を形成し
ているので、エッチングの際にトランジスタ動作部とな
る高抵抗アモルファスシリコン膜は全くエッチングされ
ない。
る高抵抗アモルファスシリコン膜の上に絶縁膜を形成し
ているので、エッチングの際にトランジスタ動作部とな
る高抵抗アモルファスシリコン膜は全くエッチングされ
ない。
【０００８】
【発明の効果】以上説明したように本発明は、トランジ
スタ動作部となる高抵抗アモルファスシリコン膜をエッ
チングすることなしにトランジスタを形成でき、また、
チャネルとなる部分の表面を絶縁膜でカバーして低抵抗
アモルファスシリコン膜、上部電極のエッチング時にチ
ャネル部にエッチングダメージを与えないようにしてい
るため、バラツキが少なく、安定な特性の薄膜トランジ
スタを得ることができる。
スタ動作部となる高抵抗アモルファスシリコン膜をエッ
チングすることなしにトランジスタを形成でき、また、
チャネルとなる部分の表面を絶縁膜でカバーして低抵抗
アモルファスシリコン膜、上部電極のエッチング時にチ
ャネル部にエッチングダメージを与えないようにしてい
るため、バラツキが少なく、安定な特性の薄膜トランジ
スタを得ることができる。
【図１】（ａ）〜（ｆ）は本発明の第１の実施例の製造
工程を示す断面図である。
工程を示す断面図である。
【図２】（ａ）〜（ｆ）は本発明の第２の実施例の製造
工程を示す断面図である。
工程を示す断面図である。
【図３】（ａ）〜（ｄ）は従来例の製造工程を示す断面
図である。
図である。
１ ガラス基板 ２ ゲート電極 ３ 窒化シリコン膜 ４ 高抵抗アモルファスシリコン膜 ５ 酸化シリコン膜 ６ 低抵抗アモルファスシリコン膜 ７ 上部電極 ８ 電極
Claims (1)
- 【請求項１】 ガラス基板上に形成されたゲート電極お
よび層間絶縁膜の上にトランジスタ動作部となる高抵抗
アモルファスシリコン膜、その上に絶縁膜を成膜した
後、トランジスタ動作部以外の不要な高抵抗アモルファ
スシリコン膜、その上の絶縁膜を除去し、上部電極との
コンタクト部となる低抵抗アモルファスシリコン膜を成
膜した後に、異方性エッチングを行ない低抵抗アモルフ
ァスシリコン膜を高抵抗アモルファスシリコン膜および
その上の絶縁膜の側壁として残し、上部電極となる金属
を成膜し、不要部分の金属を除去して上部電極を形成す
ることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6445792A JPH05267341A (ja) | 1992-03-23 | 1992-03-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6445792A JPH05267341A (ja) | 1992-03-23 | 1992-03-23 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267341A true JPH05267341A (ja) | 1993-10-15 |
Family
ID=13258792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6445792A Withdrawn JPH05267341A (ja) | 1992-03-23 | 1992-03-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287634A (ja) * | 2009-06-09 | 2010-12-24 | Casio Computer Co Ltd | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 |
-
1992
- 1992-03-23 JP JP6445792A patent/JPH05267341A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010287634A (ja) * | 2009-06-09 | 2010-12-24 | Casio Computer Co Ltd | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH08503578A (ja) | 完全空乏電界効果トランジスタのための薄いｓｏｉ層 | |
| JPS61501738A (ja) | 集積回路構造の多層メタライゼ−ションのためのダブル平面化方法 | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| JPH1056077A (ja) | Ｃｍｏｓ半導体構造及びその製造方法 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPH05110099A (ja) | 薄膜トランジスタの製造方法 | |
| US5817570A (en) | Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100250748B1 (ko) | 반도체 소자의 스택 캐패시터 형성 방법 | |
| JP2694777B2 (ja) | 半導体装置の製造方法 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR0147490B1 (ko) | 스택 캐패시터의 제조방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| JPH0377376A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH07326749A (ja) | 半導体装置とその製造方法 | |
| JPH081927B2 (ja) | 半導体装置の基板構造の製造方法 | |
| KR20000066540A (ko) | 반도체 장치의 비대칭 살리사이드막 제조 방법 | |
| KR20030000824A (ko) | 반도체소자의 커패시터 제조방법 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| KR20020034493A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |