JPH05267482A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05267482A JPH05267482A JP6403992A JP6403992A JPH05267482A JP H05267482 A JPH05267482 A JP H05267482A JP 6403992 A JP6403992 A JP 6403992A JP 6403992 A JP6403992 A JP 6403992A JP H05267482 A JPH05267482 A JP H05267482A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bar code
- package
- marks
- code marks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】本発明はパッケージに製品管理情報等の各種情
報が記録されたマークを設けた半導体装置に関し、低コ
ストの自動実装を可能とすることを目的とする。 【構成】半導体チップを封止するパッケージ１１の複数
箇所にバーコードマーク１５，１６を設け、このバーコ
ードマーク１５，１６を実装時における位置決めの基準
として用いる。この複数のバーコードマーク１５，１６
は、パッケージ１１上の対象位置に形成してもよく、ま
たパッケージ１１上の離間した位置に配設してもよい。
報が記録されたマークを設けた半導体装置に関し、低コ
ストの自動実装を可能とすることを目的とする。 【構成】半導体チップを封止するパッケージ１１の複数
箇所にバーコードマーク１５，１６を設け、このバーコ
ードマーク１５，１６を実装時における位置決めの基準
として用いる。この複数のバーコードマーク１５，１６
は、パッケージ１１上の対象位置に形成してもよく、ま
たパッケージ１１上の離間した位置に配設してもよい。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
パッケージに製品管理情報等の各種情報が記録されたマ
ークを設けた半導体装置に関する。
パッケージに製品管理情報等の各種情報が記録されたマ
ークを設けた半導体装置に関する。
【０００２】近年、カスタムＬＳＩの需要が増大してき
ている。このカスタムＬＳＩは、一種類あたりの製造個
数が少ない、いわゆる少量多品種の半導体装置である。
ている。このカスタムＬＳＩは、一種類あたりの製造個
数が少ない、いわゆる少量多品種の半導体装置である。
【０００３】このような少量多品種の半導体装置を大量
生産される汎用の半導体装置と同じように管理した場
合、相当な工数と人手を必要とすることが予想される。
生産される汎用の半導体装置と同じように管理した場
合、相当な工数と人手を必要とすることが予想される。
【０００４】そこで、半導体装置のパッケージに製品管
理情報，ユーザ情報，製品番号等の各種情報をマークと
して設け、このマークに基づき管理を行うことが提案さ
れている。
理情報，ユーザ情報，製品番号等の各種情報をマークと
して設け、このマークに基づき管理を行うことが提案さ
れている。
【０００５】
【従来の技術】図１０は一般的な汎用の半導体装置１を
示している。同図に示すように、半導体装置１は、パッ
ケージ２と、その側部より延出した複数のリード３を有
した構造とされている。従来、この半導体装置１に関す
る製品管理を行うための情報は、同図に示されるよう
に、パッケージ２の表面に数字或いは記号等のマーク４
を捺印或いは印刷することにより行われていた。また、
半導体装置１の判別も、このマーク４を目視により識別
することにより行われていた。
示している。同図に示すように、半導体装置１は、パッ
ケージ２と、その側部より延出した複数のリード３を有
した構造とされている。従来、この半導体装置１に関す
る製品管理を行うための情報は、同図に示されるよう
に、パッケージ２の表面に数字或いは記号等のマーク４
を捺印或いは印刷することにより行われていた。また、
半導体装置１の判別も、このマーク４を目視により識別
することにより行われていた。
【０００６】しかるに少量多品種のカスタムＬＳＩの場
合は、その種類が多いことによりパッケージ２に設けら
れるマーク４の種類も多くなり、目視による識別では相
当な工数と人手を必要とすることが問題となった。ま
た、マークしたい情報量も多くなり、数字或いは記号等
のマーク４では全ての情報を記録できないという問題も
生じてきた。
合は、その種類が多いことによりパッケージ２に設けら
れるマーク４の種類も多くなり、目視による識別では相
当な工数と人手を必要とすることが問題となった。ま
た、マークしたい情報量も多くなり、数字或いは記号等
のマーク４では全ての情報を記録できないという問題も
生じてきた。
【０００７】そこで、図１１に示す半導体装置７のよう
に、マークとして記録情報量の多いバーコードマーク５
を使用すると共に、バーコードリーダを用いて記録情報
を読み取る構成とすることにより、正確で効率の高い識
別を行えるようにした方式が種々提案されている（特開
昭６１−１７７７４８号公報，特開平３−１６０７４８
号公報等）。
に、マークとして記録情報量の多いバーコードマーク５
を使用すると共に、バーコードリーダを用いて記録情報
を読み取る構成とすることにより、正確で効率の高い識
別を行えるようにした方式が種々提案されている（特開
昭６１−１７７７４８号公報，特開平３−１６０７４８
号公報等）。
【０００８】
【発明が解決しようとする課題】上記のように従来の半
導体装置１，７では、パッケージ２に設けられるマーク
４，５は、単に製品管理情報等を記録するためにのみ用
いられていた。
導体装置１，７では、パッケージ２に設けられるマーク
４，５は、単に製品管理情報等を記録するためにのみ用
いられていた。
【０００９】ここで視点を変えて、半導体装置の実装に
注目する。近年、半導体装置の実装においては、省力
化，高速化，高精度化等を目的として自動実装が進めら
れている。この実装においては、回路基板上に半導体装
置を高精度に位置決めして搭載する必要があり、例えば
画像処理技術を用いてこの位置決めが行われている。
注目する。近年、半導体装置の実装においては、省力
化，高速化，高精度化等を目的として自動実装が進めら
れている。この実装においては、回路基板上に半導体装
置を高精度に位置決めして搭載する必要があり、例えば
画像処理技術を用いてこの位置決めが行われている。
【００１０】しかるに、画像処理を用いた位置決め装置
は価格が高いという問題点がある。また、位置決め処理
を行うためのプログラムが複雑であるため、多種の形
式，形状を有する各半導体装置に対応させようとした場
合には、プログラムは更に複雑となり、プログラミング
に要する費用が高くなると共に、応答性も悪くなるとい
う問題点が生じる。更に、画像処理による実装では、同
一形状でかつ同一色を有する半導体装置の識別が困難で
あるという問題点があった。
は価格が高いという問題点がある。また、位置決め処理
を行うためのプログラムが複雑であるため、多種の形
式，形状を有する各半導体装置に対応させようとした場
合には、プログラムは更に複雑となり、プログラミング
に要する費用が高くなると共に、応答性も悪くなるとい
う問題点が生じる。更に、画像処理による実装では、同
一形状でかつ同一色を有する半導体装置の識別が困難で
あるという問題点があった。
【００１１】本発明は上記の点に鑑みてなされたもので
あり、低コストの自動実装を可能としうる半導体装置を
提供することを目的とする。
あり、低コストの自動実装を可能としうる半導体装置を
提供することを目的とする。
【００１２】
【課題を解決するための手段】上記課題は、半導体チッ
プを封止するパッケージの複数箇所にバーコードマーク
を設け、このバーコードマークを実装時における位置決
めの基準として用いることを特徴とする半導体装置によ
り解決することができる。
プを封止するパッケージの複数箇所にバーコードマーク
を設け、このバーコードマークを実装時における位置決
めの基準として用いることを特徴とする半導体装置によ
り解決することができる。
【００１３】また、前記複数のバーコードマークのパッ
ケージ上における配設位置が対象位置となるよう構成す
ることにより、また前記複数のバーコードマークをパッ
ケージ上で離間配設することにより、より効果的に解決
することができる。
ケージ上における配設位置が対象位置となるよう構成す
ることにより、また前記複数のバーコードマークをパッ
ケージ上で離間配設することにより、より効果的に解決
することができる。
【００１４】
【作用】上記のように、バーコードマークを実装時にお
ける位置決めの基準として用いることにより、画像処理
装置に比べて安価なバーコードリーダを利用して半導体
装置の位置決めを行うことが可能となる。
ける位置決めの基準として用いることにより、画像処理
装置に比べて安価なバーコードリーダを利用して半導体
装置の位置決めを行うことが可能となる。
【００１５】また、近年における半導体装置の高集積化
に伴いリードはファインピッチ化し、±２０μｍ程度の
位置決め精度が要求されている。よって、パッケージに
一つのバーコードマークを設け、これにより実装時の位
置決めを行おうとした場合、上記の精度出しを行うこと
ができない。
に伴いリードはファインピッチ化し、±２０μｍ程度の
位置決め精度が要求されている。よって、パッケージに
一つのバーコードマークを設け、これにより実装時の位
置決めを行おうとした場合、上記の精度出しを行うこと
ができない。
【００１６】しかるに、パッケージ上に複数のバーコー
ドマークを設け、各バーコードマークの配設位置に基づ
き位置決めを行うことにより、高精度の位置決めを行う
ことが可能となる。
ドマークを設け、各バーコードマークの配設位置に基づ
き位置決めを行うことにより、高精度の位置決めを行う
ことが可能となる。
【００１７】また、バーコードマークをパッケージ上の
対象位置に設けることにより、或いはバーコードマーク
をパッケージ上で離間配設することにより、位置決め精
度を更に向上させることができる。
対象位置に設けることにより、或いはバーコードマーク
をパッケージ上で離間配設することにより、位置決め精
度を更に向上させることができる。
【００１８】
【実施例】次に本発明の実施例について図面と共に説明
する。
する。
【００１９】図１は本発明の一実施例である半導体装置
１０を示す斜視図である。この半導体装置１０は、例え
ばカスタムＬＳＩであり、一種類あたりの製造個数が少
ない、いわゆる少量多品種の半導体装置である。
１０を示す斜視図である。この半導体装置１０は、例え
ばカスタムＬＳＩであり、一種類あたりの製造個数が少
ない、いわゆる少量多品種の半導体装置である。
【００２０】半導体装置１０は、ＤＩＰ（Dual In-line
Package) タイプのパッケージ構造を有し、半導体チッ
プを封止する樹脂パッケージ１１の側部より複数のリー
ド１２が延出した構成とされている。また、樹脂パッケ
ージ１１の上面１１ａは、高級感を出すために梨地とさ
れている。
Package) タイプのパッケージ構造を有し、半導体チッ
プを封止する樹脂パッケージ１１の側部より複数のリー
ド１２が延出した構成とされている。また、樹脂パッケ
ージ１１の上面１１ａは、高級感を出すために梨地とさ
れている。
【００２１】樹脂パッケージ１１の上面１１ａには、半
導体装置１０の品名１３及びロット番号１４等が捺印さ
れると共に、本発明の特徴となるバーコードマーク１
５，１６が配設されている。このバーコードマーク１
５，１６は、周知のように多くの情報を記録することが
できる。このため、本実施例ではバーコードマーク１
５，１６に製品管理情報，ユーザ情報，製品番号等の各
種情報を記録している。
導体装置１０の品名１３及びロット番号１４等が捺印さ
れると共に、本発明の特徴となるバーコードマーク１
５，１６が配設されている。このバーコードマーク１
５，１６は、周知のように多くの情報を記録することが
できる。このため、本実施例ではバーコードマーク１
５，１６に製品管理情報，ユーザ情報，製品番号等の各
種情報を記録している。
【００２２】このバーコードマーク１５，１６は、樹脂
パッケージ１１の上面１１ａに複数個（本実施例の場合
は２個）設けられており、その配設位置は互いに対象と
なる位置に選定されている。また、各バーコードマーク
１５，１６は、上面１１ａ上においてなるべく離間する
よう配設位置が選定されている。よって、本実施例の場
合では、略長方形状とされた上面１１ａの対角線上の位
置に各バーコードマーク１５，１６は設けられている。
パッケージ１１の上面１１ａに複数個（本実施例の場合
は２個）設けられており、その配設位置は互いに対象と
なる位置に選定されている。また、各バーコードマーク
１５，１６は、上面１１ａ上においてなるべく離間する
よう配設位置が選定されている。よって、本実施例の場
合では、略長方形状とされた上面１１ａの対角線上の位
置に各バーコードマーク１５，１６は設けられている。
【００２３】このバーコードマーク１５，１６は、樹脂
パッケージ１１のモールド処理後に例えばレーザマーキ
ング法により形成される。レーザマーキング法は高精度
の加工法であり、従ってバーコードマーク１５，１６は
樹脂パッケージ１１上の所定位置に高い位置精度を有し
て形成されている。
パッケージ１１のモールド処理後に例えばレーザマーキ
ング法により形成される。レーザマーキング法は高精度
の加工法であり、従ってバーコードマーク１５，１６は
樹脂パッケージ１１上の所定位置に高い位置精度を有し
て形成されている。
【００２４】また、上記のようにバーコードマーク１
５，１６はレーザマーキング法により形成されるため、
バーコードマーク１５，１６の形成位置にはバーコード
を構成する凸部と凹部が多数形成された構造となってい
る。このバーコードを構成する凸部と凹部は強度的に弱
いため、本実施例ではバーコードマーク１５，１６の形
成後、バーコードマーク１５，１６の形成位置上部に透
明な保護シート１８，１９を貼設しバーコードの保護を
図っている。
５，１６はレーザマーキング法により形成されるため、
バーコードマーク１５，１６の形成位置にはバーコード
を構成する凸部と凹部が多数形成された構造となってい
る。このバーコードを構成する凸部と凹部は強度的に弱
いため、本実施例ではバーコードマーク１５，１６の形
成後、バーコードマーク１５，１６の形成位置上部に透
明な保護シート１８，１９を貼設しバーコードの保護を
図っている。
【００２５】図２は、上記構成を有する半導体装置１０
を回路基板１７に実装する際用いられる位置決め装置２
０を示している。同図において、２１はバーコードリー
ダ，２２は読み取り装置，２３はＸ−Ｙステージ，２４
は認識処理装置，２５は表示装置である。
を回路基板１７に実装する際用いられる位置決め装置２
０を示している。同図において、２１はバーコードリー
ダ，２２は読み取り装置，２３はＸ−Ｙステージ，２４
は認識処理装置，２５は表示装置である。
【００２６】半導体装置１０は、図示しない実装装置に
より回路基板１７に実装される。位置決め装置２０は、
実装装置により搬送された半導体装置１０が回路基板１
７上の所定位置に搬送されたかどうかを判断し、所定位
置よりずれていた場合にはＸ−Ｙステージ２３を駆動し
てずれを補正する。また、位置決め装置２０は半導体装
置１０の種類，形式等を判別し、当該位置に搭載すべき
半導体装置かいなかを判断する。以下、位置決め装置２
０の各構成要素について説明する。
より回路基板１７に実装される。位置決め装置２０は、
実装装置により搬送された半導体装置１０が回路基板１
７上の所定位置に搬送されたかどうかを判断し、所定位
置よりずれていた場合にはＸ−Ｙステージ２３を駆動し
てずれを補正する。また、位置決め装置２０は半導体装
置１０の種類，形式等を判別し、当該位置に搭載すべき
半導体装置かいなかを判断する。以下、位置決め装置２
０の各構成要素について説明する。
【００２７】バーコードリーダ２１は、半導体装置１０
に形成されているバーコードマーク１５，１６を読み取
るものである。このバーコードリーダ２１は、バーコー
ドマーク１５，１６に記録されている各情報を読み取る
と共に、バーコードマーク１５，１６の形成位置を検出
できる構成とされている。バーコードリーダ２１で読み
取られた内容は、読み取り装置２２で所定の電気信号に
変換される。尚、以下の説明においては、読み取り装置
２２で変換されたバーコードマーク１５，１６に記録さ
れていた各情報を示す信号を製品管理情報信号と、また
バーコードマーク１５，１６の形成位置を示す信号を位
置信号という。
に形成されているバーコードマーク１５，１６を読み取
るものである。このバーコードリーダ２１は、バーコー
ドマーク１５，１６に記録されている各情報を読み取る
と共に、バーコードマーク１５，１６の形成位置を検出
できる構成とされている。バーコードリーダ２１で読み
取られた内容は、読み取り装置２２で所定の電気信号に
変換される。尚、以下の説明においては、読み取り装置
２２で変換されたバーコードマーク１５，１６に記録さ
れていた各情報を示す信号を製品管理情報信号と、また
バーコードマーク１５，１６の形成位置を示す信号を位
置信号という。
【００２８】読み取り装置２２生成された製品管理情報
信号及び位置信号は、認識処理装置２３に供給される。
認識処理装置２３は、供給される位置信号に基づき、半
導体装置１０が回路基板１７上の所定位置に搬送された
か否かを判断し、所定位置よりもずれている場合にはＸ
−Ｙステージ２３を駆動してずれを補正する。
信号及び位置信号は、認識処理装置２３に供給される。
認識処理装置２３は、供給される位置信号に基づき、半
導体装置１０が回路基板１７上の所定位置に搬送された
か否かを判断し、所定位置よりもずれている場合にはＸ
−Ｙステージ２３を駆動してずれを補正する。
【００２９】この際、前記したように半導体装置１０の
搭載に必要とされる位置決め精度は非常に高い精度が要
求されるが、バーコードマーク１５，１６は樹脂パッケ
ージ１１上にレーザマーキング法により高精度に形成さ
れているため、各バーコードマーク１５，１６に基づき
生成された位置信号も高い精度を有している。従って、
この位置信号に基づき半導体装置１０の位置決めを行う
ことにより、高精度の位置決めを行うことができる。
搭載に必要とされる位置決め精度は非常に高い精度が要
求されるが、バーコードマーク１５，１６は樹脂パッケ
ージ１１上にレーザマーキング法により高精度に形成さ
れているため、各バーコードマーク１５，１６に基づき
生成された位置信号も高い精度を有している。従って、
この位置信号に基づき半導体装置１０の位置決めを行う
ことにより、高精度の位置決めを行うことができる。
【００３０】特に本実施例では、バーコードマーク１
５，１６は、樹脂パッケージ１１上の離間した二箇所に
形成されており、二つのバーコードマーク１５，１６の
相対的な配設位置に基づき位置決めを行う構成とされて
る。よって、バーコードマークを一つ配設し、その形成
位置に基づき位置決めを行う構成に比べて位置決め精度
を向上させることができる。
５，１６は、樹脂パッケージ１１上の離間した二箇所に
形成されており、二つのバーコードマーク１５，１６の
相対的な配設位置に基づき位置決めを行う構成とされて
る。よって、バーコードマークを一つ配設し、その形成
位置に基づき位置決めを行う構成に比べて位置決め精度
を向上させることができる。
【００３１】この位置決め精度を向上させるには、各バ
ーコードマーク１５，１６の形成位置をなるべく遠く離
間させた方がよい。また、バーコードリーダ２１の読み
取り精度を向上させる面からは各バーコードマーク１
５，１６の形成位置を対象となる位置に形成するのがよ
い。
ーコードマーク１５，１６の形成位置をなるべく遠く離
間させた方がよい。また、バーコードリーダ２１の読み
取り精度を向上させる面からは各バーコードマーク１
５，１６の形成位置を対象となる位置に形成するのがよ
い。
【００３２】一方、上記認識処理装置２３は、供給され
る製品管理情報信号に基づき半導体装置１０の判別処理
も行う。そして、搬送された半導体装置１０が当該位置
に搭載すべき半導体装置と異なる種類，形式の半導体装
置であったと判定した場合には、認識処理装置２３は表
示装置２４にその旨を表示する。
る製品管理情報信号に基づき半導体装置１０の判別処理
も行う。そして、搬送された半導体装置１０が当該位置
に搭載すべき半導体装置と異なる種類，形式の半導体装
置であったと判定した場合には、認識処理装置２３は表
示装置２４にその旨を表示する。
【００３３】上記のように、半導体装置１０に複数のバ
ーコードマーク１５，１６を形成することにより、半導
体装置１０を回路基板１７に実装する際の高精度の位置
決めと、半導体装置１０の識別を同時に行うことが可能
となる。また、位置決め装置１０は画像処理装置に比べ
て低価格であり、また複雑なプログラムを必要としない
ため、低コストで自動実装を実現することができる。
ーコードマーク１５，１６を形成することにより、半導
体装置１０を回路基板１７に実装する際の高精度の位置
決めと、半導体装置１０の識別を同時に行うことが可能
となる。また、位置決め装置１０は画像処理装置に比べ
て低価格であり、また複雑なプログラムを必要としない
ため、低コストで自動実装を実現することができる。
【００３４】図３〜図９は、上記した半導体装置１０の
変形例を示している。以下、各図に示された半導体装置
について説明する。尚、各図において、図１に示した半
導体装置１０と対応する構成については同一符号を付し
てその説明を省略する。また、各図において（Ａ）で示
すのは半導体装置の平面図であり、（Ｂ）で示すのは半
導体装置の底面図である。
変形例を示している。以下、各図に示された半導体装置
について説明する。尚、各図において、図１に示した半
導体装置１０と対応する構成については同一符号を付し
てその説明を省略する。また、各図において（Ａ）で示
すのは半導体装置の平面図であり、（Ｂ）で示すのは半
導体装置の底面図である。
【００３５】図３で示す半導体装置は、バーコードマー
ク１５，１６の形成位置の周囲に凹部２４を形成したこ
とを特徴とするものである。このように、バーコードマ
ーク１５，１６の周囲に凹部２４を形成することによ
り、バーコードマーク読み取り時における乱反射光の発
生を防止することができ、読み取り精度を向上させるこ
とができる。また、この凹部２４内を鏡面状とすること
により、更に乱反射光の発生は防止され、読み取り精度
を更に向上させることができる。
ク１５，１６の形成位置の周囲に凹部２４を形成したこ
とを特徴とするものである。このように、バーコードマ
ーク１５，１６の周囲に凹部２４を形成することによ
り、バーコードマーク読み取り時における乱反射光の発
生を防止することができ、読み取り精度を向上させるこ
とができる。また、この凹部２４内を鏡面状とすること
により、更に乱反射光の発生は防止され、読み取り精度
を更に向上させることができる。
【００３６】図４に示す半導体装置は、バーコードマー
ク１５，１６を大きく離間して配設するために、各バー
コードマーク１５，１６を長方形状の樹脂パッケージ１
１の短辺側近傍に配設したことを特徴とするものであ
る。この構成とすることにより、各バーコードマーク１
５，１６は大きく離間するため、位置決め精度を向上さ
せることができる。
ク１５，１６を大きく離間して配設するために、各バー
コードマーク１５，１６を長方形状の樹脂パッケージ１
１の短辺側近傍に配設したことを特徴とするものであ
る。この構成とすることにより、各バーコードマーク１
５，１６は大きく離間するため、位置決め精度を向上さ
せることができる。
【００３７】図５は、図４に示した構成の半導体装置の
バーコードマーク１５，１６形成位置の周辺に鏡面加工
した凹部を形成したものである。また、図６に示す半導
体装置は、バーコードマーク１５，１６を樹脂パッケー
ジ１１の底面１１ｂに図３で示したのと同様の構成で形
成したものである。また、図７に示す半導体装置は、バ
ーコードマーク１５，１６を樹脂パッケージ１１の底面
１１ｂに図１で示したのと同様の構成で形成したもので
ある。また、図８に示す半導体装置は、バーコードマー
ク１５，１６を樹脂パッケージ１１の底面１１ｂに図５
で示したのと同様の構成で形成したものである。更に、
図９に示す半導体装置は、バーコードマーク１５，１６
を樹脂パッケージ１１の底面１１ｂに図４で示したのと
同様の構成で形成したものである。上記した各図に示し
た構成の半導体装置においても、低コストで自動実装を
実現することができ、かつ高い位置決め精度を実現でき
る。
バーコードマーク１５，１６形成位置の周辺に鏡面加工
した凹部を形成したものである。また、図６に示す半導
体装置は、バーコードマーク１５，１６を樹脂パッケー
ジ１１の底面１１ｂに図３で示したのと同様の構成で形
成したものである。また、図７に示す半導体装置は、バ
ーコードマーク１５，１６を樹脂パッケージ１１の底面
１１ｂに図１で示したのと同様の構成で形成したもので
ある。また、図８に示す半導体装置は、バーコードマー
ク１５，１６を樹脂パッケージ１１の底面１１ｂに図５
で示したのと同様の構成で形成したものである。更に、
図９に示す半導体装置は、バーコードマーク１５，１６
を樹脂パッケージ１１の底面１１ｂに図４で示したのと
同様の構成で形成したものである。上記した各図に示し
た構成の半導体装置においても、低コストで自動実装を
実現することができ、かつ高い位置決め精度を実現でき
る。
【００３８】尚、上記した実施例では、半導体装置１０
の形式としてＤＩＰタイプの半導体装置１０を例に挙げ
て説明したが、他のタイプの半導体装置においても本発
明を適用できることは勿論である。
の形式としてＤＩＰタイプの半導体装置１０を例に挙げ
て説明したが、他のタイプの半導体装置においても本発
明を適用できることは勿論である。
【００３９】
【発明の効果】上述の如く本発明によれば、低コストで
高い精度を有する自動実装を実現することができる等の
特長を有する。
高い精度を有する自動実装を実現することができる等の
特長を有する。
【図１】本発明の一実施例である半導体装置の斜視図で
ある。
ある。
【図２】位置決め装置の構成を説明するための図であ
る。
る。
【図３】本発明の変形例を説明するための図である。
【図４】本発明の変形例を説明するための図である。
【図５】本発明の変形例を説明するための図である。
【図６】本発明の変形例を説明するための図である。
【図７】本発明の変形例を説明するための図である。
【図８】本発明の変形例を説明するための図である。
【図９】本発明の変形例を説明するための図である。
【図１０】従来の半導体装置の一例を示す斜視図であ
る。
る。
【図１１】従来の半導体装置の一例を示す斜視図であ
る。
る。
１０ 半導体装置 １１ 樹脂パッケージ １２ リード １３ 品名 １４ ロット番号 １５，１６ バーコードマーク １７ 回路基板 １８，１９ 保護シート ２０ 位置決め装置 ２１ バーコードリーダ ２２ 読み取り装置 ２４ 認識処理装置 ２５ 表示装置 ２６ 凹部
Claims (3)
- 【請求項１】 半導体チップを封止するパッケージ（１
１）の複数箇所にバーコードマーク（１５，１６）を設
け、該バーコードマーク（１５，１６）を実装時におけ
る位置決めの基準として用いることを特徴とする半導体
装置。 - 【請求項２】 前記複数のバーコードマーク（１５，１
６）の該パッケージ（１１）上における配設位置が、対
象位置となるよう構成したことを特徴とする請求項１の
半導体装置。 - 【請求項３】 前記複数のバーコードマーク（１５，１
６）を該パッケージ（１１）上で離間配設したことを特
徴とする請求項１または２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6403992A JPH05267482A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6403992A JPH05267482A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267482A true JPH05267482A (ja) | 1993-10-15 |
Family
ID=13246581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6403992A Withdrawn JPH05267482A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267482A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| JP2006102364A (ja) * | 2004-10-08 | 2006-04-20 | Le Tekku:Kk | 遊技機制御用半導体デバイス並びにそのための検査装置及び検査方法 |
| KR100648510B1 (ko) * | 2001-01-05 | 2006-11-24 | 삼성전자주식회사 | 마킹된 등록점을 갖는 반도체 패키지 및 그 등록점을이용한 마킹 검사 방법 |
| JP2007059948A (ja) * | 2006-11-27 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 |
| US8513823B2 (en) | 2010-08-05 | 2013-08-20 | Renesas Electronics Corporation | Semiconductor package having main stamp and sub-stamp |
| US11315883B2 (en) * | 2019-11-12 | 2022-04-26 | Advanced Micro Devices, Inc. | Integrated circuit product customizations for identification code visibility |
-
1992
- 1992-03-19 JP JP6403992A patent/JPH05267482A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100648510B1 (ko) * | 2001-01-05 | 2006-11-24 | 삼성전자주식회사 | 마킹된 등록점을 갖는 반도체 패키지 및 그 등록점을이용한 마킹 검사 방법 |
| US6861282B2 (en) | 2001-04-13 | 2005-03-01 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US6979910B2 (en) | 2001-04-13 | 2005-12-27 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| US7541294B2 (en) | 2001-04-13 | 2009-06-02 | Yamaha Corporation | Semiconductor package and semiconductor package mounting method |
| JP2006102364A (ja) * | 2004-10-08 | 2006-04-20 | Le Tekku:Kk | 遊技機制御用半導体デバイス並びにそのための検査装置及び検査方法 |
| JP2007059948A (ja) * | 2006-11-27 | 2007-03-08 | Oki Electric Ind Co Ltd | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 |
| US8513823B2 (en) | 2010-08-05 | 2013-08-20 | Renesas Electronics Corporation | Semiconductor package having main stamp and sub-stamp |
| US11315883B2 (en) * | 2019-11-12 | 2022-04-26 | Advanced Micro Devices, Inc. | Integrated circuit product customizations for identification code visibility |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102246605B (zh) | 电路模块 | |
| KR100647213B1 (ko) | 반도체 패키지 및 그 식별 수단 형성방법 | |
| EP2109060A1 (en) | System and method for processing form markings | |
| JPH05267482A (ja) | 半導体装置 | |
| US7174628B1 (en) | Memory card production using prefabricated cover and molded casing portion | |
| CN1070536A (zh) | 含有码的印刷电路板和在印刷线路板上制作码的方法 | |
| US6817527B2 (en) | Carriers for printed circuit board marking | |
| US7235423B1 (en) | Molded memory card production using carrier strip | |
| JPS6114739A (ja) | 半導体装置 | |
| CN100462291C (zh) | 电子部件用托盘及其识别方法 | |
| JPH10223999A (ja) | 可撓性プリント基板およびその製造方法 | |
| US6472733B1 (en) | Electronic circuit support comprising tear resistant means | |
| JPH0513529A (ja) | 半導体集積回路 | |
| US6352203B1 (en) | Automated semiconductor identification system | |
| CN110736497A (zh) | 具有可跟踪标记的传感器装置 | |
| JPS6227144A (ja) | 多層セラミツクパツケ−ジの製造方法 | |
| US20040257230A1 (en) | Integrated circuit packages with marked product tracking information | |
| KR20100106104A (ko) | 반도체 패키지의 제조 방법 | |
| JP2736153B2 (ja) | 半導体部品の製造方法及び半導体部品のマーキング装置 | |
| JP2839013B2 (ja) | 多端子デバイスカバー | |
| JPS5957488A (ja) | 印刷配線板 | |
| GB2182207A (en) | Electrical circuit identification | |
| JP2002016189A (ja) | Ｉｃパッケージ及びｉｃパッケージの製造方法 | |
| JP3918654B2 (ja) | 多面付けプリント基板シート | |
| JP2503767B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |