JPH0513529A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH0513529A
JPH0513529A JP3164830A JP16483091A JPH0513529A JP H0513529 A JPH0513529 A JP H0513529A JP 3164830 A JP3164830 A JP 3164830A JP 16483091 A JP16483091 A JP 16483091A JP H0513529 A JPH0513529 A JP H0513529A
Authority
JP
Japan
Prior art keywords
chip
integrated circuit
semiconductor integrated
aluminum layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3164830A
Other languages
English (en)
Inventor
Toshihiko Nakajima
俊彦 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP3164830A priority Critical patent/JPH0513529A/ja
Publication of JPH0513529A publication Critical patent/JPH0513529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】アルミニウム層のパターニング工程のステッパ
ー露光時に、半導体集積回路個片に各々の識別コードを
作り込み、製造における生産効率の向上を図る。 【構成】半導体ウェーハ上に設けたチップ領域２の周囲
にアルミニウム層３を設け、アルミニウム層３をパター
ニングする際に、ステッパー露光により夫々のチップに
対する個体識別コードをパターン化したコードパターン
６をコード領域４，５内に形成し、チップ上の半導体集
積回路の電気的特性試験時に個片の情報を光学的に読み
取り、その良否の判定結果・グレード情報等を夫々のチ
ップ上に設けたメモリセルに記録することが出来、需要
に応じたグレードのチップのみを選別して組立てること
が可能となり、不用品の在庫を無くすことが出来る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路の製造方
法に関し、特に同一半導体基板上にある複数の半導体集
積回路を識別する方法に関するものである。
【０００２】
【従来の技術】従来の半導体集積回路は図３に示すよう
に、半導体ウェーハ１のチップ領域２に設けた半導体集
積回路の電気的特性試験を行い、その結果不良となった
チップ上にインカー等によりマークを形成し、無印の良
品Ａとマーク付の不良品Ｂを識別できるようにしてい
た。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
集積回路では、グレード分類を行なう製品についても良
品のチップ全数を組立てて製品化し、電気的特性による
グレード選別を行っているため、需要の多いグレードの
ものから出荷され、需要の少いグレードのもは在庫され
ていた。そのため、需要の少いものまでも余分に作って
しまい、製造原価が高くなったり生産効率が低くなると
いう欠点がある。
【０００４】
【課題を解決するための手段】本発明の半導体集積回路
は、半導体チップ領域の外周に設けた金属層と、前記金
属層の一部に設けて前記半導体チップの個体識別情報を
表示する識別パターンと、少くとも前記半導体チップの
一部に設けたメモリセルとを有する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
【０００６】図１（ａ），（ｂ）は本発明の一実施例を
示す半導体チップの平面図及び部分拡大図である。
【０００７】図１（ａ），（ｂ）に示すように、チップ
領域２の外周に設けたアルミニウム層３の一部にロット
番号や個体番号等の各チップ毎に固有の製品情報・個体
情報等をコード化して記録させたコードパターン６を有
するコード領域４，５を設けている。
【０００８】図２は本発明のコードパターン形成方法を
説明するための模式図である。
【０００９】図２に示すように、アルミニウム層のパタ
ーニング工程のステッパー露光時にレチクル８に近接し
てコードパターンに対応するブラインド７を配置させ固
有データを縮小レンズ９を通して半導体ウェーハ１に同
時露光して各チップ領域２の外周に製品情報や個体認識
データを記録する。半導体ウェーハ上の半導体集積回路
の電気的特性試験時にチップ領域のコードパターンを光
学的に読み取り、その良否の判定結果や電気的特性によ
るグレード選別情報等を各々の半導体集積回路の個別情
報と共にチップ上のメモリセルに電子的に記録すること
が出来る。そのために、特性試験においてはマーキング
を行う必要もなく機械的なダメージを無くすことも出来
る。又、組立投入時には光学的に個体情報を読み取り記
録媒体上に記録されたデータと照合し必要なグレードの
チップのみを選別して組立てることが可能となる。
【００１０】
【発明の効果】以上説明したように本発明は、半導体ウ
ェーハの各チップ領域毎にステッパーによる識別パター
ンを形成することによって、電気的特性試験結果を個体
認識させることができ、製品組立における効率的投入や
製造コストを改善させるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す半導体チップの平面図
及び部分拡大図。
【図２】本発明のコードパターン形成方法を説明するた
めの模式図。
【図３】従来の半導体集積回路の一例を説明するための
半導体ウェーハの平面図。
【符号の説明】
１ 半導体ウェーハ ２ チップ領域 ３ アルミニウム層 ４，５ コード領域 ６ コードパターン ７ ブラインド ８ レチクル ９ 縮小レンズ Ａ 良品 Ｂ 不良品

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 半導体チップ領域の外周に設けた金属層
    と、前記金属層の一部に設けて前記半導体チップの個体
    識別情報を表示する識別パターンと、少くとも前記半導
    体チップの一部に設けたメモリセルとを有することを特
    徴とする半導体集積回路。
JP3164830A 1991-07-05 1991-07-05 半導体集積回路 Pending JPH0513529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3164830A JPH0513529A (ja) 1991-07-05 1991-07-05 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3164830A JPH0513529A (ja) 1991-07-05 1991-07-05 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH0513529A true JPH0513529A (ja) 1993-01-22

Family

ID=15800741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3164830A Pending JPH0513529A (ja) 1991-07-05 1991-07-05 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0513529A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703573B2 (en) 1997-01-17 2004-03-09 Micron Technology, Inc. Method for sorting integrated circuit devices
US6944567B2 (en) 1997-02-26 2005-09-13 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting ICs mis-processed during their manufacture
US7107117B2 (en) 1997-02-17 2006-09-12 Micron Technology, Inc. Sorting a group of integrated circuit devices for those devices requiring special testing
US7120287B2 (en) 1998-02-20 2006-10-10 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US7155300B2 (en) 1997-06-06 2006-12-26 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
FR2906646A1 (fr) * 2006-10-03 2008-04-04 Microcomposants De Haute Secur Procede de marquage individuel de circuits integres et circuit integre marque selon ce procede.

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703573B2 (en) 1997-01-17 2004-03-09 Micron Technology, Inc. Method for sorting integrated circuit devices
US7107117B2 (en) 1997-02-17 2006-09-12 Micron Technology, Inc. Sorting a group of integrated circuit devices for those devices requiring special testing
US7502659B2 (en) 1997-02-17 2009-03-10 Micron Technology, Inc. Sorting a group of integrated circuit devices for those devices requiring special testing
US6944567B2 (en) 1997-02-26 2005-09-13 Micron Technology, Inc. Method in an integrated circuit (IC) manufacturing process for identifying and redirecting ICs mis-processed during their manufacture
US7120513B1 (en) 1997-06-06 2006-10-10 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs
US7155300B2 (en) 1997-06-06 2006-12-26 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs
US7561938B2 (en) 1997-06-06 2009-07-14 Micron Technology, Inc. Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICs will undergo, such as additional repairs
US7120287B2 (en) 1998-02-20 2006-10-10 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
FR2906646A1 (fr) * 2006-10-03 2008-04-04 Microcomposants De Haute Secur Procede de marquage individuel de circuits integres et circuit integre marque selon ce procede.
WO2008043934A3 (fr) * 2006-10-03 2008-06-26 Microcomposants Haute Securite Procédé de marquage individuel de circuits intégrés et circuit intégré marqué selon ce procédé

Similar Documents

Publication Publication Date Title
JP2755195B2 (ja) 半導体装置の製造方法及びその装置
US7299973B2 (en) Semiconductor device and an information management system therefor
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
JP3055104B2 (ja) 半導体パッケ―ジの製造方法
KR100839003B1 (ko) 집적 회로 식별 방법 및 장치
JPH05315207A (ja) 半導体装置
JP2000235636A5 (ja)
JPH0513529A (ja) 半導体集積回路
JPH07335510A (ja) 半導体装置およびその識別子付与方法およびその不良解析方法
US20060223340A1 (en) Manufacturing managing method of semiconductor devices and a semiconductor substrate
JPH05267482A (ja) 半導体装置
JP2952882B2 (ja) Ｉｃウェハ及びｉｃの良否識別方法
JPS58178530A (ja) 半導体集積回路装置の製造方法
JP2003124365A (ja) 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
JPH04102214A (ja) 薄膜磁気ヘッドの製造法
JPH01194331A (ja) マーキングによるダイボンディング方法
JPH04171709A (ja) 半導体装置
JPH1145839A (ja) 半導体装置及びその製造方法
JP3300264B2 (ja) 半導体チップ認識方法
JP2007059948A (ja) 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。
Agapakis et al. Improving yield, productivity, and quality in test assembly and packaging through direct part marking and unit level traceability
JPH0897258A (ja) 半導体装置の製造方法
JPH04352314A (ja) 半導体ウェハの識別方法
JPS62239519A (ja) モノリシツク集積回路
CN101211419A (zh) 电熔丝条码结构及其使用方法