JPH05267677A

JPH05267677A - 半導体装置

Info

Publication number: JPH05267677A
Application number: JP4063080A
Authority: JP
Inventors: Takashi Fukuda; 隆福田; Toyomasa Koda; 豊正幸田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-03-19
Filing date: 1992-03-19
Publication date: 1993-10-15

Abstract

(57)【要約】【目的】複数のユニットセルからなる縦型パワーＭＯ
Ｓトランジスタにおいて、ユニットセルが形成領域を拡
大して、トランジスタのオン抵抗を低減させ、もって、
電力損失の低減、ひいては高性能化を図る。【構成】縦型パワーＭＯＳトランジスタ１００は複数
のユニットセル１０１から成り、ユニットセルのメッシ
ュ型のゲート電極１０２の上には絶縁膜１０６を介して
アルミ第１層１１０が形成される。更に該第１層の上に
は絶縁膜１０７を介してアルミ第２層１２０が形成され
る。上記第１層１１０はユニットセルの夫々のソース領
域１０３に導電接続されて共通のソース電極を形成し、
上記第２層１２０とゲート電極１０２とは第１層１１０
の所定の領域に形成された開口部１１０ａにて導電接続
される。上記第２層は２つの領域に分割され、第１領域
１２０Ａはゲート電極と、第２領域１２０Ｂは第１層１
１０と、導電接続されて夫々ゲートパッド１１、ソース
パッド１２を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体技術さらには縦
型パワーＭＯＳトランジスタに適用して特に有効な技術
に関し、例えば多数のトランジスタユニットセルのゲー
ト電極が格子状に一体に形成された所謂メッシュ型の縦
型パワーＭＯＳトランジスタに利用して有用な半導体装
置に関する。

【０００２】

【従来の技術】複数のユニットセルからなる縦型パワー
ＭＯＳトランジスタとして、例えば、各々のユニットセ
ルのゲート電極が互いに格子状に一体形成され、この格
子状のゲート電極間に形成された残りの活性領域にソー
ス領域が、各ユニットセル毎に分離した状態で形成され
ている、所謂「メッシュ型パワーＭＯＳトランジスタ」
が公知である。このようなパワーＭＯＳトランジスタに
おいては、上記互いに分離されたソース領域が例えばア
ルミ配線層にて互いに導電接続され、且つ導電接続に寄
与するアルミ配線層がそのままソース電極のボンディン
グパッドを形成する。このアルミ配線層は上記ボンディ
ングパッド部分以外の、ソースが形成されていない領域
で前記ゲート電極に導電接続されるゲート電極用のボン
ディングパッドを形成するようになっており、２つのボ
ンディングパッドは絶縁されている。

【０００３】

【発明が解決しようとする課題】ところでパワーＭＯＳ
トランジスタのオン抵抗は、ＭＯＳトランジスタ形成領
域（ユニットセルが形成される領域）の面積を広くすれ
ば低くなり、パワーＭＯＳトランジスタの電力の低損
失、高性能化が図られる。パワーＭＯＳトランジスタ形
成領域の増大による上記効果はチップサイズを大きくす
ることで図られるが、チップサイズの増大は、反対に、
電流容量、製造コスト、パッケージの大型化等の問題を
生じさせる。このため、同一チップサイズでユニットセ
ルが形成される活性領域を増大させることが望まれてい
る。

【０００４】しかしながら、上記従来のパワーＭＯＳト
ランジスタは、その配線層（アルミ層）が一層構造で、
ゲート電極用ボンディングパッド／ソース電極用ボンデ
ィングパッドの双方を形成しているため、ゲート電極用
のボンディングパッド形成領域では、ソース領域と供給
電源とのコンタクトをアルミ配線を用いて取ることがで
きず、従って、この領域では、ユニットセルが形成でき
なかった。このためチップ内の比較的広い領域でユニッ
トセルが形成できず、半導体チップの活性領域の有効な
利用によるオン抵抗の低減が十分に図られていなかっ
た。

【０００５】本発明はかかる事情に鑑みてなされたもの
で、縦型パワーＭＯＳトランジスタにおいて、トランジ
スタのユニットセルが形成される活性領域を拡大して、
当該パワーＭＯＳトランジスタのオン抵抗を低減させ、
もってトランジスタの電力損失の低減、ひいてはその高
性能化を図るようにした半導体装置を提供することを目
的とする。この発明の前記ならびにそのほかの目的と新
規な特徴については、本明細書の記述および添附図面か
ら明らかになるであろう。

【０００６】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明は、１つの半導体基板に形成
された複数のトランジスタユニットセルから成る縦型パ
ワーＭＯＳトランジスタにおいて、ユニットセルのゲー
ト電極の上に絶縁膜を介して形成される第１の金属配線
層にて当該ユニットセルの夫々のソース領域に導電接続
されるソース電極を形成すると共に、該第１の金属配線
層の所定の領域に開口部を形成し、前記第１の金属配線
層の上層に絶縁膜を介して第２の金属配線層を形成し、
前記開口部にて該第２の金属配線層とゲート電極を導電
接続させたものである。

【０００７】

【作用】ゲート電極と導電接続されるゲート電極用ボン
ディングパッド領域が、ソース領域と導電接続されてな
る金属配線層（第１のアルミ配線層）と異なる金属配線
層（第２のアルミ配線層）にて形成されているため、当
該ゲート電極用ボンディングパッド領域の直下位置に
も、これと絶縁された状態で、ソース領域に通電接続さ
れる金属配線層（第１のアルミ配線層）を形成すること
ができるようになり、この領域にユニットセルを形成す
ることが可能となる。

【０００８】

【実施例】（第１実施例）以下、本発明の第１実施例を
添付図面を参照して詳細に説明する。図１は本実施例の
縦型パワーＭＯＳトランジスタ１００の断面図、図２は
ゲート電極用ボンディングパッド領域（以下「ゲート・
パッド領域」と云う）とソース電極用ボンディングパッ
ド領域（以下「ソース・パッド領域」と云う）の境界部
分のトランジスタ１００の形成領域（図３の一点鎖線Ａ
の部分）を示す平面図、図３は当該トランジスタ１００
が形成された半導体チップ１０の全体を示す平面図であ
る。尚、図１は図２のＩ−Ｉ線に沿う断面図である。

【０００９】この縦型パワーＭＯＳトランジスタ１００
が形成されたチップ１０には、図３に示すように、その
全面にゲート電極用のボンディングパッド（ゲート・パ
ッド）１１，ソース電極用のボンディングパッド（ソー
ス・パッド）１２，及びこれら２つのパッド１１，１２
を互いに絶縁する絶縁膜１３が形成されている。このう
ち２つのボンディングパッド１１，１２は、共にアルミ
第２層１２０（図１）にて形成されており、これら２つ
のボンディングパッド形成領域の直下には、トランジス
タのユニットセルが多数形成されている。

【００１０】より具体的には、本実施例のトランジスタ
１００は、図１及び図２に示すように複数のトランジス
タ・ユニットセル１０１，１０１，…にて形成されてお
り、ユニットセル１０１，１０１，…を構成するゲート
電極１０２，１０２…は、図２の破線にて示すように、
格子状に一体に形成されている。そして当該格子状のゲ
ート電極１０２，１０２，…に囲まれた半導体基板１０
４の主面にソース領域（ｐ形拡散層）１０３，１０３，
…が形成されている（図中丸形の破線にて示す）。この
縦型ＭＯＳトランジスタでは、ドレイン領域がｎ形半導
体基板１０４に形成され、当該半導体基板１０４の裏面
側にドレイン電極１０５が形成される。尚、図２は、ア
ルミ第２層１２０が形成された平面を実線にて示すもの
で、図では該第２層の上層側に形成される絶縁膜（パッ
シベーション膜）１３を２点鎖線にて示し、ゲート電極
１０２及びソース領域１０３を破線にて示す。又、当該
トランジスタ１００ではアルミ第１層１１０が、図１に
示すようにユニットセル１０１形成領域全面に形成され
ており、図２にて示す範囲においてもその全面にアルミ
第１層１１０が形成されている。尚、図２には、アルミ
第１層１１０に形成されたコンタクト用開口部１１０ａ
を便宜上破線にて示す。

【００１１】このように構成された縦型ＭＯＳトランジ
スタ１００においては、図１及び図２に示すように、複
数のソース領域１０３，１０３，…は互いに電気的に分
離されているので、これら複数のソース領域１０３，１
０３，…を互いに導電接続させるべく、アルミ第１層１
１０が、トランジスタユニットセルが形成された活性領
域（ゲート電極１０２，１０２，…、ソース領域１０
３，１０３，…が形成された活性領域）全面に、所定の
パターンにて形成されている。

【００１２】このとき、アルミ第１層（第１の金属配線
層）１１０は、半導体チップ１０に形成された全てのユ
ニットセルのソース領域１０３，１０３，…と導電接続
され、一方で、格子状のゲート電極１０２，１０２，…
とは、絶縁膜１０６によって絶縁されている（図１）。

【００１３】このアルミ第１層１１０には、更に所定形
状（図示例では円形）の複数のコンタクト用開口部１１
０ａ，１１０ａ，…が形成されている。このコンタクト
用開口部１１０ａ，１１０ａ，…は、ゲート電極１０
２，１０２，…の上面を覆う層間絶縁膜１０６に形成さ
れたコンタクト穴１０６ａ，１０６ａ，…の形状（例え
ば円形）に合わせて形成されるものであり（図２）、こ
のコンタクト用開口部１１０ａ，１１０ａ，…及びコン
タクト穴１０６ａ，１０６ａ，…、更には後述の層間絶
縁膜１０７に形成された開口部１０７ａ，１０７ａ，…
にて、格子状のゲート電極１０２，１０２，…とアルミ
第２層１２０とが導電接続される。尚、実際にゲート電
極１０２，１０２，…とアルミ第２層１２０とを導電接
続させるに当たっては、上記コンタクト穴１０６ａ，１
０６ａ，…とコンタクト用開口部１１０ａ，１１０ａ，
…とによって形成された接続部分の内部に、アルミ第１
層１１０のアルミニウム１１０ｂが、その周りのアルミ
第１層１１０と導通しないように（層間絶縁膜１０７に
よって絶縁される）、その中心部分に充填されて導通さ
れる。

【００１４】前記アルミ第１層１１０の上面には、層間
絶縁膜１０７を介してアルミ第２層（第２の金属配線
層）１２０が形成されている。このアルミ第２層１２０
は、本実施例では２つの領域（第１領域１２０Ａ，第２
領域１２０Ｂ）に分けられており、第１領域１２０Ａが
図３に示すゲート・パッド１１を形成し、第２領域１２
０Ｂがソース・パッド１２を形成している。

【００１５】より具体的には、アルミ第２層の第１領域
１２０Ａは、図２に示すように、コンタクト用開口部１
１０ａ，１１０ａ，…、コンタクト穴１０６ａ，１０６
ａ，…、更には開口部１０７ａ，１０７ａ，…を介して
ゲート電極１０２，１０２…に導電接続されている。一
方、アルミ第２層１２０の第２領域１２０Ｂは、ソース
領域（拡散層）１０３，１０３，…に導電接続されたア
ルミ第１層１１０に接続されてソース・パッド１２を形
成する。即ち、第２領域１２０Ｂは、ユニットセルのソ
ース領域１０３，１０３，…に導電接続されたアルミ第
１層１１０（ソース電極）の上面に重ね合わされ、これ
よって、当該半導体チップのボンディングパッドに加わ
る、ボンディングワイヤ接続時のボンディング装置から
の応力が直接ソース電極に加わることがなく、緩衝材と
して機能する。

【００１６】尚、この第２領域１２０Ｂの直下位置のユ
ニットセルのゲート電極１０２，１０２，…は、アルミ
第２層に接続されていないが、ゲート電極自体が格子状
に一体に形成され、且つ、当該電極が比較的抵抗値の低
いポリシリコン等で形成されているため、当該第２領域
でのコンタクトを取らないことによる影響（信号伝播速
度の低下等）は、比較的少ない。

【００１７】尚、第２領域１２０Ｂをボンディングに必
要な最小限の面積とすれば、ゲート電極１０２，１０
２，…とアルミ第２層１２０とがより広い範囲にて導通
接続されることとなって、信号伝播速度、即ちスイッチ
ング速度が更に高められる。

【００１８】このように形成されたアルミ第２層１２０
はその全面が絶縁膜（ファイナル・パッシベーション
膜）１３によって覆われ、該パッシベーション膜１３に
設けられた所定パターンの開口部にボンディングワイヤ
（図示省略）が接合されるようになっている（図３）。

【００１９】上記のようにゲート電極用のボンディング
・パッドが形成される領域の直下位置にもユニットセル
を形成した場合、例えばチップサイズ３．２×３．２mm
の半導体チップにかかる構造を適用した場合には、従来
構造（ソース／ゲート・パッド領域の下方にユニットセ
ルが形成されていない従来構造）でのユニットセル形成
領域が６．６９mm²程度となるのに対し、ユニットセル
が形成される面積は、７．４４mm²程度確保され、約１
０％実質的にチップ面積を増加させることができる。こ
の結果、オン抵抗は、従来の構造による３２mΩから２
８mΩに低減し１２．５％改善する。

【００２０】更に、上述のように、ゲート電極用のボン
ディング・パッドが直接ゲート電極に接続された構造と
した場合、従来形成されていた給電用のアルミ配線が不
要となり、この領域にもユニットセルが形成可能とな
る。従って、チップサイズが３．２×３．２mmの半導体
チップでは、この部分の面積（約０．１６mm²）にもユ
ニットセルが形成可能となって、オン抵抗の低減が図ら
れる。

【００２１】従って、上記実施例のように、アルミ配線
を２層構造にし、ソース／ゲート・パッドの下側にユニ
ットセルを形成すると共に、給電用のアルミ配線を不要
としたＭＯＳトランジスタでは、チップ全体として、ユ
ニットセルが形成可能な活性領域を６．６９mm²から
１．６６mm²（ソース・パッド部分で０．７５mm²，ゲー
ト・パッド部分で０．７５mm²，給電用配線部分で０．
１６mm²）増加でき、全活性領域は８．３５mm²になり、
チップ面積を実質的に約２０％広げられる。この結果、
オン抵抗も約２５％改善できるようになる。

【００２２】（第２実施例）次に、ゲート電極の形状が
縦長の、所謂ストライプ型の縦型パワーＭＯＳトランジ
スタに本発明を適用した第２実施例について図４〜図６
を参照して説明する。図４は、第２実施例の縦型パワー
ＭＯＳトランジスタ２００の要部を示す平面図であり、
図５及び図６は、夫々、当該トランジスタ２００のソー
ス電極用ボンディングパッド（ソース・パッド）２２の
形成部分、及び、ゲート電極用ボンディングパッド（ゲ
ート・パッド）２１の形成部分の断面図である。この実
施例では、２層構造のアルミ配線層のうち、アルミ第２
層２２０が、絶縁膜２３にて２つの領域（第１領域２２
０Ａ、第２領域２２０Ｂ）に分割され、第１領域２２０
Ａがゲート・パッド２１を形成し、第２領域２２０Ｂが
ソース・パッド２２を形成している。

【００２３】又アルミ第２層２２０の下側に形成されて
いるアルミ第１層２１０は、半導体チップの全面で、ソ
ース領域（短冊形の拡散層）２０３，２０３，…の中心
部に沿ってアルミ配線２１０ａ，２１０ａ，…を形成し
ている。そして、このアルミ配線２１０ａ，２１０ａ，
…は、アルミ第２層の第２領域２２０Ｂ（ソース・パッ
ド）と導電接続され、一方、アルミ第２層の第１領域２
２０Ａとは、絶縁膜２３０によって絶縁されている（図
５）。

【００２４】更に、アルミ第１層は、ゲート電極２０
２，２０２，…の中心に沿ってアルミ配線２１０ｂ，２
１０ｂ…を形成している。このアルミ配線２２０ｂ，２
１０ｂ，…は、第１領域２１０Ａの下側の領域にのみ形
成され、この領域で該第１領域２２０Ａ（ゲート・パッ
ド）と導電接続されている（図６）。

【００２５】より具体的には、図４に示すように、スト
ライプ型の縦型パワーＭＯＳトランジスタ２００は、ゲ
ート電極２０２，２０２，…を形成するポリシリコンが
短冊形に形成されており、この短冊形のゲート電極２０
２，２０２，…間に短冊形のｎ形拡散層が形成されこれ
がソース領域２０３，２０３，…となる。そして、上記
短冊形のソース領域２０３，２０３，…の中心線に沿っ
て細長のアルミ配線２１０ａ，２１０ａ，…がアルミ第
１層２１０によって形成され、また、上記短冊形のゲー
ト電極２０２，２０２，…には、ゲート・パッド２１が
形成される領域内（図中下側の領域）にて、アルミ第１
層で細長のアルミ配線２１０ｂ，２１０ｂ，…が形成さ
れている。これら２つのアルミ配線２１０ａ，２１０
ａ，…及び２１０ｂ，２１０ｂ，…は、図４に示すよう
に、互いに導電接続されることのないように所定間隔隔
てて形成されている。

【００２６】このように形成された２つのアルミ配線２
１０ａ，２１０ｂは、図５及び図６に示すように、２つ
に分割されたアルミ第２層の第１領域２２０Ａ，第２領
域２２０Ｂに夫々導電接続されている。尚、アルミ配線
２１０ａ，２１０ａ，…は第１領域２２０Ａの下方にま
で延びているが、該配線２１０ａ，２１０ａ，…と第１
領域２２０Ａとは層間絶縁膜２０６，２０６，…にて絶
縁されている。このように、アルミ配線２１０ａ，２１
０ａ，…を第１領域２２０Ａ下側にまで延ばしておくこ
とにより、信号伝播速度が早められ、スイッチング速度
が高められる。

【００２７】以上のように、アルミ配線層を２層構造に
し、上層側のアルミ第２層にて、ソース・パッド及びゲ
ート・パッドを形成し、下層側のアルミ第１層にてソー
ス領域とソース・パッドとを導電接続させるようにして
おくことによって、当該ソース領域を伝わる信号の伝播
速度が速められ、この結果、トランジスタ２００のスイ
ッチング特性が向上する。又、アルミ第１層の残余の部
分を用いてゲート電極上にアルミ配線を形成しておくこ
とにより、当該ゲート電極での信号伝播速度が早めら
れ、トランジスタのスイッチングが早まる。

【００２８】以上詳述したように、本実施例の半導体装
置によれば、ゲート電極と導電接続されるゲート電極用
ボンディングパッドが、ソース領域と導電接続されてな
るアルミ第１層１１０と異なるアルミ第２層１２０にて
形成されているため、当該ゲート電極用ボンディングパ
ッド１１の直下位置にもユニットセルを形成することが
可能となり、一方、ゲート・パッドを大きく形成するこ
ともできるので、活性領域の実質的な拡大が図られ、オ
ン抵抗の低下、スイッチ速度の向上等、ＭＯＳトランジ
スタの特性が向上する。

【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では金属配線層としてアルミ配線を用いた例を示
したが低抵抗の配線であれば、如何なる金属配線を用い
てもよい。また、本実施例では、ゲート電極が、格子状
のもの及び短冊形のものについて説明したが、本発明は
これに限らず、例えばゲート電極が８角形のＭＯＳトラ
ンジスタ等にも適用可能である。また、本発明によれ
ば、半導体チップの全面にユニットセルを形成される構
成となっているため、ソース・パッド，ゲート・パッド
のレイアウトパターン，形状，大きさ等は、実施例のも
のに限らず、当該ＭＯＳトランジスタの特性に応じて適
宜変更可能である。

【００３０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。即ち、縦型パワーＭＯＳトランジスタ
において、トランジスタのユニットセルが形成される活
性領域を拡大して、当該パワーＭＯＳトランジスタのオ
ン抵抗を低減させることができ、トランジスタの電力損
失の低減により、その高性能化が図られる。

【図面の簡単な説明】

【図１】本発明の第１実施例の縦型パワーＭＯＳトラン
ジスタ１００の断面図である。

【図２】ゲート電極用ボンディングパッド領域とソース
電極用ボンディングパッド領域の境界部分の、トランジ
スタ１００の形成領域を示す平面図である。

【図３】縦型パワーＭＯＳトランジスタ１００が形成さ
れた半導体チップ１０の全体を示す平面図である。

【図４】本発明の第２実施例の縦型パワーＭＯＳトラン
ジスタ２００の断面図である。

【図５】パワーＭＯＳトランジスタ２００のソース電極
用ボンディングパッド形成部分の縦断面図である。

【図６】パワーＭＯＳトランジスタ２００のゲート電極
用ボンディングパッド形成部分の断面図である。

【符号の説明】

１０半導体チップ１１，２１ゲート電極用ボンディングパッド１２，２２ソース電極用ボンディングパッド１３，２３絶縁膜１００縦型パワーＭＯＳトランジスタ（メッシュ型）１０１ユニットセル１０２ゲート電極（格子状ゲート電極）１０３ソース領域１１０アルミ第１層（第１の金属配線層）１２０アルミ第２層（第２の金属配線層）２００縦型パワーＭＯＳトランジスタ２０２ゲート電極（短冊形ゲート電極）２０３ソース領域２１０アルミ第１層（第１の金属配線層）２１０ａソース領域用のアルミ配線２１０ｂゲート電極用のアルミ配線２２０アルミ第２層（第２の金属配線層）

Claims

【特許請求の範囲】

【請求項１】１つの半導体基板に形成された複数のト
ランジスタユニットセルから成る縦型パワーＭＯＳトラ
ンジスタにおいて、ユニットセルのゲート電極の上に絶
縁膜を介して形成される第１の金属配線層にて当該ユニ
ットセルの夫々のソース領域に導電接続されるソース電
極を形成すると共に、該第１の金属配線層の所定の領域
に開口部を形成し、前記第１の金属配線層の上層に絶縁
膜を介して第２の金属配線層を形成し、前記開口部にて
該第２の金属配線層とゲート電極を導電接続させてなる
ことを特徴とする半導体装置。
【請求項２】前記第２の金属配線層は互いに絶縁され
た第１の領域と第２の領域とに分割され、前記第１の領
域は前記ゲート電極に接続されてゲート電極用のボンデ
ィングパッドを形成し、第２の領域はソース電極に接続
されてソース電極用のボンディングパッドを形成してい
ることを特徴とする請求項１に記載の半導体装置。
【請求項３】前記複数のトランジスタユニットセルの
ゲート電極は格子状に一体形成されていることを特徴と
する請求項１又は２に記載の半導体装置。