JPH05268024A - Switching circuit - Google Patents
Switching circuitInfo
- Publication number
- JPH05268024A JPH05268024A JP9379492A JP9379492A JPH05268024A JP H05268024 A JPH05268024 A JP H05268024A JP 9379492 A JP9379492 A JP 9379492A JP 9379492 A JP9379492 A JP 9379492A JP H05268024 A JPH05268024 A JP H05268024A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- base
- transistors
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 半導体集積回路用スイッチング回路におい
て、高速スイッチング、高出力耐圧化を図ること。
【構成】 第1のトランジスタ11のコレクタは出力端
子となる第1端子61に接続され、第2のトランジスタ
12はコレクタが前記第1のトランジスタ11のエミッ
タに接続され、エミッタが接地端子となる第2端子62
に接続され、第3のトランジスタ13が前記第2のトラ
ンジスタ12のベースを制御して、前記第2のトランジ
スタ12をオン・オフする。そして、信号線に接続され
た第3端子63におけるオン・オフ入力信号により、直
接に又は間接に前記第1のトランジスタ11及び前記第
3のトランジスタ13をオン・オフする。
(57) [Abstract] [Purpose] To achieve high-speed switching and high output withstand voltage in switching circuits for semiconductor integrated circuits. A collector of the first transistor 11 is connected to a first terminal 61 serving as an output terminal, a collector of the second transistor 12 is connected to an emitter of the first transistor 11, and an emitter thereof serves as a ground terminal. 2 terminal 62
And a third transistor 13 controls the base of the second transistor 12 to turn on / off the second transistor 12. Then, the first transistor 11 and the third transistor 13 are turned on / off directly or indirectly by an on / off input signal at the third terminal 63 connected to the signal line.
Description
【0001】[0001]
【産業上の利用分野】本発明は、スイッチング回路、特
に高耐圧が得られ、容易に集積化することができ、しか
も高速スイッチングが可能なスイッチング回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching circuit, and more particularly to a switching circuit which can obtain a high breakdown voltage, can be easily integrated, and can perform high-speed switching.
【0002】[0002]
【従来の技術】従来、電源を含んでオープンサーキット
が形成されている外部回路に第1・第2端子を接続し、
第1・第2端子間の導通の有無を第3端子(入力端子)
に入力されるオン・オフ信号で切換えることにより、外
部回路に電流を流したり、流さなかったりするスイッチ
ング回路がよく用いられている。このスイッチング回路
の一例を図6に示す。この回路は、第1端子91と第2
端子92との間にアースを介して電源76と回路75が
接続されるように用いられ、スイッチング用トランジス
タ71のベースに入力されるオン・オフ入力信号でオン
・オフが切り換えられる。なお制御回路81は入力端子
となる第3端子93に入力されたオン・オフ信号によ
り、トランジスタ71のベース電流を制御して、トラン
ジスタ71をオン・オフする。図6において、出力トラ
ンジスタ71がオフのとき、第1端子91の電位が、ト
ランジスタ71のコレクタ・エミッタ間耐圧、もしくは
コレクタ・ベース間耐圧を越えるとブレークダウンす
る。図7は、図6に示す回路の具体例である。図7にお
いて、前記制御回路81は、トランジスタ73及び定電
流源85で置き換えられている。なお、94はVcc電源
端子である。図7に示す具体例では、第1端子91の耐
圧はほぼコレクタ・ベース間耐圧BVCBO である。2. Description of the Related Art Conventionally, the first and second terminals are connected to an external circuit including an electric power source, in which an open circuit is formed,
Whether there is continuity between the first and second terminals is determined by the third terminal (input terminal)
A switching circuit is often used in which an electric current is supplied to an external circuit or not supplied by switching it by an on / off signal input to the external circuit. An example of this switching circuit is shown in FIG. This circuit includes a first terminal 91 and a second terminal
It is used to connect the power supply 76 and the circuit 75 to the terminal 92 via a ground, and is turned on / off by an on / off input signal input to the base of the switching transistor 71. The control circuit 81 controls the base current of the transistor 71 by the ON / OFF signal input to the third terminal 93 serving as an input terminal to turn on / off the transistor 71. In FIG. 6, when the potential of the first terminal 91 exceeds the collector-emitter breakdown voltage or the collector-base breakdown voltage of the transistor 71 when the output transistor 71 is off, breakdown occurs. FIG. 7 is a specific example of the circuit shown in FIG. In FIG. 7, the control circuit 81 is replaced with a transistor 73 and a constant current source 85. Incidentally, 94 is a Vcc power supply terminal. In the specific example shown in FIG. 7, the breakdown voltage of the first terminal 91 is almost the collector-base breakdown voltage BV CBO .
【0003】次に、出力耐圧を向上するために、図8で
示すブロック図のような回路が考えられる。なすわち、
出力トランジスタ71のベースにスイッチング素子83
を接続し、一方出力トランジスタ71のエミッタにスイ
ッチング素子84を接続する。そして、制御回路82
は、スイッチング素子83・84を制御するものであ
る。このようにして、出力オフ時は、スイッチング素子
83・84をオープンにして、トランジスタ71のベー
ス端子及びエミッタ端子を切り離すと、出力耐圧が向上
する。図9は、図8で示す回路の具体例である(特開昭
60−182216号参照)。図9においては、前記ス
イッチング素子83がダイオード86で置き換えられ、
一方、前記スイッチング素子84がトランジスタ72で
置き換えられている。なお第3端子93は入力端子であ
り、87・88は、それぞれトランジスタ71・72の
ベース電流を制御する抵抗である。Next, in order to improve the output breakdown voltage, a circuit as shown in the block diagram of FIG. 8 can be considered. Eggplant,
The switching element 83 is provided at the base of the output transistor 71.
While the switching element 84 is connected to the emitter of the output transistor 71. Then, the control circuit 82
Is for controlling the switching elements 83 and 84. Thus, when the output is off, the output breakdown voltage is improved by opening the switching elements 83 and 84 and disconnecting the base terminal and the emitter terminal of the transistor 71. FIG. 9 shows a specific example of the circuit shown in FIG. 8 (see Japanese Patent Laid-Open No. 60-182216). In FIG. 9, the switching element 83 is replaced with a diode 86,
On the other hand, the switching element 84 is replaced by the transistor 72. The third terminal 93 is an input terminal, and 87 and 88 are resistors that control the base currents of the transistors 71 and 72, respectively.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、図9の
回路では、各トランジスタ71・72のベース・エミツ
ク間およびコレクタ・ベース間には寄生容量が存在し、
各トランジスタ71・72は、これらの寄生容量を充電
もしくは放電する時間分だけオン・オフスイッチングに
遅れを生ずる。特に、トランジスタ71・72を飽和駆
動する場合は、ベース蓄積電荷のため、オンからオフへ
のスイッチングが遅い。まず、トランジスタ71の場合
は次のようになる。オンからオフへのスイッチング時に
おいて、トランジスタ71のベースに蓄積された電荷
は、ダイオード86が逆方向となるため、ダイオード8
6の順抵抗を通して放電することができない。したがっ
て前記ベース蓄積電荷は、ダイオード86の寄生容量と
トランジスタ71の自己放電とで放電されるのみなの
で、オンからオフへのスイッチングが遅くなる。次に、
トランジスタ72の場合は次のようになる。トランジス
タ72のベースに接続されている抵抗88は、これによ
ってダイオード86の順方向電圧VF 以上の電圧降下を
発生させるため、比較的高い抵抗値としなければならな
い。したがって、トランジスタ72のベースの寄生容量
は、この抵抗88を通して充放電されるため、トランジ
スタ72のオン・オフスイッチング速度も遅くなる。し
たがって本発明の課題は、上記従来技術の欠点をなく
し、出力端子が高耐圧でかつオン・オフスイッチング速
度の改良されたスイッチング回路を提供することであ
る。However, in the circuit of FIG. 9, there is a parasitic capacitance between the base and the emitter of each of the transistors 71 and 72 and between the collector and the base.
Each of the transistors 71 and 72 causes a delay in on / off switching by the time for charging or discharging these parasitic capacitances. In particular, when the transistors 71 and 72 are driven to saturate, the switching from on to off is slow due to the base accumulated charge. First, the case of the transistor 71 is as follows. At the time of switching from on to off, the charge accumulated in the base of the transistor 71 is in the opposite direction to the diode 86, so that the diode 8
It cannot be discharged through a forward resistance of 6. Therefore, the base accumulated charge is only discharged by the parasitic capacitance of the diode 86 and the self-discharge of the transistor 71, so that the switching from on to off is delayed. next,
In the case of the transistor 72, it becomes as follows. The resistor 88 connected to the base of the transistor 72 has a relatively high resistance value because it causes a voltage drop of the forward voltage V F or more of the diode 86. Therefore, the parasitic capacitance of the base of the transistor 72 is charged and discharged through the resistor 88, and the on / off switching speed of the transistor 72 is also slowed down. Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide a switching circuit having a high breakdown voltage at an output terminal and an improved on / off switching speed.
【0005】[0005]
【課題を解決するための手段】したがって上記課題を解
決するため、本発明は外部回路に接続される第1・第2
端子と信号線に接続される第3端子とを有し、該第3端
子に入力されるオン・オフ信号に応じて該第1・第2端
子間の導通の有無を切換えるスイッチング回路であり、
該第1・第2端子間に少なくとも2以上のトランジスタ
が直列に接続されており、該2以上のトランジスタのう
ち少なくとも1以上のトランジスタのベースが前記オン
・オフ信号でオン・オフ制御される信号用トランジスタ
に接続されて該1以上のトランジスタがオン・オフする
ことを特徴とするスイッチング回路である。Therefore, in order to solve the above-mentioned problems, the present invention provides first and second circuits connected to an external circuit.
A switching circuit that has a terminal and a third terminal connected to a signal line, and switches the presence / absence of conduction between the first and second terminals according to an on / off signal input to the third terminal,
A signal in which at least two or more transistors are connected in series between the first and second terminals, and the base of at least one or more of the two or more transistors is on / off controlled by the on / off signal. The switching circuit is characterized in that the switching circuit is connected to a transistor for turning on / off the one or more transistors.
【0006】[0006]
【作用】上記構成のスイッチング回路によると、第1・
第2の端子間に少なくとも2以上のトランジスタが直列
に接続されているので第1・第2端子間の耐圧は向上す
る。また直列に接続されている2以上のトランジスタの
うちの少なくとも1以上のトランジスタのベースがオン
・オフ入力信号でオン・オフされる信号用トランジスタ
に接続されており、該信号用トランジスタのオン・オフ
によって該1以上のトランジスタがオン・オフするの
で、前記1以上のトランジスタのオンからオフへのスイ
ッチング時間は短く、そのため前記第1・第2端子間の
スイッチング時間を短くすることができる。直列接続さ
れているトランジスタのうちの1つでもオフになると、
第1・第2端子間はオフとなるのである。According to the switching circuit having the above structure,
Since at least two or more transistors are connected in series between the second terminals, the breakdown voltage between the first and second terminals is improved. The base of at least one of the two or more transistors connected in series is connected to a signal transistor that is turned on / off by an on / off input signal, and the signal transistor is turned on / off. As a result, the one or more transistors are turned on / off, so that the switching time of the one or more transistors from on to off is short, and therefore the switching time between the first and second terminals can be shortened. If even one of the transistors connected in series is turned off,
The first and second terminals are turned off.
【0007】[0007]
【実施例】次に、本発明の実施例を図面を参照しながら
説明する。図1は、本発明の第1の実施例を示す回路図
である。図1において、出力用のトランジスタ11は、
ベースがダイオード21のカソードに、コレクタが出力
端子となる第1端子61にそれぞれ接続されている。そ
して、トランジスタ12は、コレクタがトランジスタ1
1のエミッタに、エミッタが接地端子となる第2端子6
2にそれぞれ接続されている。さらに、トランジスタ1
3は、ベースが抵抗41を介して第3端子63に、コレ
クタがトランジスタ12のベースに、エミッタが第2端
子62にそれぞれ接続されている。次に、定電流源31
がVcc電源端子64とトランジスタ13のコレクタとの
間に、定電流源32がVcc電源端子64とダイオード2
1のアノードとの間にそれぞれ接続されている。さら
に、トランジスタ14はベースが抵抗42を介して第3
端子63に、コレクタがダイオード21のアノードに、
エミッタが第2端子62にそれぞれ接続されている。そ
して第3端子63は信号線に接続されて入力端子とな
る。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a circuit diagram showing a first embodiment of the present invention. In FIG. 1, the output transistor 11 is
The base is connected to the cathode of the diode 21, and the collector is connected to the first terminal 61 serving as an output terminal. The collector of the transistor 12 is the transistor 1
The second terminal 6 whose emitter serves as a ground terminal
2 are connected to each. In addition, transistor 1
3, the base is connected to the third terminal 63 via the resistor 41, the collector is connected to the base of the transistor 12, and the emitter is connected to the second terminal 62. Next, the constant current source 31
Between the V cc power supply terminal 64 and the collector of the transistor 13, the constant current source 32 is connected to the V cc power supply terminal 64 and the diode 2
And one anode. Further, the base of the transistor 14 is connected to the third resistor via the resistor 42.
The terminal 63, the collector is the anode of the diode 21,
The emitters are connected to the second terminals 62, respectively. The third terminal 63 is connected to the signal line and serves as an input terminal.
【0008】以上のような構成により、第1端子61・
第2端子62間に直列に接続されたトランジスタ11及
びトランジスタ12のうちトランジスタ12のベースが
信号用トランジスタ13に接続されているので、トラン
ジスタ13にオン・オフ入力信号が入力されると、トラ
ンジスタ12がオン・オフし、その結果第1端子61・
第2端子62間がオン・オフすることになる。With the above structure, the first terminal 61
Since the base of the transistor 12 of the transistors 11 and 12 connected in series between the second terminals 62 is connected to the signal transistor 13, when the on / off input signal is input to the transistor 13, the transistor 12 Turns on and off, resulting in the first terminal 61.
The second terminal 62 is turned on and off.
【0009】即ちトランジスタ13がオンのときは、定
電流源31の電流がトランジスタ13のコレクタ・エミ
ッタを流れるので、トランジスタ12のベースには流れ
ない。またそのとき、トランジスタ12のベースは、ト
ランジスタ13のコレクタ・エミッタを介して第2端子
62に接続される。その結果トランジスタ12はオフに
なる。一方、トランジスタ13がオフのときは、定電流
源31の電流がトランジスタ12のベース電流となり、
トランジスタ12がオンとなる。従って、トランジスタ
13がオフバッファとして直接トランジスタ12をオン
・オフさせることになるので、従来例のようなトランジ
スタのベース蓄積電荷及びベースに接続された抵抗によ
るスイッチングの遅れがなくなり、スイッチング速度を
向上させることができる。そのため、第1端子61・第
2端子62間のスイッチング速度を向上させることがで
きる。トランジスタ14がオンのときは、定電流源32
の電流がトランジスタ14のコレクタ・エミッタに流
れ、ダイオード21はオフになる。逆にトランジスタ1
4がオフのときは、定電流源32の電流がダイオード2
1及びトランジスタ11のベースに流れ、ダイオード2
1及びトランジスタ11はオンとなる。That is, when the transistor 13 is on, the current of the constant current source 31 flows through the collector / emitter of the transistor 13 and does not flow into the base of the transistor 12. At that time, the base of the transistor 12 is connected to the second terminal 62 via the collector / emitter of the transistor 13. As a result, the transistor 12 is turned off. On the other hand, when the transistor 13 is off, the current of the constant current source 31 becomes the base current of the transistor 12,
The transistor 12 is turned on. Therefore, since the transistor 13 directly turns on / off the transistor 12 as an off-buffer, the switching delay due to the electric charge accumulated in the base of the transistor and the resistance connected to the base as in the conventional example is eliminated, and the switching speed is improved. be able to. Therefore, the switching speed between the first terminal 61 and the second terminal 62 can be improved. When the transistor 14 is on, the constant current source 32
Current flows to the collector / emitter of the transistor 14, and the diode 21 is turned off. Conversely, transistor 1
4 is off, the current of the constant current source 32 is the diode 2
1 and the base of transistor 11 and diode 2
1 and the transistor 11 are turned on.
【0010】以上により、第3端子63にトランジスタ
13・14のベース・エミッタ間電圧より大きな正の電
圧が印加されると、トランジスタ13・14がオンとな
り、ダイオード21、トランジスタ11・12がオフと
なる。逆に第3端子63が接地されると、トランジスタ
13・14がオフとなり、ダイオード21、トランジス
タ11・12がオンとなる。このようにして第3端子6
3にトランジスタ13・14のベース・エミツタ間電圧
より大きな正のパルス電圧が印加されると、トランジス
タ11・12は高速度かつ高耐圧のスイッチング動作を
することになる。As described above, when a positive voltage larger than the base-emitter voltage of the transistors 13 and 14 is applied to the third terminal 63, the transistors 13 and 14 are turned on and the diode 21 and the transistors 11 and 12 are turned off. Become. On the contrary, when the third terminal 63 is grounded, the transistors 13 and 14 are turned off, and the diode 21 and the transistors 11 and 12 are turned on. In this way, the third terminal 6
When a positive pulse voltage larger than the base-emitter voltage of the transistors 13 and 14 is applied to the transistor 3, the transistors 11 and 12 perform high speed and high breakdown voltage switching operation.
【0011】従って、出力用トランジスタ11のベース
及びエミッタにそれぞれ接続されたダイオード21及び
トランジスタ12は、スイッチング素子として動作す
る。従って、出力オフ時は、ダイオード21及びトラン
ジスタ12をオフにして、トランジスタ11のベース端
子、エミッタ端子を切り離すので、出力耐圧が向上す
る。出力オフのときは、上述したようにトランジスタ1
2は、トランジスタ13によって直接プルダウンされる
ため、トランジスタ12のコレクタ耐圧はほぼBVCBO
となる。また、このとき、トランジスタ11のコレクタ
耐圧はBVCEO である。そのため、出力オフ時の出力端
子62の耐圧は、 BVCEO +BVCBO となり、前記従来例の図9に示す回路より高耐圧化でき
る。さらにトランジスタ12を2段以上にすれば、一層
高耐圧にすることができる。また前記スイッチング素子
としては、ダイオード21及びトランジスタ12に限定
されない。トランジスタ12として、ソース接地のFE
Tを使用することもできる。Therefore, the diode 21 and the transistor 12, which are respectively connected to the base and the emitter of the output transistor 11, operate as a switching element. Therefore, when the output is off, the diode 21 and the transistor 12 are turned off, and the base terminal and the emitter terminal of the transistor 11 are separated, so that the output breakdown voltage is improved. When the output is off, as described above, the transistor 1
Since 2 is directly pulled down by the transistor 13, the collector breakdown voltage of the transistor 12 is almost BV CBO.
Becomes At this time, the collector breakdown voltage of the transistor 11 is BV CEO . Therefore, the breakdown voltage of the output terminal 62 when the output is off is BV CEO + BV CBO , which is higher than that of the conventional circuit shown in FIG. Furthermore, if the number of transistors 12 is two or more, the breakdown voltage can be further increased. The switching element is not limited to the diode 21 and the transistor 12. As the transistor 12, a source-grounded FE is used.
It is also possible to use T.
【0012】図2は、本発明の第2の実施例を示してい
る。図2において、定電流源33及び定電流源34がそ
れぞれ図1の定電流源31及び定電流源32に相当し、
トランジスタ15は、ベースが第3端子63に、エミッ
タがトランジスタ13のベースに、コレクタが定電流源
34にそれぞれ接続されている。また抵抗43がトラン
ジスタ13のベース・エミッタ間に接続されている。他
の構成は上述の第1の実施例と同じである。以上の構成
により、トランジスタ15とトランジスタ13とで2段
の電流増幅となるので、第3端子63の入力インピーダ
ンスが高いスイッチング回路を形成することができる。
そして、第3端子63にオン・オフ入力信号が入力され
ると、トランジスタ15・13がオン・オフし、上述の
第1の実施例と同様にトランジスタ11・12がオン・
オフする。FIG. 2 shows a second embodiment of the present invention. In FIG. 2, the constant current source 33 and the constant current source 34 correspond to the constant current source 31 and the constant current source 32 of FIG. 1, respectively,
The transistor 15 has a base connected to the third terminal 63, an emitter connected to the base of the transistor 13, and a collector connected to the constant current source 34. A resistor 43 is connected between the base and emitter of the transistor 13. The other structure is the same as that of the first embodiment. With the above configuration, the transistor 15 and the transistor 13 perform two-stage current amplification, so that a switching circuit having a high input impedance at the third terminal 63 can be formed.
Then, when an on / off input signal is input to the third terminal 63, the transistors 15 and 13 are turned on and off, and the transistors 11 and 12 are turned on and off as in the first embodiment.
Turn off.
【0013】図3は、本発明の第3の実施例を示してい
る。図3においては、図2のダイオード21の代わり
に、エミッタ・コレクタを入れかえたトランジスタ25
が使用され、トランジスタ25は、ベースがトランジス
タ15のコレクタに、エミッタが抵抗44を介してVCC
電源端子64に、コレクタがトランジスタ11のベース
にそれぞれ接続されている。なお定電流源35・36は
それぞれ上述の第2の実施例の定電流源33・34に相
当する。また抵抗45は上述の第2の実施例の抵抗43
に相当する。その他の構成は上述の第2の実施例と同じ
である。通常トランジスタのエミッタ・ベース間のブレ
ークダウン電圧が低く、トランジスタのコレクタ・ベー
ス間のブレークダウン電圧が高いので、トランジスタ2
5をこのように接続することにより、ダイオード21を
省略しても、必要な耐圧が得られるのである。また、こ
のようにすると、トランジスタ25は、電流増幅率hFE
が低下するが、トランジスタとして働くので、定電流源
36を小さくすることができる。そのため、出力オフ時
の消費電流を小さくできる。そして、第3端子63にオ
ン・オフ入力信号が入力されると、上述の第2の実施例
と同様にトランジスタ15・13がオン・オフし、トラ
ンジスタ11・12がオン・オフすることになる。FIG. 3 shows a third embodiment of the present invention. In FIG. 3, instead of the diode 21 of FIG. 2, a transistor 25 having an emitter / collector replaced.
Transistor 25 has a base connected to the collector of transistor 15 and an emitter connected to V CC via resistor 44.
The collector is connected to the power supply terminal 64 and the base of the transistor 11, respectively. The constant current sources 35 and 36 correspond to the constant current sources 33 and 34 of the second embodiment described above, respectively. Further, the resistor 45 is the resistor 43 of the second embodiment described above.
Equivalent to. The other structure is the same as that of the second embodiment described above. Normally, the breakdown voltage between the emitter and base of the transistor is low, and the breakdown voltage between the collector and base of the transistor is high, so the transistor 2
By connecting 5 in this way, the required breakdown voltage can be obtained even if the diode 21 is omitted. Further, in this case, the transistor 25 has the current amplification factor h FE
However, since it works as a transistor, the constant current source 36 can be made smaller. Therefore, the current consumption when the output is off can be reduced. When an on / off input signal is input to the third terminal 63, the transistors 15 and 13 are turned on and off and the transistors 11 and 12 are turned on and off, as in the second embodiment. ..
【0014】図4は、第4の実施例を示している。図4
においては、定電流源としては定電流源37のみが使用
されている。そのため、トランジスタ16は、ベースが
抵抗48を介して定電流源37に接続され、コレクタが
抵抗46を介してVcc電源端子64に接続され、エミッ
タがダイオード21のアノードに接続されている。ま
た、トランジスタ17は、ベースが抵抗49を介して定
電流源37に接続され、コレクタが抵抗47を介してV
cc電源端子64に接続され、エミッタがダイオード22
を介してトランジスタ12のベースに接続されている。
さらに、トランジスタ18は、ベースが第3端子63に
接続され、コレクタが定電流源37に接続され、エミッ
タがトランジスタ13のベースに接続されている。な
お、抵抗50は、トランジスタ13のベース・エミッタ
間に接続されている。他の構成は、上述の第2の実施例
と同じである。以上の構成により、トランジスタ18及
びトランジスタ13がオフのときは、定電流源37の電
流が抵抗48を介してトランジスタ16のベースに、及
び抵抗49を介してトランジスタ17のベースにそれぞ
れ分流して流れる。そのため、トランジスタ06がオン
し、ダイオード21がオンとなり、一方、トランジスタ
17がオンし、ダイオード22がオンし、トランジスタ
12がオンとなり、トランジスタ11がオンする。逆に
トランジスタ18がオンのときは、トランジスタ13が
オンし、トランジスタ12がオフとなり、さらにトラン
ジスタ16がオフし、ダイオード21がオフし、トラン
ジスタ11がオフとなる。このため、第3端子63にオ
ン・オフ信号が入力されると、上述の第2の実施例と同
様にトランジスタ11・12がオン・オフする。そし
て、定電流源として定電流源37のみがトランジスタ1
6・17を介してトランジスタ11・12のベース電流
を流すため、定電流源37の値を小さくできるので出力
オフ時の消費電流をさらに小さくできる。FIG. 4 shows a fourth embodiment. Figure 4
In, only the constant current source 37 is used as the constant current source. Therefore, in the transistor 16, the base is connected to the constant current source 37 via the resistor 48, the collector is connected to the V cc power supply terminal 64 via the resistor 46, and the emitter is connected to the anode of the diode 21. The base of the transistor 17 is connected to the constant current source 37 via the resistor 49, and the collector is V connected via the resistor 47.
It is connected to the cc power supply terminal 64 and the emitter is the diode 22.
Is connected to the base of the transistor 12 via.
Further, the transistor 18 has a base connected to the third terminal 63, a collector connected to the constant current source 37, and an emitter connected to the base of the transistor 13. The resistor 50 is connected between the base and emitter of the transistor 13. The other structure is the same as that of the second embodiment described above. With the above configuration, when the transistor 18 and the transistor 13 are off, the current of the constant current source 37 is shunted to the base of the transistor 16 via the resistor 48 and to the base of the transistor 17 via the resistor 49. .. Therefore, the transistor 06 turns on and the diode 21 turns on, while the transistor 17 turns on, the diode 22 turns on, the transistor 12 turns on, and the transistor 11 turns on. Conversely, when the transistor 18 is on, the transistor 13 is on, the transistor 12 is off, the transistor 16 is off, the diode 21 is off, and the transistor 11 is off. Therefore, when an on / off signal is input to the third terminal 63, the transistors 11 and 12 are turned on / off as in the second embodiment. Then, as the constant current source, only the constant current source 37 is the transistor 1
Since the base currents of the transistors 11 and 12 flow via 6 and 17, the value of the constant current source 37 can be reduced, so that the current consumption when the output is off can be further reduced.
【0015】図5は、第5の実施例を示している。図5
において、トランジスタ26及びトランジスタ27は、
前記トランジスタ25と同様に、コレクタとエミッタを
いれかえたものである。そのため、図4におけるダイオ
ード21及びダイオード22は不要となる。なお、38
は定電流源、51〜56は抵抗である。以上の構成によ
り、上述の第4の実施例と同様に、第3端子63にオン
・オフ信号が入力されると、トランジスタ11・12が
オン・オフし、出力オフ時の消費電流を小さくすること
ができる。FIG. 5 shows a fifth embodiment. Figure 5
In, the transistor 26 and the transistor 27 are
Similar to the transistor 25, the collector and the emitter are replaced. Therefore, the diode 21 and the diode 22 in FIG. 4 are unnecessary. 38
Are constant current sources and 51 to 56 are resistors. With the above configuration, similarly to the above-described fourth embodiment, when an on / off signal is input to the third terminal 63, the transistors 11 and 12 are turned on / off to reduce the current consumption when the output is off. be able to.
【0016】以上の各実施例において、トランジスタは
ダイオードでおきかえたものであってもよく、また、抵
抗を省略したものであってもよい。また定電流源は抵抗
におきかえてもよい。また、NPNオープンコレクタを
例として書いたがそれぞれをダーリントン接続にしても
よく、また極性を逆にしてPNPトランジスタで置きか
えてもよい。さらに、一部または全部を接合型FET,
MOSFETその他の能動素子にしたものでよい。また
上述のようにトランジスタ12を2段以上のものにすれ
ば、さらに高耐圧化できる。In each of the above embodiments, the transistor may be replaced by a diode, or the resistor may be omitted. The constant current source may be replaced with a resistor. Further, although the NPN open collector is described as an example, each may be Darlington connection, or may be replaced with a PNP transistor with the polarity reversed. Furthermore, a part or all of the junction type FET,
It may be an active element such as a MOSFET. In addition, if the transistor 12 has two or more stages as described above, the breakdown voltage can be further increased.
【0017】[0017]
【発明の効果】以上詳細に説明したように、本発明のス
イッチング回路によれば、高速スイッチングで出力端子
の耐圧を高くすることができる。そのため、集積回路に
おいて、電源その他は定電圧化されており、低耐圧でよ
いが、出力端子だけが外部に接続され、耐圧の高いこと
が要求される場合、高耐圧プロセスまたは高耐圧デザイ
ンルールを使わなくても出力端子の耐圧を上げることが
できる。このため、ICチップサイズの縮小または低コ
スト化が可能となる。As described in detail above, according to the switching circuit of the present invention, the breakdown voltage of the output terminal can be increased by high-speed switching. For this reason, in integrated circuits, the power supply and others have been regulated to a constant voltage, and low withstand voltage is sufficient. The breakdown voltage of the output terminal can be increased without using it. Therefore, the IC chip size can be reduced or the cost can be reduced.
【図1】本発明の第1の実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第2の実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】本発明の第3の実施例を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
【図4】本発明の第4の実施例を示す回路図である。FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
【図5】本発明の第5の実施例を示す回路図である。FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention.
【図6】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.
【図7】図6に示す回路の具体例である。FIG. 7 is a specific example of the circuit shown in FIG.
【図8】従来例を示す回路図である。FIG. 8 is a circuit diagram showing a conventional example.
【図9】図8に示す回路の具体例である。FIG. 9 is a specific example of the circuit shown in FIG.
11 トランジスタ 12 トランジスタ 13 トランジスタ 61 第1端子 62 第2端子 63 第3端子 11 Transistor 12 Transistor 13 Transistor 61 First Terminal 62 Second Terminal 63 Third Terminal
Claims (1)
信号線に接続される第3端子とを有し、該第3端子に入
力されるオン・オフ信号に応じて該第1・第2端子間の
導通の有無を切換えるスイッチング回路であり、該第1
・第2端子間に少なくとも2以上のトランジスタが直列
に接続されており、該2以上のトランジスタのうち少な
くとも1以上のトランジスタのベースが前記オン・オフ
信号でオン・オフ制御される信号用トランジスタに接続
されて該1以上のトランジスタがオン・オフすることを
特徴とするスイッチング回路。1. A first and a second terminal connected to an external circuit and a third terminal connected to a signal line, wherein the first terminal is responsive to an on / off signal input to the third terminal. A switching circuit for switching the presence / absence of conduction between the second terminals, the first circuit
At least two or more transistors are connected in series between the second terminals, and the base of at least one or more of the two or more transistors is a signal transistor whose on / off is controlled by the on / off signal. A switching circuit which is connected to turn on / off the one or more transistors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9379492A JPH05268024A (en) | 1992-03-19 | 1992-03-19 | Switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9379492A JPH05268024A (en) | 1992-03-19 | 1992-03-19 | Switching circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05268024A true JPH05268024A (en) | 1993-10-15 |
Family
ID=14092330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9379492A Pending JPH05268024A (en) | 1992-03-19 | 1992-03-19 | Switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05268024A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106972847A (en) * | 2015-11-20 | 2017-07-21 | 丰田自动车株式会社 | On-off circuit |
-
1992
- 1992-03-19 JP JP9379492A patent/JPH05268024A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106972847A (en) * | 2015-11-20 | 2017-07-21 | 丰田自动车株式会社 | On-off circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| US4954917A (en) | Power transistor drive circuit with improved short circuit protection | |
| US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
| EP0383554A2 (en) | BiMOS tri-state output buffer | |
| JPH06103837B2 (en) | Tri-state output circuit | |
| US4948990A (en) | BiCMOS inverter circuit | |
| EP0320582B1 (en) | Bicmos driver circuit including submicron on-chip voltage source | |
| EP0432472B1 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JPH07321621A (en) | Semiconductor integrated circuit | |
| JPH05268024A (en) | Switching circuit | |
| US4527128A (en) | Bistate linear amplifier circuit | |
| JPH11234108A (en) | Switching device for switching inductive loads | |
| JPH0669141B2 (en) | Input circuit | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| EP0427084A2 (en) | Maximum swing cascode circuit for a bipolar charge pump | |
| JP2586601B2 (en) | Current mirror circuit | |
| US5616971A (en) | Power switching circuit | |
| JPS61120521A (en) | Transistor driving circuit | |
| JP2844707B2 (en) | Driver circuit | |
| JP2731284B2 (en) | Drive circuit for voltage-driven elements | |
| JPH04227316A (en) | switching circuit | |
| JPH0286313A (en) | Overcurrent protection circuit for semiconductor switch circuit | |
| JPH0677243A (en) | Semiconductor device | |
| JPH0583929A (en) | Driver circuit for electrostatic induction thyristor | |
| JPH05206816A (en) | Inductive load drive circuit |