JPH0526966Y2 - - Google Patents

Description

【考案の詳細な説明】 ［産業上の利用分野］ この考案は多チヤンネル記録計に係り、更に詳
しく言えば、記録計本体に設けられているチヤン
ネル数が不足した場合、必要数のチヤンネル測定
回路が備えられたユニツトを記録計本体へ着脱可
能に増設できるようにした多チヤンネル記録計に
関するものである。

［考案の技術的背景］ 多チヤンネル記録計は、複数チヤンネルの入力
信号をデイジタル変換し、それらの波形を１つの
記録ヘツドで同時に並列記録することができるた
め、各種の信号波形解析に利用されている。

第３図には例えば４チヤンネルの入力信号波形
が測定できる記録計の一例が示されており、各チ
ヤンネルに対して例えばそれぞれ同じ構成の入力
部１Ａないし１ＤとＡ／Ｄコンバータ２Ａないし
２Ｄ、及びストレージメモリ３Ａないし３Ｄが備
えられている。各チヤンネルの入力信号は、例え
ば上記入力部１Ａないし１Ｄを介してＡ／Ｄコン
バータ２Ａないし２Ｄに加えられ、そのデイジタ
ル変換された波形データはストレージメモリ３Ａ
ないし３Ｄに一時記憶されるようになつている。
これらの波形データは例えばマイクロコンピユー
タ（以下、「CPU」という。）４によつて読み出
され、レコーダ５に送られて記録紙６の所定位置
にその波形が描かれる。

上記チヤンネル１ないし４の波形データをそれ
ぞれストレージメモリ３Ａないし３Ｄに記憶させ
るには、例えば操作部７に設けられている図示し
ない４つのチヤンネル設定スイツチを全部オンに
し、例えばチヤンネル１と２の波形データを記憶
させる場合には、対応する図示しない２つのチヤ
ンネル設定スイツチをオンにする。これにより、
CPU４からは波形データ取込みのコマンドが発
せられる。デコーダ８はこのコマンドを受け、指
定されたストレージメモリに対して例えば書込み
可能にさせるパルスを送出し、また、ストレージ
コントローラ９からは例えばアドレスが順次送出
される。これにより、指定チヤンネルの波形デー
タがそのチヤンネルのストレージメモリに書き込
まれる。この波形データはCPU４によつて読み
出され、上記したようにレコーダ５に送られて記
録紙６にそのアナログ波形が記録されるようにな
つている。

この従来装置は多チヤンネルの入力信号波形を
高速に記録することができ、形状もコンパクトな
ため使いやすいという長所を備えている。しかし
ながら、被測定チヤンネルが増加し装置１台分の
チヤンネルでは足りなくなると、装置を２台ある
いはその以上用意する必要が生じる。装置のチヤ
ンネル数をあらかじめ増やしておけばこのような
場合にも対応できるが、形状が大きくなつてコン
パクトさが失われ、また、被測定チヤンネルが少
ない場合には不経済となる。

［考案の目的］ この考案は上記の点に鑑みなされたもので、そ
の目的は、所定数のチヤンネル測定回路を有する
装置本体に対してチヤンネル増設用ユニツトを着
脱可能とし、被測定チヤンネルが少ない場合には
装置本体のみで測定が行われ、被測定チヤンネル
が多くなつて装置本体のチヤンネルが不足する場
合には、上記ユニツトを装着してチヤンネルを適
宜増設できるようにした多チヤンネル記録計を提
供することにある。

［実施例］ 以下、この考案を添付図面に示されている実施
例により詳細に説明する。

第１図を参照すると、この多チヤンネル記録計
は例えば装置本体１０と、この装置本体１０に接
続されるチヤンネル増設用のユニツト２０とから
なり、それぞれ４チヤンネルの測定回路が備えら
れているが、チヤンネル数は幾つであつてもよ
い。

装置本体１０においては、チヤンネル１からチ
ヤンネル４までの測定回路が上記従来例とほぼ同
様のブロツクで構成されており、したがつて同じ
参照符号が付されている。すなわち、例えばバツ
フア増幅器とサンプリング回路などからなる入力
部１Ａないし１Ｄと、Ａ／Ｄコンバータ２Ａない
し２Ｄ、及びストレージメモリ３Ａないし３Ｄ等
を有し、更に、従来例と同様に構成されたCPU
４、レコーダ５、デコータ８、ストレージコント
ローラ９などが設けられている。また、チヤンネ
ル増設の際にはこの装置本体１０にユニツト２０
が装着されるので、そのため、例えばコネクタ１
１と、上記従来例の操作部７より多機能の操作部
１２、及びシステムメモリ１３、ユニツトコント
ローラ１４などが備えられている。

この装置本体１０に装着される上記ユニツト２
０は、例えばチヤンネル５からチヤンネル８まで
の測定回路が上記従来例とほど同様のブロツクで
構成されている。すなわち、入力部１Ｅないし１
Ｈと、Ａ／Ｄコンバータ２Ｅないし２Ｈ、及びス
トレージメモリ３Ｅないし３Ｈ、デコータ８Ｈ等
を有し、更に上記コネクタ１１と同形のコネクタ
１１Ｈが備えられている。

この実施例においては、装置本体１０へコネク
タ１１を介してユニツト２０が例えば１台装着さ
れた場合が示されているが、必要チヤンネル数に
よつては、ユニツト２０の上記コネクタ１１Ｈを
介して図示しない同じユニツト２０が増設される
こともある。したがつて、例えば装置本体１０が
単体で動作する場合と、装置本体１０に１台又は
複数台のユニツト２０が接続されシステムとして
動作する場合とがあり、CPU４からストレージ
コントローラ９へ発するデータ取込み命令や、各
ストレージメモリ３からのデータ読出しのシーケ
ンス等は、それぞれの場合についてあらかじめ定
めておく必要がある。このため、上記システムメ
モリ１３には、例えば単体動作の場合とユニツト
２０が接続された場合の動作を含むシステムとし
ての主要動作のプログラムが書き込まれ、上記ユ
ニツトコントローラ１４には、例えばシステムメ
モリ１３のプログラムで指定された装置本体１
０、又は装置本体１０とユニツト２０内の各チヤ
ンネル測定回路の具体的な動作を制御するプログ
ラムが書き込まれるようにされている。

一例を挙げると、例えば装置本体１０の全チヤ
ンネル１ないし４と、ユニツト２０の２つのチヤ
ンネル５および６の入力波形を記録するように測
定者が操作部１２の押しボタンスイツチをマニア
ルで設定したとする。CPU４は操作部１２から
の信号により、まずシステムメモリ１３から例え
ば装置本体１０の全チヤンネルのデータ取込み命
令とユニツト２０の上記２つのチヤンネルのデー
タ取込み命令を読出し、ユニツトコントローラ１
４とストレージコントローラ９に与える。この場
合、ユニツト２０の装着により例えばコネクタ１
１の特定ピンが短絡されるようにしておくと、ユ
ニツトコントローラ１４はユニツト２０が増設さ
れたことを自動的に検知し、上記命令は例えばユ
ニツトコントローラ１４からデコーダ８と、コネ
クタ１１を介してデコーダ８Ｈに転送され、２つ
のデコーダ８と８Ｈからストレージメモリ３Ａな
いし３Ｄと３Ｅないし３Ｆへパルスが送出され
る。これにより、上記各ストレージメモリ３Ａな
いし３Ｄと３Ｅないし３Ｆはオンにされる。一
方、これらの各ストレージメモリ３にはストレー
ジコントローラ９からアドレスが順次入力され、
上記指定チヤンネルの波形データがそれぞれのス
トレージメモリに書き込まれる。各ストレージメ
モリ３に対して所定番地数のデータ書込みが終わ
ると、例えば上記システムメモリ１３からの制御
プログラムによりユニツトコントローラ１４は
CPU４からの制御バスをデータバスに切り換え
る。これにより、各ストレージメモリ３の書込み
データはCPU４によつて読み出され、演算処理
が施されたのちレコーダ５に送られて記録紙６に
そのアナログ波形が記録される。

このように、データ取込みの際はCPU４が各
ストレージメモリ３へ直接アクセスするのではな
く、システムメモリ１３の制御プログラムを介し
てユニツトコントローラ１４とストレージコント
ローラ９にその機能を分担させている。このため
CPU４の負担が軽減され、多チヤンネルの波形
データを高速で演算処理することができる。

なお、第２図には、上記の動作を例えばCPU
４で制御する場合の一例が流れ線図で示されてい
る。

［考案の効果］ 以上、詳細に説明したように、この考案による
多チヤンネル記録計は、例えば所定数のチヤンネ
ルを有する装置本体１０と、増設用のチヤンネル
を備え、コネクタ１１を介して上記装置本体１０
に着脱可能に装着されるユニツト２０とからなつ
ている。この装置本体１０の操作部１２に必要な
指示を与えると、例えばシステムメモリ１３の制
御プログラムによりCPU４から制御バスを介し
てユニツトコントローラ１３とストレージコント
ローラ９へデータ取込み命令が発せられ、装置本
体１０から、又は装置本体１０とユニツト２０と
から所望のチヤンネルの入力波形データがそれぞ
れのストレージメモリ３に所定番地数だけ書き込
まれるようになつている。この書込みデータはデ
ータバスを介してCPU４により読み出され、演
算処理が施されたのちレコーダ５に送られて記録
紙６にそのアナログ波形が並列的に記録される。
この波形データの演算処理から波形記録まで期間
中は、上記ユニツトコントローラ１３とストレー
ジコントローラ９により、次のステツプの入力波
形データがそれぞれのストレージメモリ３の所定
番地に書き込まれるようになつている。

したがつてこの考案の装置においては、被測定
チヤンネルが装置本体１０のチヤンネル数以内で
あれば当然のことながら装置本体１０のみで測定
が行なわれるが、被測定チヤンネルが装置本体１
０のチヤンネル数を超えるような場合には、装置
本体１０へユニツト２０を必要台数装着すること
により、多チヤンネルの入力信号を簡単に測定す
ることができる。

このため、被測定チヤンネル数の変化に容易に
対応でき、経済性と使いやすさの極めて高い高速
の多チヤンネル記録計を実現することができる。

【図面の簡単な説明】

第１図及び第２図はいずれもこの考案に係る多
チヤンネル記録計の実施例に係り、第１図はその
ブロツク線図、第２図はフローチヤート、第３図
は従来装置のブロツク線図である。 図中、２Ａないし２ＨはＡ／Ｄコンバータ、３
Ａないし３Ｈはストレージメモリ、４はマイクロ
コンピユータ、５はレコーダ、８，８Ｈはデコー
ダ、９はストレージコントローラ、１０は記録計
本体、１１，１１Ｈはコネクタ、１４はユニツト
コントローラ、２０はチヤンネル増設用ユニツト
である。

Claims (1)

1. 【実用新案登録請求の範囲】 メモリとＡ／Ｄコンバータとをそれぞれ有する
   複数の測定回路を有し、マイクロコンピユータに
   て上記メモリに対するデイジタル変換データの書
   込みおよび読出しが制御されるとともに、任意の
   メモリから波形データを読み出してレコーダに加
   えてそのアナログ波形を記録させる多チヤンネル
   記録計において、 入力チヤンネル数に対応する複数の上記測定回
   路および同測定回路を制御する上記マイクロコン
   ピユータを有する記録計本体と、該記録計本体に
   コネクタを介して着脱可能に装着されるチヤンネ
   ル増設用ユニツトとからなり、 上記記録計本体には上記マイクロコンピユータ
   からの指令により所定のメモリを選択して同メモ
   リに対して波形データの書込みもしくは読出しの
   制御信号を発生するユニツトコントローラと、同
   ユニツトコントローラにより選択されたメモリに
   対して書込みもしくは読出しのアドレスを送出す
   るストレージコントローラとが備えられ、 上記増設ユニツトには上記コネクタを介して上
   記ユニツトコントローラおよび上記ストレージコ
   ントローラに接続され、これらの各コントローラ
   にてそれぞれ制御されるメモリを備えた複数の上
   記と同様な測定回路が設けられていることを特徴
   とする多チヤンネル記録計。