JPH05276031A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH05276031A JPH05276031A JP4003514A JP351492A JPH05276031A JP H05276031 A JPH05276031 A JP H05276031A JP 4003514 A JP4003514 A JP 4003514A JP 351492 A JP351492 A JP 351492A JP H05276031 A JPH05276031 A JP H05276031A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- phase
- circuit
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 230000001052 transient effect Effects 0.000 claims abstract description 8
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】周波数設定時等における応答速度を向上させ、
ロックアップ時間を短縮するとともに、ＶＣＯのＣ／Ｎ
を向上し雑音による外乱に強い周波数シンセサイザを実
現する。 【構成】位相比較器３の出力を入力し位相ロックループ
の過渡状態が終了した定常状態であることを検出するル
ープ状態検出回路７を備える。ループ状態検出回路７の
出力により制御電圧の変換利得を可変するチャージポン
プ回路４を備える。
ロックアップ時間を短縮するとともに、ＶＣＯのＣ／Ｎ
を向上し雑音による外乱に強い周波数シンセサイザを実
現する。 【構成】位相比較器３の出力を入力し位相ロックループ
の過渡状態が終了した定常状態であることを検出するル
ープ状態検出回路７を備える。ループ状態検出回路７の
出力により制御電圧の変換利得を可変するチャージポン
プ回路４を備える。
Description
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザに関
し、特にプログラマブルデバイダを用いた可変分周器に
より複数の周波数を設定できる周波数シンセサイザに関
する。
し、特にプログラマブルデバイダを用いた可変分周器に
より複数の周波数を設定できる周波数シンセサイザに関
する。
【０００２】
【従来の技術】従来のこの種の周波数シンセサイザは、
図５に示すように、制御電圧ＶＣにより発振周波数が制
御される電圧制御発振器（以下ＶＣＯ）１と、分周比設
定信号ＳＤにより分周比Ｎが設定されＶＣＯ１の出力周
波数をＮ分周して帰還信号Ｆを出力するプログラマブル
カウンダ２と、基準信号Ｒとプログラマブルカウンダ２
からの帰還信号Ｆとを入力して両者の位相差を検出する
位相比較器３と、位相比較器３の出力である位相誤差信
号Ｐを位相誤差電圧ＶＤに変換するチャージポンプ回路
８と、位相誤差電圧ＶＤを低域ろ波して制御電圧ＶＣを
出力する低域通過フィルタ（以下ＬＰＦ）５と、基準信
号Ｒを出力する基準信号源６と備えてなる位相ロックル
ープにより構成されていた。
図５に示すように、制御電圧ＶＣにより発振周波数が制
御される電圧制御発振器（以下ＶＣＯ）１と、分周比設
定信号ＳＤにより分周比Ｎが設定されＶＣＯ１の出力周
波数をＮ分周して帰還信号Ｆを出力するプログラマブル
カウンダ２と、基準信号Ｒとプログラマブルカウンダ２
からの帰還信号Ｆとを入力して両者の位相差を検出する
位相比較器３と、位相比較器３の出力である位相誤差信
号Ｐを位相誤差電圧ＶＤに変換するチャージポンプ回路
８と、位相誤差電圧ＶＤを低域ろ波して制御電圧ＶＣを
出力する低域通過フィルタ（以下ＬＰＦ）５と、基準信
号Ｒを出力する基準信号源６と備えてなる位相ロックル
ープにより構成されていた。
【０００３】次に、従来の周波数シンセサイザの動作に
ついて説明する。
ついて説明する。
【０００４】まず、定常状態では、基準信号Ｒと帰還信
号Ｆとは位相同期しており、ＶＣＯ１は基準信号Ｒの周
波数ｆｒのＮ倍の周波数、ｆｏ＝Ｎ×ｆｒの信号Ｏを出
力する。
号Ｆとは位相同期しており、ＶＣＯ１は基準信号Ｒの周
波数ｆｒのＮ倍の周波数、ｆｏ＝Ｎ×ｆｒの信号Ｏを出
力する。
【０００５】次に、分周比設定信号ＳＤによりプログラ
マブルカウンダ２の分周比Ｎが当初の分周比Ｎ１からＮ
２に変化したとすると、帰還信号Ｆの周波数が変化す
る。そして、位相比較器３は、２つの入力信号である基
準信号Ｒと帰還信号Ｆの位相誤差を検出し、位相誤差信
号Ｐを出力する。チャージポンプ回路８は、位相誤差信
号Ｐを直流電圧に変換し位相誤差電圧ＶＤを出力する。
低域通過フィルタ５は、位相誤差信号ＶＤを制御電圧Ｖ
Ｃに変換し、これによりＶＣＯの発振周波数Ｏを変化さ
せる発振周波数Ｏが変化すると、帰還信号Ｆの周波数ｆ
ｆも変化しこの位相と基準信号ｆｒの位相と同期させる
ように負帰還が働く。以上のようにして、新たなＶＣＯ
の発振周波数ｆｏ２＝Ｎ２×ｆｒに対する定常状態に到
達するというものであった。
マブルカウンダ２の分周比Ｎが当初の分周比Ｎ１からＮ
２に変化したとすると、帰還信号Ｆの周波数が変化す
る。そして、位相比較器３は、２つの入力信号である基
準信号Ｒと帰還信号Ｆの位相誤差を検出し、位相誤差信
号Ｐを出力する。チャージポンプ回路８は、位相誤差信
号Ｐを直流電圧に変換し位相誤差電圧ＶＤを出力する。
低域通過フィルタ５は、位相誤差信号ＶＤを制御電圧Ｖ
Ｃに変換し、これによりＶＣＯの発振周波数Ｏを変化さ
せる発振周波数Ｏが変化すると、帰還信号Ｆの周波数ｆ
ｆも変化しこの位相と基準信号ｆｒの位相と同期させる
ように負帰還が働く。以上のようにして、新たなＶＣＯ
の発振周波数ｆｏ２＝Ｎ２×ｆｒに対する定常状態に到
達するというものであった。
【０００６】位相比較器３は、図６（Ａ）にその一例を
示すように論理ゲートで構成され、２つの入力ａ，ｂと
２つの出力ｃ，ｄとを有する。２つの入力ａ，ｂの位相
差あるいは周波数差を比較し、たとえば、入力ａの方が
入力ｂに比し遅れている（周波数が低い）場合にその期
間、出力ｃに″Ｌ″レベルを出力し、出力ｄに″Ｈ″レ
ベルを出力する。
示すように論理ゲートで構成され、２つの入力ａ，ｂと
２つの出力ｃ，ｄとを有する。２つの入力ａ，ｂの位相
差あるいは周波数差を比較し、たとえば、入力ａの方が
入力ｂに比し遅れている（周波数が低い）場合にその期
間、出力ｃに″Ｌ″レベルを出力し、出力ｄに″Ｈ″レ
ベルを出力する。
【０００７】前述のように、入力ａは帰還信号Ｆに、入
力ｂは基準信号Ｒに、出力ｃ，ｄは位相誤差信号Ｐにそ
れぞれ相当する。
力ｂは基準信号Ｒに、出力ｃ，ｄは位相誤差信号Ｐにそ
れぞれ相当する。
【０００８】チャージポンプ回路８は、図６（Ｂ）にそ
の一例を示すように、電源ＶＤＤと接地Ｇとの間に、入
力ｆがゲートに接続するＮチャンネルＭＯＳトランジス
タＮ８１と入力ｅがゲートに接続するＰチャンネルＭＯ
ＳトランジスタＰ８１とを直列接続して構成されてい
る。それぞれのドレインは共通接続され出力ｇに接続さ
れている。
の一例を示すように、電源ＶＤＤと接地Ｇとの間に、入
力ｆがゲートに接続するＮチャンネルＭＯＳトランジス
タＮ８１と入力ｅがゲートに接続するＰチャンネルＭＯ
ＳトランジスタＰ８１とを直列接続して構成されてい
る。それぞれのドレインは共通接続され出力ｇに接続さ
れている。
【０００９】位相比較器３の出力ｃ，ｄをそれぞれチャ
ージポンプ回路８の入力ｅ，ｇに接続する。前述のよう
な状態、すなわち、位相比較器３の出力ｃ，ｄのレベル
がそれぞれ、″Ｌ″，″Ｈ″である場合には、チャージ
ポンプ回路８のＰチャンネルＭＯＳトランジスタＰ８１
がオン状態、ＮチャンネルＭＯＳトランジスタＮ８１は
オフ状態となるので、出力ｇを介して次段の低域通過フ
ィルタ５に対し電源ＶＤＤによりチャージアップを行な
う。
ージポンプ回路８の入力ｅ，ｇに接続する。前述のよう
な状態、すなわち、位相比較器３の出力ｃ，ｄのレベル
がそれぞれ、″Ｌ″，″Ｈ″である場合には、チャージ
ポンプ回路８のＰチャンネルＭＯＳトランジスタＰ８１
がオン状態、ＮチャンネルＭＯＳトランジスタＮ８１は
オフ状態となるので、出力ｇを介して次段の低域通過フ
ィルタ５に対し電源ＶＤＤによりチャージアップを行な
う。
【００１０】次に、位相比較器３の入力ａの方が入力ｂ
に比し進んでいる場合には、出力ｃ，ｄのレベルがそれ
ぞれ逆に″Ｈ″，″Ｌ″となり、チャージポンプ回路８
のＰチャンネルＭＯＳトランジスタＰ８１がオフ状態、
ＮチャンネルＭＯＳトランジスタＮ８１はオン状態とな
るので、出力ｇを介して次段の低域通過フィルタ５に対
し接地Ｇにディスチャージを行なう。
に比し進んでいる場合には、出力ｃ，ｄのレベルがそれ
ぞれ逆に″Ｈ″，″Ｌ″となり、チャージポンプ回路８
のＰチャンネルＭＯＳトランジスタＰ８１がオフ状態、
ＮチャンネルＭＯＳトランジスタＮ８１はオン状態とな
るので、出力ｇを介して次段の低域通過フィルタ５に対
し接地Ｇにディスチャージを行なう。
【００１１】そして、位相比較器３の入力ａ，ｂの位相
が等しくなると、出力ｃ，ｄはともに″Ｈ″レベルとな
り、チャージポンプ回路８のＰチャンネルＭＯＳトラン
ジスタＰ８１およびＮチャンネルＭＯＳトランジスタＮ
８１はともにオフ状態となるので、出力ｇを介して次段
の低域通過フィルタ５をハイインピーダンス状態、すな
わち、ホールド状態となる。
が等しくなると、出力ｃ，ｄはともに″Ｈ″レベルとな
り、チャージポンプ回路８のＰチャンネルＭＯＳトラン
ジスタＰ８１およびＮチャンネルＭＯＳトランジスタＮ
８１はともにオフ状態となるので、出力ｇを介して次段
の低域通過フィルタ５をハイインピーダンス状態、すな
わち、ホールド状態となる。
【００１２】前述のように、入力ａは帰還信号Ｆに、入
力ｂは基準信号Ｒに、出力ｃ，ｄは位相誤差信号Ｐに、
出力ｇは位相誤差電圧ＶＤにそれぞれ相当する。以上の
動作により、位相比較器３の位相誤差信号Ｐが位相誤差
電圧ＶＤに変換されるというものであった。
力ｂは基準信号Ｒに、出力ｃ，ｄは位相誤差信号Ｐに、
出力ｇは位相誤差電圧ＶＤにそれぞれ相当する。以上の
動作により、位相比較器３の位相誤差信号Ｐが位相誤差
電圧ＶＤに変換されるというものであった。
【００１３】
【発明が解決しようとする課題】上述した従来の周波数
シンセサイザは、チャージポンプ回路の位相誤差信号か
ら位相誤差電圧への変換利得が一意的であるため、位相
ロックループの安定度を向上するように変換利得を小さ
く設定するとループ利得が低下するのでロックアップの
応答速度が低下し、逆にロックアップの応答速度を向上
するように変換利得を大きく設定すると、位相ロックル
ープの安定度が低下するというように相反する条件を満
足することが困難であるという欠点があった。
シンセサイザは、チャージポンプ回路の位相誤差信号か
ら位相誤差電圧への変換利得が一意的であるため、位相
ロックループの安定度を向上するように変換利得を小さ
く設定するとループ利得が低下するのでロックアップの
応答速度が低下し、逆にロックアップの応答速度を向上
するように変換利得を大きく設定すると、位相ロックル
ープの安定度が低下するというように相反する条件を満
足することが困難であるという欠点があった。
【００１４】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、制御電圧により発振周波数が制御される電圧制
御発振器と、分周比設定信号により分周比が設定され前
記電圧制御発振器の出力周波数を基準信号の周波数とほ
ぼ等しくなるように分周するプログラマブルデバイダ
と、前記プログラマブルデバイダの出力周波数の位相と
前記基準信号の周波数の位相とを比較する位相比較器と
を有する位相ロックループを備える周波数シンセサイザ
において、前記位相比較器の出力を入力し前記位相ロッ
クループの過渡状態が終了した定常状態であることを検
出するループ状態検出回路と、前記ループ状態検出回路
の出力により前記位相比較器の出力を前記制御電圧に変
換する変換利得を可変するチャージポンプ回路とを備え
て構成されている。
イザは、制御電圧により発振周波数が制御される電圧制
御発振器と、分周比設定信号により分周比が設定され前
記電圧制御発振器の出力周波数を基準信号の周波数とほ
ぼ等しくなるように分周するプログラマブルデバイダ
と、前記プログラマブルデバイダの出力周波数の位相と
前記基準信号の周波数の位相とを比較する位相比較器と
を有する位相ロックループを備える周波数シンセサイザ
において、前記位相比較器の出力を入力し前記位相ロッ
クループの過渡状態が終了した定常状態であることを検
出するループ状態検出回路と、前記ループ状態検出回路
の出力により前記位相比較器の出力を前記制御電圧に変
換する変換利得を可変するチャージポンプ回路とを備え
て構成されている。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１は本発明の周波数シンセサイザの一実
施例を示すブロック図である。
施例を示すブロック図である。
【００１７】本実施例の周波数シンセサイザは、図１に
示すように、制御電圧ＶＣにより発振周波数が制御され
る電圧制御発振器（以下ＶＣＯ）１と、分周比設定信号
ＳＤにより分周比Ｎが設定されＶＣＯ１の出力周波数を
Ｎ分周して帰還信号Ｆを出力するプログラマブルカウン
ダ２と、基準信号Ｒとプログラマブルカウンダ２からの
帰還信号Ｆとを入力して両者の位相差を検出する位相比
較器３と、位相誤差電圧ＶＤを低域ろ波して制御電圧Ｖ
Ｃを出力する低域通過フィルタ（以下ＬＰＦ）５と、基
準信号Ｒを出力する基準信号源６とからなる従来と同様
の構成要素に加えて、位相比較器３からの位相誤差信号
Ｐを入力し位相ロックループの過渡状態が終了した定常
状態であることを検出するループ状態検出回路７と、位
相比較器３の出力である位相誤差信号Ｐを位相誤差電圧
ＶＤに変換する変換利得をループ状態検出回路７の出力
により制御されるチャージポンプ回路４とを備えてなる
位相ロックループにより構成されている。
示すように、制御電圧ＶＣにより発振周波数が制御され
る電圧制御発振器（以下ＶＣＯ）１と、分周比設定信号
ＳＤにより分周比Ｎが設定されＶＣＯ１の出力周波数を
Ｎ分周して帰還信号Ｆを出力するプログラマブルカウン
ダ２と、基準信号Ｒとプログラマブルカウンダ２からの
帰還信号Ｆとを入力して両者の位相差を検出する位相比
較器３と、位相誤差電圧ＶＤを低域ろ波して制御電圧Ｖ
Ｃを出力する低域通過フィルタ（以下ＬＰＦ）５と、基
準信号Ｒを出力する基準信号源６とからなる従来と同様
の構成要素に加えて、位相比較器３からの位相誤差信号
Ｐを入力し位相ロックループの過渡状態が終了した定常
状態であることを検出するループ状態検出回路７と、位
相比較器３の出力である位相誤差信号Ｐを位相誤差電圧
ＶＤに変換する変換利得をループ状態検出回路７の出力
により制御されるチャージポンプ回路４とを備えてなる
位相ロックループにより構成されている。
【００１８】次に、本実施例の動作について説明する。
【００１９】図２は、ループ状態検出回路７の一例を示
すブロック図である。
すブロック図である。
【００２０】ループ状態検出回路７は、図２に示すよう
に、論理ゲート回路７１と積分回路７２と、シュミット
回路７３と、カウンタ７４と、カウンタ分周入力制御器
７５とを有して構成されている。ループ状態検出回路７
の機能は、位相ロックループが周波数切換時等の過渡状
態にあるときは位相比較器３の出力の位相誤差信号Ｐの
２つの出力ｃ，ｄが定まらず不安定となるので定常検出
信号Ｓを出力せず、位相ロックループが定常状態になる
と位相誤差信号Ｐ２つの出力ｃ，ｄのいずれか一方に固
定されることにより定常検出信号Ｓを出力するというも
のである。
に、論理ゲート回路７１と積分回路７２と、シュミット
回路７３と、カウンタ７４と、カウンタ分周入力制御器
７５とを有して構成されている。ループ状態検出回路７
の機能は、位相ロックループが周波数切換時等の過渡状
態にあるときは位相比較器３の出力の位相誤差信号Ｐの
２つの出力ｃ，ｄが定まらず不安定となるので定常検出
信号Ｓを出力せず、位相ロックループが定常状態になる
と位相誤差信号Ｐ２つの出力ｃ，ｄのいずれか一方に固
定されることにより定常検出信号Ｓを出力するというも
のである。
【００２１】図３は、チャージポンプ回路４の一例を示
す回路図である。
す回路図である。
【００２２】チャージポンプ回路４は、図３に示すよう
に、ゲートが入力ｅ，ｆにそれぞれ接続され共通接続さ
れたドレインが出力ｇに接続され従来のチャージポンプ
回路８のＰチャンネルＭＯＳトランジスタＰ８１とＮチ
ャンネルＭＯＳトランジスタＮ８１の機能と同様の機能
のＰチャンネルＭＯＳトランジスタＰ４１とＮチャンネ
ルＭＯＳトランジスタＮ４１と、それぞれのソース側に
設けたＰチャンネルＭＯＳトランジスタＰ４２〜Ｐ４４
およびＮチャンネルＭＯＳトランジスタＮ４２，Ｎ４３
で構成される電流ドライブ用のカレントミラー回路４
１，４２と、ゲートが入力ｈに接続されドレインがＰチ
ャンネルＭＯＳトランジスタＰ４２のドレインと抵抗Ｒ
４１とに接続されたＮチャンネルＭＯＳトランジスタＮ
４４とを備えて構成されている。
に、ゲートが入力ｅ，ｆにそれぞれ接続され共通接続さ
れたドレインが出力ｇに接続され従来のチャージポンプ
回路８のＰチャンネルＭＯＳトランジスタＰ８１とＮチ
ャンネルＭＯＳトランジスタＮ８１の機能と同様の機能
のＰチャンネルＭＯＳトランジスタＰ４１とＮチャンネ
ルＭＯＳトランジスタＮ４１と、それぞれのソース側に
設けたＰチャンネルＭＯＳトランジスタＰ４２〜Ｐ４４
およびＮチャンネルＭＯＳトランジスタＮ４２，Ｎ４３
で構成される電流ドライブ用のカレントミラー回路４
１，４２と、ゲートが入力ｈに接続されドレインがＰチ
ャンネルＭＯＳトランジスタＰ４２のドレインと抵抗Ｒ
４１とに接続されたＮチャンネルＭＯＳトランジスタＮ
４４とを備えて構成されている。
【００２３】カレントミラー回路４１のＰチャンネルＭ
ＯＳトランジスタＰ４２〜Ｐ４４のそれぞれのソースは
電源ＶＤＤに接続されている。カレントミラー回路４２
のＮチャンネルＭＯＳトランジスタＮ４２，Ｎ４３のそ
れぞれのソースは接地Ｇに接続されている。入力ｈには
ループ状態検出回路７の出力Ｓが入力される。また、負
荷抵抗である抵抗Ｒ４１は、ＮチャンネルＭＯＳトラン
ジスタＮ４４のオン抵抗よりも十分大きく設定する。
ＯＳトランジスタＰ４２〜Ｐ４４のそれぞれのソースは
電源ＶＤＤに接続されている。カレントミラー回路４２
のＮチャンネルＭＯＳトランジスタＮ４２，Ｎ４３のそ
れぞれのソースは接地Ｇに接続されている。入力ｈには
ループ状態検出回路７の出力Ｓが入力される。また、負
荷抵抗である抵抗Ｒ４１は、ＮチャンネルＭＯＳトラン
ジスタＮ４４のオン抵抗よりも十分大きく設定する。
【００２４】ここで、入力ｈが″Ｌ″レベルであり、し
たがって、ＮチャンネルＭＯＳトランジスタＮ４４がオ
フ状態であれば、カレントミラー回路４１，４２の電流
Ｉは抵抗Ｒ４１およびＰチャンネルＭＯＳトランジスタ
Ｐ４２のオン抵抗により設定される。また、入力ｈが″
Ｈ″レベルであり、したがって、ＮチャンネルＭＯＳト
ランジスタＮ４４がオン状態であれば、カレントミラー
回路４１，４２の電流Ｉは抵抗Ｒ４１とＮチャンネルＭ
ＯＳトランジスタＮ４４のオン抵抗との並列抵抗値およ
びＰチャンネルＭＯＳトランジスタＰ４２のオン抵抗に
より設定される。カレントミラー回路４１，４２の設定
電流値はチャージポンプ回路のＰチャンネルＭＯＳトラ
ンジスタＰ４１とＮチャンネルＭＯＳトランジスタＮ４
１とが動作するときのドライブ電流値となるので、この
ドライブ電流値を可変することによりチャージポンプ回
路の変換利得を可変することができる。
たがって、ＮチャンネルＭＯＳトランジスタＮ４４がオ
フ状態であれば、カレントミラー回路４１，４２の電流
Ｉは抵抗Ｒ４１およびＰチャンネルＭＯＳトランジスタ
Ｐ４２のオン抵抗により設定される。また、入力ｈが″
Ｈ″レベルであり、したがって、ＮチャンネルＭＯＳト
ランジスタＮ４４がオン状態であれば、カレントミラー
回路４１，４２の電流Ｉは抵抗Ｒ４１とＮチャンネルＭ
ＯＳトランジスタＮ４４のオン抵抗との並列抵抗値およ
びＰチャンネルＭＯＳトランジスタＰ４２のオン抵抗に
より設定される。カレントミラー回路４１，４２の設定
電流値はチャージポンプ回路のＰチャンネルＭＯＳトラ
ンジスタＰ４１とＮチャンネルＭＯＳトランジスタＮ４
１とが動作するときのドライブ電流値となるので、この
ドライブ電流値を可変することによりチャージポンプ回
路の変換利得を可変することができる。
【００２５】図４は、図１で示す本実施例の回路のタイ
ムチャ―トである。まず、時刻ｔ０において、周波数ｆ
０が切替られ位相ロックループはロックアップ動作を開
始する。時刻ｔ１までは位相ロックループは過渡状態に
おける振動を繰返しながら一定値に収束してしていく。
この時刻ｔ０〜ｔ１の期間においては、ループ状態検出
回路７は位相ロックループが過渡状態であると判定し、
出力Ｓとして″Ｈ″レベルを出力する。この出力Ｓは前
述のように、チャージポンプ回路４の入力ｈに接続され
ているので、″Ｈ″レベルによりＮチャンネルＭＯＳト
ランジスタＮ４４がオンとなり、カレントミラー回路４
１，４２の電流値Ｉを大きくし、したがって、チャージ
ポンプ回路４の変換利得を大きくする。この結果、位相
ロックループの利得Ｇが上昇し、一定値に収束する、す
なわち、ロックアップに要する時間が短縮される。次
に、時刻ｔ１において、位相ロックループがロックアッ
プ状態になると、ループ状態検出回路７は位相ロックル
ープがロックアップ状態であると判定し、出力Ｓとし
て″Ｌ″レベルを出力する。これにより、Ｎチャンネル
ＭＯＳトランジスタＮ４４がオフとなり、カレントミラ
ー回路４１，４２の電流値Ｉを小さくし、したがって、
チャージポンプ回路４の変換利得を小さくする。この結
果、位相ロックループの利得Ｇが減少し、ＶＣＯ１の出
力のＣ／Ｎも良好となり、耐雑音性も向上する。
ムチャ―トである。まず、時刻ｔ０において、周波数ｆ
０が切替られ位相ロックループはロックアップ動作を開
始する。時刻ｔ１までは位相ロックループは過渡状態に
おける振動を繰返しながら一定値に収束してしていく。
この時刻ｔ０〜ｔ１の期間においては、ループ状態検出
回路７は位相ロックループが過渡状態であると判定し、
出力Ｓとして″Ｈ″レベルを出力する。この出力Ｓは前
述のように、チャージポンプ回路４の入力ｈに接続され
ているので、″Ｈ″レベルによりＮチャンネルＭＯＳト
ランジスタＮ４４がオンとなり、カレントミラー回路４
１，４２の電流値Ｉを大きくし、したがって、チャージ
ポンプ回路４の変換利得を大きくする。この結果、位相
ロックループの利得Ｇが上昇し、一定値に収束する、す
なわち、ロックアップに要する時間が短縮される。次
に、時刻ｔ１において、位相ロックループがロックアッ
プ状態になると、ループ状態検出回路７は位相ロックル
ープがロックアップ状態であると判定し、出力Ｓとし
て″Ｌ″レベルを出力する。これにより、Ｎチャンネル
ＭＯＳトランジスタＮ４４がオフとなり、カレントミラ
ー回路４１，４２の電流値Ｉを小さくし、したがって、
チャージポンプ回路４の変換利得を小さくする。この結
果、位相ロックループの利得Ｇが減少し、ＶＣＯ１の出
力のＣ／Ｎも良好となり、耐雑音性も向上する。
【００２６】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、チャージポンプ回路４をＭＯＳトラン
ジスタの代りバイポーラトランジスタを用いることも、
本発明の主旨を逸脱しない限り適用できることは勿論で
ある。
明は上記実施例に限られることなく種々の変形が可能で
ある。たとえば、チャージポンプ回路４をＭＯＳトラン
ジスタの代りバイポーラトランジスタを用いることも、
本発明の主旨を逸脱しない限り適用できることは勿論で
ある。
【００２７】
【発明の効果】以上説明したように、本発明の周波数シ
ンセサイザは、位相比較器の出力を入力し位相ロックル
ープの過渡状態が終了した定常状態であることを検出す
るループ状態検出回路と、ループ状態検出回路の出力に
より制御電圧の変換利得を可変するチャージポンプ回路
とを備えることにより、ロックアップ動作時には変換利
得を大きく設定することにより応答速度を向上し、定常
状態では変換利得を小さく設定することにより、位相ロ
ックループの安定度を向上することができるというよう
に相反する条件を満足することが可能となるという効果
がある。
ンセサイザは、位相比較器の出力を入力し位相ロックル
ープの過渡状態が終了した定常状態であることを検出す
るループ状態検出回路と、ループ状態検出回路の出力に
より制御電圧の変換利得を可変するチャージポンプ回路
とを備えることにより、ロックアップ動作時には変換利
得を大きく設定することにより応答速度を向上し、定常
状態では変換利得を小さく設定することにより、位相ロ
ックループの安定度を向上することができるというよう
に相反する条件を満足することが可能となるという効果
がある。
【図１】本発明の周波数シンセサイザの一実施例を示す
ブロック図である。
ブロック図である。
【図２】本実施例の周波数シンセサイザにおけるループ
状態検出回路の一例を示す回路図である。
状態検出回路の一例を示す回路図である。
【図３】本実施例の周波数シンセサイザにおけるチャー
ジポンプ回路の一例を示す回路図である。
ジポンプ回路の一例を示す回路図である。
【図４】本実施例の周波数シンセサイザにおける動作の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図５】従来の周波数シンセサイザの一例を示すブロッ
ク図である。
ク図である。
【図６】従来の周波数シンセサイザにおける位相比較器
とチャージポンプ回路の一例を示す回路図である。
とチャージポンプ回路の一例を示す回路図である。
１ ＶＣＯ ２ プログラマブルカウンタ ３ 位相比較器 ４，８ チャージポンプ回路 ５ ＬＰＦ ６ 基準信号源 ７ ループ状態検出回路 ４１，４２ カレントミラー回路 Ｎ４１〜Ｎ４４，Ｎ８１ ＮチャンネルＭＯＳトラン
ジスタ Ｐ４１〜Ｐ４４，Ｐ８１ ＰチャンネルＭＯＳトラン
ジスタ Ｒ４１ 抵抗
ジスタ Ｐ４１〜Ｐ４４，Ｐ８１ ＰチャンネルＭＯＳトラン
ジスタ Ｒ４１ 抵抗
Claims (2)
- 【請求項１】 制御電圧により発振周波数が制御される
電圧制御発振器と、分周比設定信号により分周比が設定
され前記電圧制御発振器の出力周波数を基準信号の周波
数とほぼ等しくなるように分周するプログラマブルデバ
イダと、前記プログラマブルデバイダの出力周波数の位
相と前記基準信号の周波数の位相とを比較する位相比較
器とを有する位相ロックループを備える周波数シンセサ
イザにおいて、 前記位相比較器の出力を入力し前記位相ロックループの
過渡状態が終了した定常状態であることを検出するルー
プ状態検出回路と、 前記ループ状態検出回路の出力により前記位相比較器の
出力を前記制御電圧に変換する変換利得を可変するチャ
ージポンプ回路とを備えることを特徴とする周波数シン
セサイザ。 - 【請求項２】 前記チャージポンプ回路は、第一の入力
の第一の論理値により導通し第一の電源電位を出力する
第一のスイッチ回路と、 第二の入力の第一の論理値により導通し第二の電源電位
を出力する第二のスイッチ回路と、 前記第一および第二のスイッチ回路に電流を供給し第三
の入力の前記第一の論理値により前記電流の電流値を増
加し前記第三の入力の第二の論理値により前記電流値を
減少する可変電流源とを備えることを特徴とする請求項
１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003514A JPH05276031A (ja) | 1992-01-13 | 1992-01-13 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4003514A JPH05276031A (ja) | 1992-01-13 | 1992-01-13 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276031A true JPH05276031A (ja) | 1993-10-22 |
Family
ID=11559474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4003514A Pending JPH05276031A (ja) | 1992-01-13 | 1992-01-13 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276031A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
| CN102255498A (zh) * | 2011-06-28 | 2011-11-23 | 上海宏力半导体制造有限公司 | 电荷泵电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292521A (ja) * | 1985-10-17 | 1987-04-28 | Matsushita Electric Ind Co Ltd | ２モ−ドｐｌｌ回路 |
| JPH0330517A (ja) * | 1989-06-27 | 1991-02-08 | Sony Corp | Ｐｌｌのチャージポンプ回路 |
-
1992
- 1992-01-13 JP JP4003514A patent/JPH05276031A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6292521A (ja) * | 1985-10-17 | 1987-04-28 | Matsushita Electric Ind Co Ltd | ２モ−ドｐｌｌ回路 |
| JPH0330517A (ja) * | 1989-06-27 | 1991-02-08 | Sony Corp | Ｐｌｌのチャージポンプ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5912575A (en) * | 1996-09-24 | 1999-06-15 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Phase-locked loop circuit with charge pump and time constant circuit |
| CN102255498A (zh) * | 2011-06-28 | 2011-11-23 | 上海宏力半导体制造有限公司 | 电荷泵电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664861B2 (en) | Method and apparatus for stable phase-locked looping | |
| KR940005934B1 (ko) | 위상차 검출회로 | |
| JP3119205B2 (ja) | Ｐｌｌ回路 | |
| US6954090B2 (en) | Charge pump having reduced switching noise | |
| JPH09214338A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0856157A (ja) | フェーズロックドループ回路 | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| KR20000056764A (ko) | 아날로그 디엘엘회로 | |
| US20030141912A1 (en) | High-speed latch with integrated gate | |
| JPH03235512A (ja) | 電圧制御発振回路 | |
| EP0945986B1 (en) | Charge pump circuit for PLL | |
| US6111469A (en) | Charge pumping circuit and PLL frequency synthesizer | |
| JP2000134092A (ja) | 位相同期ループ回路および電圧制御型発振器 | |
| JP4124511B2 (ja) | 充電ポンプ | |
| JP2001251186A (ja) | Ｐｌｌ回路 | |
| JP3748414B2 (ja) | 位相同期ループ回路 | |
| US20020041214A1 (en) | PLL circuit | |
| US6979990B2 (en) | Reference voltage generator for frequency divider and method thereof | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| KR920013933A (ko) | Pll 합성회로 | |
| JPH05276031A (ja) | 周波数シンセサイザ | |
| US6628145B1 (en) | High-speed logic gate | |
| JPH09205355A (ja) | 半導体集積回路 | |
| JPH1022824A (ja) | 位相同期回路 | |
| JPH08316833A (ja) | Ｐｌｌ回路および半導体集積回路の試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980818 |