JPH05276151A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH05276151A JPH05276151A JP4073942A JP7394292A JPH05276151A JP H05276151 A JPH05276151 A JP H05276151A JP 4073942 A JP4073942 A JP 4073942A JP 7394292 A JP7394292 A JP 7394292A JP H05276151 A JPH05276151 A JP H05276151A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame synchronization
- frame
- channel
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005192 partition Methods 0.000 claims abstract description 3
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 従来の受信装置について大巾な変更を加える
ことなく、フレーム同期の時間を著しく短縮するフレー
ム同期方式に関する。 【構成】 少なくともデ−タ信号、パリティ信号及びフ
レーム同期信号を有するディジタル信号を受信し、該デ
ィジタル信号のフレーム同期をとるに際し、最初にパル
ティ信号について１ビットシフトしながらチャンネル間
同期をとり、次いでフレーム同期信号について１チャン
ネルシフトしながらフレーム間同期をとる方式である。
ことなく、フレーム同期の時間を著しく短縮するフレー
ム同期方式に関する。 【構成】 少なくともデ−タ信号、パリティ信号及びフ
レーム同期信号を有するディジタル信号を受信し、該デ
ィジタル信号のフレーム同期をとるに際し、最初にパル
ティ信号について１ビットシフトしながらチャンネル間
同期をとり、次いでフレーム同期信号について１チャン
ネルシフトしながらフレーム間同期をとる方式である。
Description
【０００１】
【産業上の利用分野】本発明は、パリティ信号及びフレ
ーム同期信号を夫々基準としてフレーム同期をとる方式
に関する。
ーム同期信号を夫々基準としてフレーム同期をとる方式
に関する。
【０００２】
【従来の技術】従来、同期外れの状態からフレーム同期
パターンを検出し同期をとるために次の手順を行ってい
た（図４参照）。 １ビットシフトする。 フレーム同期信号と予想される信号を１フレームの間
ラッチする。 ラッチした信号とフレーム同期パターンを比較し、一
致すれば次のステップに移行し、異なればに戻る。
パターンを検出し同期をとるために次の手順を行ってい
た（図４参照）。 １ビットシフトする。 フレーム同期信号と予想される信号を１フレームの間
ラッチする。 ラッチした信号とフレーム同期パターンを比較し、一
致すれば次のステップに移行し、異なればに戻る。
【０００３】
【発明が解決しようとする課題】従来のフレーム同期方
式は、上記〜の手順をとるので、フレーム同期パタ
ーンを検出するための時間が長く要するという問題があ
った。即ち、最大フレーム同期パターンの検出時間＝フ
レーム周期×フレーム構成ビット数、平均フレーム同期
パターンの検出時間＝最大フレーム同期パターンの検出
時間／２である。
式は、上記〜の手順をとるので、フレーム同期パタ
ーンを検出するための時間が長く要するという問題があ
った。即ち、最大フレーム同期パターンの検出時間＝フ
レーム周期×フレーム構成ビット数、平均フレーム同期
パターンの検出時間＝最大フレーム同期パターンの検出
時間／２である。
【０００４】
【課題を解決するための手段】本発明は、上記の問題点
を解決するためのフレーム同期方式に関し、その特徴と
するところは、少なくともデ−タ信号、パリティ信号及
びフレーム同期信号を有するディジタル信号を受信し、
該ディジタル信号のフレーム同期をとるに際し、最初に
パルティ信号について１ビットシフトしながらチャンネ
ル間同期をとり、次いでフレーム同期信号について１チ
ャンネルシフトしながらフレーム間同期をとる方式であ
る。
を解決するためのフレーム同期方式に関し、その特徴と
するところは、少なくともデ−タ信号、パリティ信号及
びフレーム同期信号を有するディジタル信号を受信し、
該ディジタル信号のフレーム同期をとるに際し、最初に
パルティ信号について１ビットシフトしながらチャンネ
ル間同期をとり、次いでフレーム同期信号について１チ
ャンネルシフトしながらフレーム間同期をとる方式であ
る。
【０００５】ここで、チャンネル間同期とは、パリティ
信号と予想される信号をラッチし、該信号に対応する１
チャンネル間のパルスをカウントし、予め定めた奇また
は偶のパリティと一致するまで前記パリティ信号と予想
されるパルスのラッチするタイミングを１ビットシフト
してチャンネル間同期をとること、
信号と予想される信号をラッチし、該信号に対応する１
チャンネル間のパルスをカウントし、予め定めた奇また
は偶のパリティと一致するまで前記パリティ信号と予想
されるパルスのラッチするタイミングを１ビットシフト
してチャンネル間同期をとること、
【０００６】また、フレーム間同期とは、フレーム同期
信号と予想される信号を１フレームの間ラッチし、該信
号とフレーム同期パターンとを比較し、一致するまで前
記信号のラッチするタイミングを１チャンネルシフトし
てフレーム同期パターンを検出することである。
信号と予想される信号を１フレームの間ラッチし、該信
号とフレーム同期パターンとを比較し、一致するまで前
記信号のラッチするタイミングを１チャンネルシフトし
てフレーム同期パターンを検出することである。
【０００７】
【作用】図３は、本発明に係わるｍ行ｎ列の信号構成を
示し、 第１行第１列→第１行第ｎ列 第２行第１列→第２行第ｎ列 第ｍ行第１列→第ｍ行第ｎ列 の順序で伝送される。
示し、 第１行第１列→第１行第ｎ列 第２行第１列→第２行第ｎ列 第ｍ行第１列→第ｍ行第ｎ列 の順序で伝送される。
【０００８】本発明は、先ず各行について１ビットシフ
トしながらパリティチェックし、次いで、行単位でフレ
ーム間の同期をとるのでフレーム同期が完了するための
最大所要時間は、 ｎ×フレーム周期＋ｍ×フレーム周期＝（ｎ＋ｍ）フレ
ーム周期 となり、また平均所要時間は、 最大所要時間／２＝（ｎ＋ｍ）／２ となる。以下、実施例を挙げて本発明をより具体的に説
明するが、以下の開示は本発明の一実施例にすぎず、本
発明の技術的範囲を限定するものではない。
トしながらパリティチェックし、次いで、行単位でフレ
ーム間の同期をとるのでフレーム同期が完了するための
最大所要時間は、 ｎ×フレーム周期＋ｍ×フレーム周期＝（ｎ＋ｍ）フレ
ーム周期 となり、また平均所要時間は、 最大所要時間／２＝（ｎ＋ｍ）／２ となる。以下、実施例を挙げて本発明をより具体的に説
明するが、以下の開示は本発明の一実施例にすぎず、本
発明の技術的範囲を限定するものではない。
【０００９】
【実施例】図１は、本発明のうちチャンネル間同期をと
る過程を示す図である。信号入力は（ｎ−２）個のデ−
タ信号、１個のパリティ信号及び１個のフレーム同期信
号とで１つのチャンネル、また、ｍ個のチャンネルで１
つのフレームを構成する場合である。チャンネル中、ｎ
−１番目がパリティパルスであり、偶パリティの場合を
示す。図１の信号入力において、Ｐ0信号からｎ−１番
目のＰ1信号までの´Ｈ´信号の数をカウントし、パリ
ティチェックする。その結果は奇数であり、パリティエ
ラーとなる。そこで、１ビットシフトしてＰ2信号から
Ｐ3信号までについてパリティチェックする。その結果
パルスの数が偶であり、パリティが一致するのでチャン
ネル間同期が完了し、フレーム間同期の手順に移行す
る。
る過程を示す図である。信号入力は（ｎ−２）個のデ−
タ信号、１個のパリティ信号及び１個のフレーム同期信
号とで１つのチャンネル、また、ｍ個のチャンネルで１
つのフレームを構成する場合である。チャンネル中、ｎ
−１番目がパリティパルスであり、偶パリティの場合を
示す。図１の信号入力において、Ｐ0信号からｎ−１番
目のＰ1信号までの´Ｈ´信号の数をカウントし、パリ
ティチェックする。その結果は奇数であり、パリティエ
ラーとなる。そこで、１ビットシフトしてＰ2信号から
Ｐ3信号までについてパリティチェックする。その結果
パルスの数が偶であり、パリティが一致するのでチャン
ネル間同期が完了し、フレーム間同期の手順に移行す
る。
【００１０】図２は、ｍ＝１６、フレーム同期パターン
が｀ＨＨＨＨＬＨＨＬＬＬＨＬＨＬＬＬ´（＝Ｆ６２
８）の場合のフレーム間同期をとる過程を示す図であ
る。フレーム同期信号の信号列でフレーム同期パターン
が始まると予想される信号（Ｆ１）から信号を順にラッ
チしていき、ｍ（＝１６）ビットラッチした時にフレー
ム同期パターンと比較する。Ｆ1−Ｆ16＝７Ｂ１４であ
り、フレーム同期パターンと異なるので１チャンネル
（フレーム同期信号１ビット）ラッチするタイミングを
シフトし、Ｆ1′から順に信号をラッチする。Ｆ1′−Ｆ
16′＝Ｆ６２８であり、フレーム同期パターンと一致す
るので、この段階でフレーム同期パターンの検出が完了
する。
が｀ＨＨＨＨＬＨＨＬＬＬＨＬＨＬＬＬ´（＝Ｆ６２
８）の場合のフレーム間同期をとる過程を示す図であ
る。フレーム同期信号の信号列でフレーム同期パターン
が始まると予想される信号（Ｆ１）から信号を順にラッ
チしていき、ｍ（＝１６）ビットラッチした時にフレー
ム同期パターンと比較する。Ｆ1−Ｆ16＝７Ｂ１４であ
り、フレーム同期パターンと異なるので１チャンネル
（フレーム同期信号１ビット）ラッチするタイミングを
シフトし、Ｆ1′から順に信号をラッチする。Ｆ1′−Ｆ
16′＝Ｆ６２８であり、フレーム同期パターンと一致す
るので、この段階でフレーム同期パターンの検出が完了
する。
【００１１】さらに具体的に本発明と従来の方法を比較
検討する。フレーム周期をＴ，ｍ＝９６，ｎ＝１８の場
合、本発明の方法によってフレーム同期パターンを検出
するための最大所要時間は、 （ｍ＋ｎ）×Ｔ＝１１４Ｔ となる。一方、従来方法では、 ｍ×ｎ×Ｔ＝１７２８Ｔ となる。従って、本発明の方法では、上記の場合の所要
時間は約１／１５に短縮される。
検討する。フレーム周期をＴ，ｍ＝９６，ｎ＝１８の場
合、本発明の方法によってフレーム同期パターンを検出
するための最大所要時間は、 （ｍ＋ｎ）×Ｔ＝１１４Ｔ となる。一方、従来方法では、 ｍ×ｎ×Ｔ＝１７２８Ｔ となる。従って、本発明の方法では、上記の場合の所要
時間は約１／１５に短縮される。
【００１２】
【発明の効果】最初にパリティチェックによってチャン
ネル間同期をとり、次いでフレーム間同期をとるので、
従来の装置について大巾な変更を加えることなくフレー
ム同期の時間を著しく短縮することができる。
ネル間同期をとり、次いでフレーム間同期をとるので、
従来の装置について大巾な変更を加えることなくフレー
ム同期の時間を著しく短縮することができる。
【図１】本発明のフレーム同期方式の一実施例に係わる
チャンネル間同期をとる過程の説明図である。
チャンネル間同期をとる過程の説明図である。
【図２】本発明のフレーム同期方式の一実施例に係わる
フレーム間同期をとる過程の説明図である。
フレーム間同期をとる過程の説明図である。
【図３】本発明のフレーム同期方式の一実施例に係わる
信号構成を示す図である。
信号構成を示す図である。
【図４】従来のフレーム同期方式の説明図である。
Ｆ1〜Ｆ16，Ｆ1′〜Ｆ16′：フレーム同期信号 Ｐ0〜Ｐ3：入力信号 Ｈ：高レベル信号 Ｌ：低レベル信号
Claims (3)
- 【請求項１】 少なくともデ−タ信号、パリティ信号及
びフレーム同期信号を有するディジタル信号を受信し、
該ディジタル信号のフレーム同期をとるに際し、最初に
パルティ信号について１ビットシフトしながらチャンネ
ル間同期をとり、次いでフレーム同期信号について１チ
ャンネルシフトしながらフレーム間同期をとることを特
徴とするフレーム同期方式。 - 【請求項２】 パリティ信号と予想される信号をラッチ
し、該信号に対応する１チャンネル間のパルスをカウン
トし、予め定めた奇または偶のパリティと一致するまで
前記パリティ信号と予想されるパルスのラッチするタイ
ミングを１ビットシフトしてチャンネル間同期をとるこ
とを特徴とする請求項１記載のフレーム同期方式。 - 【請求項３】 フレーム同期信号と予想される信号を１
フレームの間ラッチし、該信号とフレーム同期パターン
とを比較し、一致するまで前記信号のラッチするタイミ
ングを１チャンネルシフトしてフレーム同期パターンを
検出することを特徴とする請求項１記載のフレーム同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073942A JPH05276151A (ja) | 1992-03-30 | 1992-03-30 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4073942A JPH05276151A (ja) | 1992-03-30 | 1992-03-30 | フレーム同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05276151A true JPH05276151A (ja) | 1993-10-22 |
Family
ID=13532673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4073942A Pending JPH05276151A (ja) | 1992-03-30 | 1992-03-30 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05276151A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104770A (en) * | 1997-01-10 | 2000-08-15 | Nec Corporation | Apparatus of detecting synchronization signal and method of detecting synchronization signal |
-
1992
- 1992-03-30 JP JP4073942A patent/JPH05276151A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6104770A (en) * | 1997-01-10 | 2000-08-15 | Nec Corporation | Apparatus of detecting synchronization signal and method of detecting synchronization signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6310835A (ja) | デイジタル伝送方式 | |
| JP3366055B2 (ja) | 同期データ検出装置及び方法 | |
| JPH05276151A (ja) | フレーム同期方式 | |
| US4142070A (en) | False framing detector | |
| JPS61258591A (ja) | テレビジヨン信号からフレ−ム間隔で信号を取出す方法及び装置 | |
| JP2679487B2 (ja) | フレーム同期回路 | |
| JPH06326698A (ja) | ディジタル信号を同期化する方法及び装置 | |
| JPH04117672A (ja) | ディジタル情報信号のための同期方法および同期回路 | |
| JP2697421B2 (ja) | ディジタル伝送システムのフレーム同期回路 | |
| JP2535947B2 (ja) | マルチフレ―ム同期回路 | |
| JP2806190B2 (ja) | フレーム同期装置 | |
| JP2663441B2 (ja) | 同期信号検出方法 | |
| JP2982348B2 (ja) | 同期信号抽出回路 | |
| JP2873059B2 (ja) | 無線通信システムのパターン同期回路 | |
| JPH08125649A (ja) | フレーム同期検出方式 | |
| JPH0727696B2 (ja) | デジタル信号のバ−ストエラ−検出装置 | |
| JPH04261237A (ja) | データ受信装置 | |
| JPS5836865B2 (ja) | デ−タ伝送方式及びその受信回路 | |
| JP3133384B2 (ja) | マルチフレームの同期判別装置 | |
| JPH073703Y2 (ja) | マルチフレーム同期回路 | |
| JPS5875346A (ja) | フレ−ム同期方式 | |
| JPH06177870A (ja) | 同期保護装置 | |
| JPS60137187A (ja) | 同期信号抽出回路 | |
| JPH03108825A (ja) | フレーム同期方法 | |
| JPH0490227A (ja) | 同期検出装置 |